KR101721630B1 - 세라믹 전자 부품 및 그 제조 방법 - Google Patents

세라믹 전자 부품 및 그 제조 방법 Download PDF

Info

Publication number
KR101721630B1
KR101721630B1 KR1020157023057A KR20157023057A KR101721630B1 KR 101721630 B1 KR101721630 B1 KR 101721630B1 KR 1020157023057 A KR1020157023057 A KR 1020157023057A KR 20157023057 A KR20157023057 A KR 20157023057A KR 101721630 B1 KR101721630 B1 KR 101721630B1
Authority
KR
South Korea
Prior art keywords
ceramic body
resin
ceramic
coating film
constituent elements
Prior art date
Application number
KR1020157023057A
Other languages
English (en)
Other versions
KR20150110760A (ko
Inventor
미츠노리 이노우에
토모히코 모리
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20150110760A publication Critical patent/KR20150110760A/ko
Application granted granted Critical
Publication of KR101721630B1 publication Critical patent/KR101721630B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/12—Protection against corrosion
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/54—Electroplating of non-metallic surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003—Thick film resistors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1635—Composition of the substrate
    • C23C18/1639—Substrates other than metallic, e.g. inorganic or organic or non-conductive
    • C23C18/1641—Organic substrates, e.g. resin, plastic
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1875—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment only one step pretreatment
    • C23C18/1882—Use of organic or inorganic compounds other than metals, e.g. activation, sensitisation with polymers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/54—Electroplating of non-metallic surfaces
    • C25D5/56—Electroplating of non-metallic surfaces of plastics
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/02—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistors with envelope or housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/1006—Thick film varistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/102—Varistor boundary, e.g. surface layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/23—Corrosion protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/10—Housing; Encapsulation
    • H01G2/103—Sealings, e.g. for lead-in wires; Covers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers

Abstract

세라믹 본체의 세라믹 표면에만 선택적으로 코팅막을 형성할 수 있는 세라믹 전자 부품 및 그 제조 방법을 제공한다.
배리스터(10)는 세라믹 본체(1)와, 세라믹 본체(1)의 표면에 마련된 코팅막(8) 및 외부전극(6a, 6b)을 포함하고 있다. 코팅막(8)은 세라믹 본체(1)의 표면을 에칭하여 세라믹 본체(1)의 구성 원소를 이온화하는 기능을 갖는 수지 함유 용액을, 세라믹 본체의 표면에 부여함으로써, 세라믹 본체(1)의 세라믹 표면에 선택적으로 형성되어 있다. 코팅막(8)은 세라믹 본체(1)로부터 이온화되어 석출된 세라믹 본체(1)의 구성 원소와 수지를 포함한다.

Description

세라믹 전자 부품 및 그 제조 방법{CERAMIC ELECTRONIC COMPONENT AND MANUFACTURING METHOD THEREFOR}
본 발명은 세라믹 전자 부품 및 그 제조 방법에 관한 것이다.
전자 부품에 이용되고 있는 세라믹은 전자 부품 기능의 고도화에 따른 재료 개량에 의해, 산이나 알칼리 등에 의한 화학적 침식에 대해서 약해지기 쉽고, 또한 세라믹 자체의 기계적 강도도 낮아지는 경우가 있다.
따라서 이 대책으로서, 전자 부품의 세라믹 표면을 특허문헌 1과 같이 유리로 코팅하거나, 혹은 특허문헌 2에 나타내는 바와 같이 수지로 코팅하는 기술이 제안되고 있다.
전자 부품의 세라믹 표면을 코팅함으로써, 도금 처리 시의 도금액이나 실장 시의 플럭스(flux)에 따른 세라믹에 대한 화학적 침식의 영향을 경감할 수 있다. 그리고 세라믹 표면을 코팅함으로써, 도금 처리 시에 있어서, 세라믹 표면에 대한 도금 성장이 억제되어 세라믹의 도전성 불량을 저감할 수 있다.
또한 세라믹 표면을 코팅함으로써, 전자 부품 내부에 수분, 도금액, 플럭스 등이 침입하는 것을 방지할 수 있고, 전자 부품의 신뢰성 열화, 혹은 내부전극에 대한 도금 석출에 따른 전기 특성 열화를 막을 수 있다.
또한 코팅막을 형성함으로써, 세라믹의 기계적 강도를 향상시키는 효과도 인정된다.
일본국 공개특허공보 평5-101910호 일본국 공표특허공보 2004-500719호
그러나 특허문헌 1과 같이 전자 부품의 세라믹 표면을 유리로 코팅하는 경우에는, 소성 공정이 필요하여 제조 비용이 올라간다. 또한 유리 코팅은 전자 부품의 전면(全面)에 실시되기(도포되기) 때문에, 위치 선택성을 갖는 막형성을 할 수 없다. 따라서 외부전극 형성 전에 전자 부품 전면에 유리 코팅막을 형성하여, 외부전극을 형성하는 전자 부품 단면(端面)의 유리 코팅막을 제거하는 공정이 필요하게 되어 제조 비용이 올라간다.
또한 유리 코팅막을 제거하는 공정을 실시하지 않고 외부전극을 형성하는 것도 가능한데, 외부전극 표면에 접한 계면의 유리 코팅막 구성 원소의 일부가, 소성 시에 외부전극 내부에 확산된다. 그러나 이런 경우에, 유리 코팅막 두께에 제약이 있어, 양산 시의 관리가 번잡해진다.
또한 특허문헌 2와 같이 전자 부품의 세라믹 표면을 수지로 코팅하는 경우에는, 유리 코팅의 경우와 마찬가지로 수지 코팅은 전자 부품의 전면에 실시되기(도포되기) 때문에, 위치 선택성을 갖는 막형성을 할 수 없다. 따라서 외부전극 형성 전에 전자 부품의 전면에 수지 코팅막을 형성하고, 외부전극을 형성하는 전자 부품 단면의 수지 코팅막을 제거하는 공정이 필요하게 되어 제조 비용이 올라간다.
또한 외부전극 형성 후에 수지 코팅이 실시되는 경우에는, 전자 부품 소정의 세라믹면에, 각각 패턴 인쇄 등의 방법으로 수지가 도포될 필요가 있어, 수지 코팅막의 형성 작업이 번잡하여 제조 비용이 올라간다.
그러므로 본 발명의 목적은 세라믹 본체의 세라믹 표면에만 선택적으로 코팅막을 형성할 수 있는 세라믹 전자 부품 및 그 제조 방법을 제공하는 것이다.
본 발명은,
세라믹 본체와, 세라믹 본체의 표면에 마련된 코팅막 및 전극을 포함한 세라믹 전자 부품으로서,
코팅막이 수지와, 세라믹 본체의 구성 원소를 포함하고 있는 것을 특징으로 하는 세라믹 전자 부품이다.
세라믹 본체의 구성 원소는, 세라믹 본체로부터 용출되어 석출된 상태로, 코팅막에 포함되어 있는 것이 바람직하다. 그리고 세라믹 본체의 구성 원소는 Ba, Ti, Ca, Zr, Fe, Ni, Cu, Zn, Mn, Co, Al, Si 중 적어도 1종을 포함한다. 또한 외부전극에는 도금 피막이 형성되어 있어도 된다.
본 발명에서는 코팅막이 수지와, 세라믹 본체의 구성 원소를 포함하고 있으며, 전자 부품의 세라믹 표면에만 선택적으로 코팅막이 형성된다.
또한 본 발명의 세라믹 전자 부품은 수지의 열분해 온도가 240℃ 이상인 것이 바람직하다. 그리고 수지는 에폭시계 수지, 폴리이미드계 수지, 실리콘계 수지, 폴리아미드이미드계 수지, PEEK계 수지, 불소계 수지 중 적어도 1종을 포함하는 것이 바람직하다. 이에 따라, 세라믹 전자 부품은 고내열성을 갖는다.
또한 본 발명의 세라믹 전자 부품은 코팅막이 가열에 의해 가교(架橋)된 것이 바람직하다. 이에 따라, 단시간에 코팅막을 형성할 수 있다.
또한 본 발명은,
세라믹 본체와, 세라믹 본체의 표면에 마련된 코팅막 및 전극을 포함한 세라믹 전자 부품으로서,
코팅막은 세라믹 본체의 표면을 에칭하여 세라믹 본체의 구성 원소를 이온화하는 기능을 갖는 수지 함유 용액을 세라믹 본체의 표면에 부여함으로써, 세라믹 본체의 표면에 형성되고,
코팅막은 세라믹 본체로부터 이온화되어 석출된 세라믹 본체의 구성 원소와 수지를 포함하는 것을 특징으로 하는 세라믹 전자 부품이다.
또한 본 발명은,
세라믹 본체와, 세라믹 본체의 표면에 마련된 코팅막 및 전극을 포함한 세라믹 전자 부품의 제조 방법으로서,
세라믹 본체의 표면을 에칭하여 세라믹 본체의 구성 원소를 이온화하는 기능을 갖는 수지 함유 용액을 세라믹 본체의 표면에 부여하고, 세라믹 본체로부터 이온화되어 석출된 세라믹 본체의 구성 원소와 수지를 포함하는 코팅막을, 세라믹 본체의 표면에 형성하는 것을 특징으로 하는 세라믹 전자 부품의 제조 방법이다.
수지 함유 용액을 세라믹 본체의 표면에 부여하는 방법으로는, 침지나 도포 등의 방법이 있다. 또한 수지란, 카르복실기나 아미노기 등의 극성기를 갖는 상태로 조정된 것이며, 유기물 혹은 유기물과 무기물의 복합물로서, 물을 포함하는 용매 중에 용해 가능 혹은 분산 가능한 것을 의미한다.
그리고 본 발명의 세라믹 전자 부품의 제조 방법은 외부전극이 세라믹 본체에 형성된 후에, 코팅막이 세라믹 본체의 표면에 형성되어도 된다. 혹은 코팅막이 세라믹 본체의 표면에 형성된 후에, 외부전극이 세라믹 본체에 형성되어도 된다. 혹은 외부전극이 세라믹 본체에 형성되면서, 외부전극 표면에 도금 처리가 된 후에 코팅막이 세라믹 본체의 표면에 형성되어도 된다.
본 발명에서는, 수지 함유 용액이 세라믹 본체의 표면을 에칭하여(용해하여) 세라믹 본체의 구성 원소를 이온화한다. 그리고 수지 함유 용액에 용해(분산)되어 있는 수지 성분이 이온화된 세라믹 본체의 구성 원소와 반응함으로써, 수지 성분의 전하가 중화된다. 그 결과, 수지 성분이 세라믹 본체의 구성 원소와 함께 침강하여, 세라믹 본체의 표면에만 선택적으로 석출된다.
본 발명에 따르면, 유리 코팅이나 수지 코팅을 실시하지 않고, 세라믹 부분에만 선택적으로 코팅막을 형성할 수 있다. 따라서 제조 비용이 저렴한 세라믹 전자 부품을 얻을 수 있다. 또한 화학적 작용에 의해 코팅막이 형성되기 때문에, 복잡한 형상이나 미세구조의 전극을 갖고 있는 세라믹 전자 부품에도 적합하다.
이 발명의 상술한 목적, 그 밖의 목적, 특징 및 이점은 도면을 참조하여 시행하는 이하의 발명을 실시하기 위한 형태의 설명으로부터 한층 더 명백해질 것이다.
도 1은 본 발명에 따른 세라믹 전자 부품의 한 실시형태를 나타내는 단면도이다.
도 2는 본 발명에 따른 세라믹 전자 부품의 다른 한 실시형태를 나타내는 단면도이다.
도 3은 본 발명에 따른 세라믹 전자 부품의 제조 방법의 실시형태를 나타내는 플로차트이다.
도 4는 외부전극의 확대 단면도이다.
도 5는 다른 외부전극의 확대 단면도이다.
도 6은 또 다른 외부전극의 확대 단면도이다.
본 발명에 따른 세라믹 전자 부품 및 그 제조 방법의 한 실시형태를 설명한다.
1. 세라믹 전자 부품
본 발명에 따른 세라믹 전자 부품을 배리스터, 적층 세라믹 콘덴서, 적층 코일, PTC 서미스터, NTC 서미스터, 및 LTCC 기판을 예로 하여 설명한다.
(a) 배리스터
도 1은 본 발명에 따른 세라믹 전자 부품인 배리스터(10)를 나타내는 단면도이다. 배리스터(10)는 대략 직방체의 세라믹 본체(1)와, 세라믹 본체(1)의 좌우 단부(端部)에 형성된 외부전극(6a, 6b)과, 세라믹 본체(1)의 4개의 측면을 덮도록 형성되어 있는 코팅막(8)을 포함하고 있다.
세라믹 본체(1)는 두께 방향에 있어서, 복수의 세라믹층(2)과, 세라믹층(2)을 통해 서로 대향하고 있는 복수 쌍의 내부전극(4a, 4b)을 겹겹이 쌓은 적층체이다.
세라믹층(2)은 주성분인 ZnO에, 부성분인 Bi2O3, MnO, Co2O3, SnO2, Cr2O3 등을 혼합한 세라믹 재료로 이루어진다.
내부전극(4a)은 그 단부가 세라믹 본체(1)의 좌단면에 인출되어, 외부전극(6a)에 전기적으로 접속되어 있다. 내부전극(4b)은 그 단부가 세라믹 본체(1)의 우단면에 인출되어, 외부전극(6b)에 전기적으로 접속되어 있다. 그리고 내부전극(4a, 4b)이 대향하고 있는 부분에서 배리스터 기능이 발휘된다. 내부전극(4a, 4b)은 Ag, Cu, Ni, Pd 또는 이들 금속의 합금 등으로 이루어진다.
외부전극(6a, 6b)은 각각, 그 표면에 도금 피막(7a, 7b)이 형성되어 있다. 도금 피막(7a, 7b)은 외부전극(6a, 6b)을 보호하면서, 외부전극(6a, 6b)의 솔더링성을 양호하게 한다.
외부전극(6a, 6b) 이외의 영역의 세라믹 본체(1)의 표면상에는, 코팅막(8)이 형성되어 있다. 코팅막(8)은 수지와, 세라믹 본체(1)의 구성 원소를 포함하고 있다.
코팅막(8)에 포함되어 있는 세라믹 본체(1)의 구성 원소는, 세라믹 본체(1)의 세라믹층(2) 일부가 용출되어 석출된 것이다. 보다 구체적으로, 세라믹 본체(1)의 구성 원소는 세라믹층(2)의 ZnO, Bi2O3, MnO, Co2O3, SnO2 등으로부터 각각 용출되어 석출된 Zn, Bi, Mn, Co, Sn 등이다.
코팅막(8)에 포함되어 있는 수지는 폴리염화비닐리덴계 수지, 아크릴계 수지, 에폭시계 수지, 폴리이미드계 수지, 실리콘계 수지, 폴리아미드이미드계 수지, PEEK계 수지, 불소계 수지 등이다. 세라믹 전자 부품(10)은 통상, 솔더링에 의한 실장 공정을 거치기 때문에, 코팅막(8)은 고내열성(240℃ 이상)을 갖는 것이 바람직하다. 따라서 열분해 온도가 240℃ 이상인 수지가 바람직하다. 여기서, 내열성은 (폴리염화비닐리덴계 수지, 아크릴계 수지)＜에폭시계 수지＜(폴리이미드계 수지, 폴리아미드이미드계 수지, PEEK계 수지, 실리콘계 수지, 불소계 수지)의 관계가 된다.
이상의 구성으로 이루어지는 배리스터(10)는 코팅막(8)이 수지와, 세라믹 본체(1)의 구성 원소를 포함하고 있으며, 배리스터(10)의 세라믹의 표면에만 선택적으로 코팅막(8)을 형성할 수 있다. 따라서 제조 비용이 저렴한 배리스터(10)를 얻을 수 있다.
(b) 적층 세라믹 콘덴서
본 발명에 따른 세라믹 전자 부품인 적층 세라믹 콘덴서는, 도 1에 나타낸 상기 배리스터(10)와 동일한 구조를 갖고 있기 때문에, 그 상세한 설명은 생략한다.
이 적층 세라믹 콘덴서는, 외부전극 이외의 영역의 세라믹 본체의 표면상에 코팅막이 형성되어 있다. 코팅막은 수지와, 세라믹 본체의 구성 원소를 포함하고 있으며, 적층 세라믹 콘덴서의 세라믹 표면에만 선택적으로 형성되어 있다.
세라믹 본체를 구성하고 있는 세라믹층은, 주성분인 Pb(Mg,Nb)O3-PbTiO3-Pb(Cu,W)-ZnO-MnO2에, 환원 방지제인 Li2O-BaO-B2O3-SiO2를 혼합한 세라믹 재료나, CaZrO3-CaTiO3를 주성분으로 하는 세라믹 재료 등으로 이루어진다. 따라서 코팅막에 포함되어 있는 세라믹 본체의 구성 원소는, 세라믹층의 Pb(Mg,Nb)O3-PbTiO3-Pb(Cu,W)-ZnO-MnO2, Li2O-BaO-B2O3-SiO2, CaZrO3-CaTiO3 등으로부터 각각 용출되어 석출된 Pb, Mg, Nb, Ti, Ba, Li, Zn, Mn, Si, Ca, Zr 등이다.
또한 코팅막에 포함되어 있는 수지는 폴리염화비닐리덴계 수지, 아크릴계 수지, 에폭시계 수지, 폴리이미드계 수지, 실리콘계 수지, 폴리아미드이미드계 수지, PEEK계 수지, 불소계 수지 등이다.
(c) 적층 코일
본 발명에 따른 세라믹 전자 부품인 적층 코일은, 주지의 적층 코일과 동일한 구조를 갖고 있기 때문에, 그 상세한 설명은 생략한다.
이 적층 코일은 외부전극 이외의 영역의 세라믹 본체의 표면상에, 코팅막이 형성되어 있다. 코팅막은 수지와, 세라믹 본체의 구성 원소를 포함하고 있으며, 적층 코일의 세라믹 표면에만 선택적으로 형성되어 있다.
세라믹 본체를 구성하고 있는 세라믹층은 Cu-Zn 페라이트, Ni-Zn계 페라이트 등의 자성 세라믹 재료로 이루어진다. 따라서 코팅막에 포함되어 있는 세라믹 본체의 구성 원소는 세라믹층의 Cu-Zn계 페라이트, Ni-Zn계 페라이트 등으로부터 각각 용출되어 석출된 Sr, Sn, Fe, Ni, Cu, Zn, Mn, Co 등이다.
또한 코팅막에 포함되어 있는 수지는 폴리염화비닐리덴계 수지, 아크릴계 수지, 에폭시계 수지, 폴리이미드계 수지, 실리콘계 수지, 폴리아미드이미드계 수지, PEEK계 수지, 불소계 수지 등이다.
(d) PTC 서미스터 및 NTC 서미스터
본 발명에 따른 세라믹 전자 부품인 PTC 서미스터 및 NTC 서미스터는, 주지의 서미스터와 동일한 구조를 갖고 있기 때문에, 그 상세한 설명은 생략한다.
PTC 서미스터 및 NTC 서미스터는, 외부전극 이외의 영역의 세라믹 본체의 표면상에 코팅막이 형성되어 있다. 코팅막은 수지와, 세라믹 본체의 구성 원소를 포함하고 있으며, PTC 서미스터 및 NTC 서미스터 세라믹의 표면에만 선택적으로 형성되어 있다.
PTC 서미스터의 세라믹 본체를 구성하고 있는 세라믹층은 예를 들면, 주성분으로서의 BaTiO3에, 반도체화제로서의 Y2O3, 경화제(curing agent)로서의 SiO2 및 Al2O3, 특성 개선제로서의 MnO2를 각각 첨가하여 혼합한 세라믹 재료로 이루어진다. 따라서 PTC 서미스터의 코팅막에 포함되어 있는 세라믹 본체의 구성 원소는, 세라믹층의 BaTiO3, Y2O3, SiO2, Al2O3, MnO2로부터 각각 용출되어 석출된 Ba, Ti, Y, Si, Mn 등이다.
한편, NTC 서미스터의 세라믹 본체를 구성하고 있는 세라믹층은 예를 들면, Mn3O4, NiO, Co2O3 등을 혼합한 세라믹 재료로 이루어진다. 따라서 NTC 서미스터의 코팅막에 포함되어 있는 세라믹 본체의 구성 원소는, 세라믹층의 Mn3O4, NiO, Co2O3 등으로부터 각각 용출되어 석출된 Mn, Ni, Co 등이다.
또한 코팅막에 포함되어 있는 수지는 폴리염화비닐리덴계 수지, 아크릴계 수지, 에폭시계 수지, 폴리이미드계 수지, 실리콘계 수지, 폴리아미드이미드계 수지, PEEK계 수지, 불소계 수지 등이다.
(e) LTCC 기판(저온 동시 소결 세라믹 다층 기판)
도 2는 본 발명에 따른 세라믹 전자 부품인 LTCC 기판(30)을 나타내는 단면도이다. LTCC 기판(30)은 세라믹 본체(세라믹 다층 기판)(21)와, 세라믹 본체(21)에 형성된 스루홀 전극(26a, 26b, 26c)과, 세라믹 본체(21)를 덮도록 형성되어 있는 코팅막(28)을 포함하고 있다.
세라믹 본체(21)는 두께 방향에 있어서, 복수의 세라믹층(22)과, 복수의 내부회로 전극층(24a, 24b)을 겹친 적층체이다. 스루홀 전극(26a, 26b, 26c)은 내부회로 전극층(24a, 24b)과 세라믹 본체(1)의 표리면을 전기적으로 접속하고 있다.
세라믹층(22)은 LTCC 세라믹 재료(예를 들면, 결정화 유리에 Al2O3, ZrSiO4 등을 혼합한 것)로 이루어진다.
스루홀 전극(26a, 26b, 26c)은 필요에 따라서, 그 표면에 도금 피막이 형성된다.
스루홀 전극(26a, 26b, 26c) 이외의 영역의 세라믹 본체(21)의 표면상에는, 코팅막(28)이 형성되어 있다. 코팅막(28)은 수지와, 세라믹 본체(21)의 구성 원소를 포함하고 있다.
코팅막(28)에 포함되어 있는 세라믹 본체(21)의 구성 원소는, 세라믹층(22)의 일부가 용출되어 석출된 것이다. 보다 구체적으로, 세라믹 본체(21)의 구성 원소는 세라믹층(22)의 LTCC 세라믹 재료로부터 각각 용출되어 석출된 Si, Al, B, Ca 등이다.
또한 코팅막에 포함되어 있는 수지는, 폴리염화비닐리덴계 수지, 아크릴계 수지, 에폭시계 수지, 폴리이미드계 수지, 실리콘계 수지, 폴리아미드이미드계 수지, PEEK계 수지, 불소계 수지 등이다.
이상의 구성으로 이루어지는 LTCC 기판(30)은, 코팅막(28)이 수지와, 세라믹 본체(21)의 구성 원소를 포함하고 있으며, LTCC 기판(30)의 세라믹의 표면에만 선택적으로 코팅막(28)을 형성할 수 있다. 따라서 제조 비용이 저렴한 LTCC 기판(30)을 얻을 수 있다.
2. 세라믹 전자 부품의 제조 방법
다음으로, 본 발명에 따른 세라믹 전자 부품의 제조 방법을, 배리스터(10)를 예로 하여 설명한다. 도 3은 배리스터(10)의 제조 방법을 나타내는 플로차트이다.
공정S1에서 주성분인 ZnO에 부성분인 Bi2O3, MnO, Co2O3, SnO2, Cr2O3 등을 혼합한 혼합 재료에, 유기 바인더, 분산제 및 가소제 등이 첨가되어 시트 성형용 슬러리가 제작된다.
다음으로, 공정S2에서 시트 성형용 슬러리는 닥터 블레이드법에 의해 시트 형상으로 성형되어, 직사각형의 세라믹 그린 시트가 된다.
다음으로, 공정S3에서 세라믹 그린 시트상에, Ag를 함유하는 내부전극 페이스트가 스크린 인쇄법으로 도포되어, 내부전극(4a, 4b)이 될 전극 페이스트막이 형성된다.
다음으로, 공정S4에서 전극 페이스트막이 형성된 세라믹 그린 시트는, 전극 페이스트막 단부의 인출 방향이 서로 다르게 복수장 적층되어 압착된다. 이 적층 세라믹 그린 시트는 각각의 세라믹 본체(1)가 될 치수로 절단되어, 복수의 미소성 세라믹 본체(1)가 된다.
다음으로, 공정S5에서 미소성 세라믹 본체(1)는 400~500℃의 온도에서 탈바인더 처리된다. 그 후, 미소성 세라믹 본체(1)는 900~1000℃의 온도에서 2시간 소성되어, 소결된 세라믹 본체(1)가 된다. 세라믹 그린 시트와 전극 페이스트막은 동시 소성되어 세라믹 그린 시트는 세라믹층(2)이 되고, 전극 페이스트막은 내부전극(4a, 4b)이 된다.
그리고 이후의 공정에서는 [방법 1]~[방법 3]의 3종류의 제조 방법이 나타나 있다.
(a) [방법 1]의 경우
[방법 1]의 제조 방법의 경우에는, 공정S6에서 소결된 세라믹 본체(1)의 양 단부에 외부전극 페이스트(AgPd 합금 페이스트)가 도포된다. 그 후, 소결된 세라믹 본체(1)는 900℃의 온도에서 외부전극 페이스트가 베이킹되어, 내부전극(4a, 4b)에 각각 전기적으로 접속된 외부전극(6a, 6b)이 형성된다.
다음으로, 공정S7에서 세라믹 본체(1)는 수지 함유 용액이 침지법에 의해 부여되거나, 혹은 스핀 코팅에 의해 도포된다. 수지 함유 용액은 세라믹 본체(1)의 표면을 에칭하고, 세라믹 본체(1)의 구성 원소를 이온화하는 기능을 가지면서, 물을 포함하는 용매에 용해 혹은 분산된 수지 성분을 포함한다. 또한 수지 함유 용액은 수지 성분을 용해 혹은 분산하기 위한 중화제나 극성용매, 및 계면활성제 등을 필요에 따라서 포함한다. 또한 수지 함유 용액이 부여된 후, 소정 시간 후, 세라믹 본체(1)는 필요에 따라서 순수(pure water)에 의해 세정된다.
따라서 수지 함유 용액은 세라믹 본체(1)의 표면을 에칭하여(용해하여) 세라믹 본체(1)의 구성 원소를 이온화한다. 수지 함유 용액의 에칭(용해) 작용은 배리스터(10)의 경우에, 주성분이 ZnO이기 때문에 할로겐 등의 에칭 촉진 성분을 첨가하지 않아도, 수지 함유 용액의 구성 성분만으로 pH를 조정함으로써 에칭(용해) 반응을 일으킬 수 있다. 즉, 수지 함유 용액의 pH가, Zn이 이온으로서 안정적으로 존재하는 pH영역(pH＜5, pH＞11)으로 설정됨으로써, 에칭(용해) 반응은 진행된다.
그리고 수지 함유 용액에 용해(분산)되어 있는 수지 성분이, 이온화된 세라믹 본체(1)의 구성 원소와 반응함으로써, 수지 성분의 전하가 중화된다. 그 결과, 수지 성분이 세라믹 본체(1)의 구성 원소와 함께 침강하여, 세라믹 본체(1)의 세라믹 표면에만 선택적으로 석출된다. 따라서 석출된 수지 성분에는, 용해되어 이온화된 세라믹 본체(1)의 구성 원소가 함께 석출되어 있다.
한편, 수지 성분은 외부전극(6a, 6b)이 형성되어 있는 부분에는 석출되지 않는다. 이 경우에, 세라믹과 외부전극(6a, 6b)의 계면에서는, 수지 성분이 외부전극(6a, 6b)의 표면에 약간 연장되어 있는 경우가 있다. 이것은 석출 반응이 외부전극(6a, 6b)의 표면에서 진행하고 있는 것이 아니라, 세라믹 표면에 석출된 수지 성분이 외부전극(6a, 6b) 측에 약간 연장되어 있는 상태로 보여진다.
수지 함유 용액에 포함되는 수지는 폴리염화비닐리덴계 수지, 아크릴계 수지, 에폭시계 수지, 폴리이미드계 수지, 실리콘계 수지, 폴리아미드이미드계 수지, PEEK계 수지, 불소계 수지 등인데, 기본적으로는 본 처리에 의해 석출되는 수지이면 되고, 그 종류는 상관 없다.
이렇게 해서, 세라믹 본체(1)로부터 이온화되어 석출된 세라믹 본체(1)의 구성 원소와 수지를 포함하는 코팅막(8)이 세라믹 본체(1)의 표면에 형성된다. 그 후, 코팅막(8)은 가열 처리가 된다. 가열 처리는 석출된 수지 함유 용액의 수지 성분끼리의 가교 반응을 촉진하기 위해서이며, 수지 성분의 종류에 의해 가열 조건은 다르다. 일반적으로, 가교 반응은 고온하에서 진행되기 쉽다. 그러나 지나치게 고온이 되면, 수지 성분의 분해 반응이 커져 버린다. 따라서 수지 성분에 맞추어, 최적의 온도와 시간을 설정할 필요가 있다.
다음으로, 공정S8에서 도금 피막(7a, 7b)이 전해 또는 무전해 도금법에 의해 외부전극(6a, 6b)상에 형성된다. 도금 피막(7a, 7b)은 예를 들면, 하층의 Ni도금막과 상층의 Sn도금막으로 구성된 2중 구조를 채용하고 있다. 도 4는 [방법 1]의 제조 방법에 의해 외부전극(6b)이 형성되어 있는 부분의 확대 단면도이다.
이렇게 해서, 유리 코팅이나 수지 코팅을 실시하지 않고, 세라믹 부분에만 선택적으로 코팅막(8)을 형성할 수 있다. 따라서 제조 비용이 저렴한 배리스터(10)를 좋은 양산성으로 제조할 수 있다. 또한 화학적 작용에 의해 코팅막(8)이 형성되기 때문에, 복잡한 형상이나 미세구조의 외부전극(6a, 6b)을 갖고 있는 배리스터(10)에도 적합하다.
(b) [방법 2]의 경우
또한 [방법 2]의 제조 방법의 경우에는, 공정S9에서 세라믹 본체(1)는 수지 함유 용액이 침지법에 의해 부여되거나, 혹은 스핀 코팅에 의해 도포된다. 수지 함유 용액은 세라믹 본체(1)의 표면을 에칭하여(용해하여) 세라믹 본체(1)의 구성 원소를 이온화한다. 그리고 수지 함유 용액에 용해(분산)되어 있는 수지 성분이, 이온화된 세라믹 본체(1)의 구성 원소와 반응함으로써, 수지 성분의 전하가 중화된다. 그 결과, 수지 성분이 세라믹 본체(1)의 구성 원소와 함께 침강하여, 세라믹 본체(1)의 대략 전(全)표면에 석출된다. 따라서 석출된 수지 성분에는, 용해되어 이온화된 세라믹 본체(1)의 구성 원소가 함께 석출되어 있다. 한편, 수지 함유 용액이 부여된 후, 소정 시간 후에 세라믹 본체(1)는 필요에 따라서 순수에 의해 세정된다.
이렇게 해서, 세라믹 본체(1)로부터 이온화되어 석출된 세라믹 본체(1)의 구성 원소와 수지를 포함하는 코팅막(8)이 세라믹 본체(1)의 대략 전표면에 형성된다. 그 후, 코팅막(8)은 가열 처리가 된다. 또한 이 때, 세라믹 본체(1) 좌우의 양 단면에서 노출되는 내부전극(4a, 4b)의 인출부에는, 코팅막(8)은 형성되어 있지 않다.
다음으로, 공정S10에서 세라믹 본체(1)의 양 단부에, 외부전극 페이스트가 도포된다. 그 후, 세라믹 본체(1)는 코팅막(8)이 열분해되지 않는 온도에서 외부전극 페이스트가 베이킹되어, 내부전극(4a, 4b)에 각각 전기적으로 접속된 외부전극(6a, 6b)이 형성된다.
다음으로, 공정S11에서 도금 피막(7a, 7b)이 전해 또는 무전해 도금법에 의해 외부전극(6a, 6b)상에 형성된다. 도 5는 [방법 2]의 제조 방법에 의해 외부전극(6b)이 형성되어 있는 부분의 확대 단면도이다.
(c) [방법 3]의 경우
또한 [방법 3]의 제조 방법의 경우에는, 공정S12에서 세라믹 본체(1)의 양 단부에 외부전극 페이스트가 도포된다. 그 후, 세라믹 본체(1)는 900℃의 온도에서 외부전극 페이스트가 베이킹되어, 내부전극(4a, 4b)에 각각 전기적으로 접속된 외부전극(6a, 6b)이 형성된다.
다음으로, 공정S13에서 도금 피막(7a, 7b)이 전해 또는 무전해 도금법에 의해 외부전극(6a, 6b)상에 형성된다.
다음으로, 공정S14에서 세라믹 본체(1)는 수지 함유 용액이 침지법에 의해 부여되거나, 혹은 스핀 코팅에 의해 도포된다. 수지 함유 용액은 세라믹 본체(1)의 표면을 에칭하여(용해하여) 세라믹 본체(1)의 구성 원소를 이온화한다. 그리고 수지 함유 용액에 용해(분산)되어 있는 수지 성분이 이온화된 세라믹 본체(1)의 구성 원소와 반응함으로써 수지 성분의 전하가 중화된다. 그 결과, 수지 성분이 세라믹 본체(1)의 구성 원소와 함께 침강하여, 세라믹 본체(1)의 세라믹 표면에만 선택적으로 석출된다. 따라서 석출된 수지 성분에는, 용해되어 이온화된 세라믹 본체(1)의 구성 원소가 함께 석출되어 있다. 한편, 수지 성분은 외부전극(6a, 6b)이 형성되어 있는 부분에는 석출되지 않는다. 또한 수지 함유 용액이 부여된 후, 소정 시간 후에 세라믹 본체(1)는 필요에 따라서 순수에 의해 세정된다.
이렇게 해서, 세라믹 본체(1)로부터 이온화되어 석출된 세라믹 본체(1)의 구성 원소와 수지를 포함하는 코팅막(8)이 세라믹 본체(1)의 표면에 형성된다. 그 후, 코팅막(8)은 가열 처리가 된다. 도 6은 [방법 3]의 제조 방법에 의해 외부전극(6b)이 형성되어 있는 부분의 확대 단면도이다.
실시예
1. 실시예 및 비교예
실시예 및 비교예의 각 세라믹 전자 부품(배리스터, 적층 세라믹 콘덴서, 적층 코일, PTC 서미스터, NTC 서미스터, LTCC 기판)이 제작되어 특성 평가가 실시되었다.
2. 실시예 및 비교예의 제작
(a) 실시예 1~실시예 9
표 1에 나타내는 바와 같이, 상기 실시형태의 [방법 1]의 제조 방법에 따라, 코팅막(8)을 세라믹 본체(1)의 표면에 마련한 배리스터(10)를 제작했다.
수지 함유 용액으로는, 수지 성분이 물을 포함하는 용매에 분산된 시판 라텍스에, 필요에 따라서 에칭 촉진 성분을 첨가한 것이 사용되었다.
실시예 1~실시예 3의 수지 함유 용액은 수지 성분으로서의 아크릴계 수지(상품명: Nipol LX814A(닛폰제온 제품))에, 에칭 촉진 성분으로서의 황산을 첨가하여 pH를 각각 2.0, 3.0, 4.0으로 조정한 것을 이용했다.
실시예 4의 수지 함유 용액은 수지 성분으로서의 폴리염화비닐리덴계 수지(상품명: 사란 라텍스 L232A(아사히카세이 케미칼 제품))에, 에칭 촉진 성분으로서의 10% 황산을 1vol% 농도로 첨가한 후, 수산화 칼륨 용액으로 pH를 3.0으로 조정한 것을 이용했다.
실시예 5의 수지 함유 용액은 수지 성분으로서의 폴리염화비닐리덴계 수지(상품명: 사란 라텍스 L232A(아사히카세이 케미칼 제품))의 미(未)조정품을 이용했다(pH는 2.0).
실시예 6의 수지 함유 용액은 수지 성분으로서의 실리콘계 수지(상품명: X-51-1218(신에츠 카가쿠 코교 제품))에, 에칭 촉진 성분으로서의 황산을 첨가하여 pH를 3.0으로 조정한 것을 이용했다.
실시예 7의 수지 함유 용액은 수지 성분으로서의 불소계 수지(상품명: 플루 온 PTFE AD-916E(아사히글라스 제품))에, 에칭 촉진 성분으로서의 황산을 첨가하여 pH를 2.0으로 조정한 것을 이용했다.
실시예 8의 수지 함유 용액은 아크릴계 수지(상품명: Nipol LX814A(닛폰제온 제품))에, 에칭 촉진 성분으로서의 염산을 첨가하여 pH를 4.0으로 조정한 것을 이용했다.
실시예 9의 수지 함유 용액은 아크릴계 수지(상품명: Nipol LX814A(닛폰제온 제품))에, 에칭 촉진 성분으로서 질산을 첨가하여 pH를 4.0으로 조정한 것을 이용했다.
코팅막(8)은 세라믹 본체(1)를 실온의 수지 함유 용액에 3분간 침지한 후, 순수로 수세(水洗)하여 80℃에서 30분간 열처리함으로써 세라믹 본체(1)의 표면에 형성되었다.
(b) 실시예 10~실시예 14
표 1에 나타내는 바와 같이, 상기 실시형태의 [방법 1]의 제조 방법에 따라, 코팅막을 각각의 세라믹 본체의 표면에 마련한, 적층 세라믹 콘덴서(실시예 10), 적층 코일(실시예 11), PTC 서미스터(실시예 12), NTC 서미스터(실시예 13), LTCC 기판(실시예 14)이 제작되었다.
실시예 10~실시예 14의 수지 함유 용액은 수지 성분으로서의 아크릴계 수지(상품명: Nipol LX814A(닛폰제온 제품))에, 에칭 촉진 성분으로서의 황산을 첨가하여 pH를 3.0으로 조정한 것을 이용했다.
코팅막은 세라믹 본체를 실온의 수지 함유 용액에 10분간 침지한 후, 순수로 수세하여 80℃에서 30분간 열처리함으로써 세라믹 본체의 표면에 형성되었다.
(c) 비교예 1~비교예 6
표 1에 나타내는 바와 같이, 세라믹 본체의 표면에 코팅막이 형성되어 있지 않는 배리스터(비교예 1), 적층 세라믹 콘덴서(비교예 2), 적층 코일(비교예 3), PTC 서미스터(비교예 4), NTC 서미스터(비교예 5), LTCC 기판(비교예 6)이 제작되었다.
3. 실시예 및 비교예에서의 특성 평가 및 평가 방법
제작된 실시예 1~14 및 비교예 1~6의 각 세라믹 전자 부품에 대해서, 이하의 특성 평가가 실시되었다.
(a) 세라믹부의 도금 석출성(선택 석출성)
세라믹부의 표면(외부전극 이외의 영역으로서, 코팅막의 표면을 포함한다)의 전해 도금 석출성은, 전해 Ni 도금 및 전해 Sn 도금 후의 외관 육안 검사에 의해 판단했다. 세라믹부의 표면에 전해 도금이 석출되어 있지 않는 경우에는 "○"로 했다. 세라믹부의 표면에 섬(island) 형상의 전해 도금이 석출되어 있는 경우, 혹은 외부전극 단부로부터 돌기 형상의 전해 도금이 세라믹측에 연장되어 석출되어 있는 경우에는 "△"로 했다. 세라믹부의 전표면에 전해 도금이 석출되어 있는 경우에는 "×"로 했다.
(b) 도금 부착성
도금 부착성은 전해 Ni 도금 및 전해 Sn 도금 후의 외관 육안 검사에 의해 판단했다. 이 도금 부착성의 평가는, 외부전극에는 코팅막이 형성되어 있지 않는 것을 평가하는 것도 포함되어 있다. 모든 외부전극의 표면에 전해 도금이 부착되어 있는 경우에는 "○"로 했다. 모든 외부전극의 표면에 전해 도금이 부착되어 있지 않는 경우 "×"로 했다.
4. 실시예 및 비교예에 있어서의 특성 평가 결과
표 1은 실시예 1~14 및 비교예 1~6의 특성 평가의 결과를 나타낸다.
Figure 112015082381530-pct00001
표 1로부터, 비교예 1~비교예 6의 경우(코팅막이 형성되어 있지 않는 세라믹 전자 부품의 경우)에는, 도금 부착성은 양호하지만, 세라믹부의 도금 석출성이 나쁜 것으로 판단된다.
한편, 실시예 1~실시예 14의 경우(코팅막이 형성되어 있는 세라믹 전자 부품의 경우)에는, 세라믹부의 도금 석출성 및 도금 부착성이 함께 양호한 것으로 판단된다.
또한 이 발명은 상기 실시형태에 한정되는 것이 아니라, 그 요지의 범위 내에서 다양하게 변형된다.
1: 세라믹 본체 2: 세라믹층
4a, 4b: 내부전극 6a, 6b: 외부전극
8: 코팅막 10: 배리스터
21: 세라믹 본체(세라믹 다층 기판) 22: 세라믹층
24a, 24b: 내부회로 전극층 26a, 26b, 26c: 스루홀 전극
28: 코팅막 30: LTCC 기판

Claims (13)

  1. 세라믹 본체와, 상기 세라믹 본체의 표면에 마련된 코팅막 및 전극을 포함한 세라믹 전자 부품으로서,
    상기 코팅막이, 수지와, 상기 세라믹 본체의 구성 원소를 포함하고 있는 것을 특징으로 하는 세라믹 전자 부품.
  2. 제1항에 있어서,
    상기 세라믹 본체의 구성 원소는, 상기 세라믹 본체로부터 용출되어 석출된 상태로, 상기 코팅막에 포함되어 있는 것을 특징으로 하는 세라믹 전자 부품.
  3. 제1항 또는 제2항에 있어서,
    상기 세라믹 본체의 구성 원소는 Ba, Ti, Ca, Zr, Fe, Ni, Cu, Zn, Mn, Co, Al, Si 중 적어도 1종을 포함하는 것을 특징으로 하는 세라믹 전자 부품.
  4. 제1항 또는 제2항에 있어서,
    상기 수지의 열분해 온도가 240℃ 이상인 것을 특징으로 하는 세라믹 전자 부품.
  5. 제1항 또는 제2항에 있어서,
    상기 수지가 에폭시계 수지, 폴리이미드계 수지, 실리콘계 수지, 폴리아미드이미드계 수지, PEEK계 수지, 불소계 수지 중 적어도 1종을 포함하는 것을 특징으로 하는 세라믹 전자 부품.
  6. 제1항 또는 제2항에 있어서,
    상기 코팅막이 가열에 의해 가교(架橋)된 것을 특징으로 하는 세라믹 전자 부품.
  7. 제1항 또는 제2항에 있어서,
    상기 전극에 도금 피막이 형성되어 있는 것을 특징으로 하는 세라믹 전자 부품.
  8. 세라믹 본체와, 상기 세라믹 본체의 표면에 마련된 코팅막 및 전극을 포함한 세라믹 전자 부품으로서,
    상기 코팅막은, 상기 세라믹 본체의 표면을 에칭하여 상기 세라믹 본체의 구성 원소를 이온화하는 기능을 갖는 수지 함유 용액을, 상기 세라믹 본체의 표면에 부여함으로써, 상기 세라믹 본체의 표면에 형성되고,
    상기 코팅막은, 상기 세라믹 본체로부터 이온화되어 석출된 세라믹 본체의 구성 원소와 수지를 포함하는 것을 특징으로 하는 세라믹 전자 부품.
  9. 세라믹 본체와, 상기 세라믹 본체의 표면에 마련된 코팅막 및 전극을 포함한 세라믹 전자 부품의 제조 방법으로서,
    상기 세라믹 본체의 표면을 에칭하여 상기 세라믹 본체의 구성 원소를 이온화하는 기능을 갖는 수지 함유 용액을, 상기 세라믹 본체의 표면에 부여하고, 상기 세라믹 본체로부터 이온화되어 석출된 세라믹 본체의 구성 원소와 수지를 포함하는 코팅막을, 세라믹 본체의 표면에 형성하는 것을 특징으로 하는 세라믹 전자 부품의 제조 방법.
  10. 제9항에 있어서,
    상기 수지 함유 용액이 상기 세라믹 본체의 표면에 부여된 후, 세정되는 것을 특징으로 하는 세라믹 전자 부품의 제조 방법.
  11. 제9항 또는 제10항에 있어서,
    상기 전극이 상기 세라믹 본체에 형성된 후에, 상기 코팅막이 상기 세라믹 본체의 표면에 형성되는 것을 특징으로 하는 세라믹 전자 부품의 제조 방법.
  12. 제9항 또는 제10항에 있어서,
    상기 코팅막이 상기 세라믹 본체의 표면에 형성된 후에, 상기 전극이 상기 세라믹 본체에 형성되는 것을 특징으로 하는 세라믹 전자 부품의 제조 방법.
  13. 제9항 또는 제10항에 있어서,
    상기 전극이 상기 세라믹 본체에 형성되면서, 상기 전극 표면에 도금 처리가 된 후에, 상기 코팅막이 상기 세라믹 본체의 표면에 형성되는 것을 특징으로 하는 세라믹 전자 부품의 제조 방법.
KR1020157023057A 2013-01-29 2014-01-28 세라믹 전자 부품 및 그 제조 방법 KR101721630B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-014482 2013-01-29
JP2013014482 2013-01-29
PCT/JP2014/051826 WO2014119564A1 (ja) 2013-01-29 2014-01-28 セラミック電子部品およびその製造方法

Publications (2)

Publication Number Publication Date
KR20150110760A KR20150110760A (ko) 2015-10-02
KR101721630B1 true KR101721630B1 (ko) 2017-03-30

Family

ID=51262278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157023057A KR101721630B1 (ko) 2013-01-29 2014-01-28 세라믹 전자 부품 및 그 제조 방법

Country Status (5)

Country Link
US (1) US9997293B2 (ko)
JP (1) JP6015779B2 (ko)
KR (1) KR101721630B1 (ko)
CN (1) CN104969307B (ko)
WO (1) WO2014119564A1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102052596B1 (ko) * 2014-06-25 2019-12-06 삼성전기주식회사 칩형 코일 부품 및 그 제조방법
JP6176405B2 (ja) * 2014-07-25 2017-08-09 株式会社村田製作所 電子部品及びその製造方法
WO2016017511A1 (ja) * 2014-07-28 2016-02-04 株式会社村田製作所 電子部品及びその製造方法
JP6274044B2 (ja) * 2014-07-28 2018-02-07 株式会社村田製作所 セラミック電子部品
JP6060945B2 (ja) * 2014-07-28 2017-01-18 株式会社村田製作所 セラミック電子部品およびその製造方法
JP6274045B2 (ja) * 2014-07-28 2018-02-07 株式会社村田製作所 セラミック電子部品およびその製造方法
WO2016017284A1 (ja) * 2014-07-31 2016-02-04 株式会社村田製作所 温度検知装置および電子機器
KR101607027B1 (ko) * 2014-11-19 2016-03-28 삼성전기주식회사 칩 전자 부품 및 칩 전자 부품의 실장 기판
KR102109634B1 (ko) 2015-01-27 2020-05-29 삼성전기주식회사 파워 인덕터 및 그 제조 방법
KR101659208B1 (ko) * 2015-02-06 2016-09-30 삼성전기주식회사 적층 세라믹 전자 제품 및 그 제조 방법
US10431365B2 (en) 2015-03-04 2019-10-01 Murata Manufacturing Co., Ltd. Electronic component and method for manufacturing electronic component
JP6508023B2 (ja) * 2015-03-04 2019-05-08 株式会社村田製作所 電子部品及び電子部品の製造方法
US10875095B2 (en) 2015-03-19 2020-12-29 Murata Manufacturing Co., Ltd. Electronic component comprising magnetic metal powder
JP6583003B2 (ja) * 2015-03-19 2019-10-02 株式会社村田製作所 電子部品およびその製造方法
JP6571590B2 (ja) * 2016-05-26 2019-09-04 太陽誘電株式会社 積層セラミックコンデンサ
US10580567B2 (en) * 2016-07-26 2020-03-03 Samsung Electro-Mechanics Co., Ltd. Coil component and method of manufacturing the same
JP2018049881A (ja) * 2016-09-20 2018-03-29 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP2020061391A (ja) * 2016-12-27 2020-04-16 株式会社村田製作所 電子部品への被覆素材の選択的被覆方法および電子部品の製造方法
JP2018182210A (ja) 2017-04-19 2018-11-15 株式会社村田製作所 コイル部品
JP7358692B2 (ja) * 2018-06-15 2023-10-11 サムソン エレクトロ－メカニックス カンパニーリミテッド． キャパシタ部品及びキャパシタ部品の製造方法
JP7431798B2 (ja) 2018-07-18 2024-02-15 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション バリスタパッシベーション層及びその製造方法
KR102068805B1 (ko) * 2018-09-06 2020-01-22 삼성전기주식회사 세라믹 전자 부품
KR102115521B1 (ko) * 2018-09-13 2020-05-26 삼성전기주식회사 적층형 커패시터
KR102101932B1 (ko) * 2018-10-02 2020-04-20 삼성전기주식회사 적층 세라믹 전자부품
KR102254876B1 (ko) * 2019-06-03 2021-05-24 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
JP2021093468A (ja) * 2019-12-11 2021-06-17 Tdk株式会社 コイル部品
JP2021097078A (ja) * 2019-12-13 2021-06-24 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7234974B2 (ja) * 2020-02-27 2023-03-08 株式会社村田製作所 積層セラミック電子部品
KR20220041508A (ko) * 2020-09-25 2022-04-01 삼성전기주식회사 코일 부품
CN112802647B (zh) * 2021-01-13 2021-11-23 江苏新林芝电子科技股份有限公司 一种耐还原性气氛强的正温度系数陶瓷热敏电阻元件及其制备方法
CN115331902B (zh) * 2022-05-26 2024-04-02 昆山聚达电子有限公司 一种ptc热敏电阻元件加工工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000030911A (ja) 1998-07-02 2000-01-28 Harris Corp バリスタのためのりん酸塩被膜および方法
JP2011249615A (ja) 2010-05-27 2011-12-08 Mitsubishi Materials Corp 表面実装型電子部品およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01186607A (ja) * 1988-01-14 1989-07-26 Nec Corp 積層型セラミックコンデンサ素子
JP2573445B2 (ja) 1991-10-08 1997-01-22 株式会社東芝 非直線抵抗体
JPH09148105A (ja) * 1995-11-29 1997-06-06 Matsushita Electric Ind Co Ltd 電子部品およびその製造方法
JPH09205005A (ja) * 1996-01-24 1997-08-05 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
JPH10223407A (ja) * 1997-02-13 1998-08-21 Mitsubishi Materials Corp チップ型サーミスタ及びその製造方法
KR100214555B1 (ko) 1997-02-14 1999-08-02 구본준 반도체 패키지의 제조방법
JP3555563B2 (ja) * 1999-08-27 2004-08-18 株式会社村田製作所 積層チップバリスタの製造方法および積層チップバリスタ
US6535105B2 (en) 2000-03-30 2003-03-18 Avx Corporation Electronic device and process of making electronic device
JP2002033237A (ja) * 2000-07-14 2002-01-31 Matsushita Electric Ind Co Ltd セラミック電子部品およびその製造方法
CN100454454C (zh) * 2002-01-11 2009-01-21 松下电器产业株式会社 陶瓷电子部件及其制造方法
US20050229388A1 (en) * 2004-04-20 2005-10-20 Sheng-Ming Deng Multi-layer ceramic chip varistor device surface insulation method
JP4939232B2 (ja) * 2004-11-29 2012-05-23 京セラ株式会社 複合セラミック体とその製造方法およびマイクロ化学チップ並びに改質器
JP2010123865A (ja) * 2008-11-21 2010-06-03 Murata Mfg Co Ltd セラミック電子部品および部品内蔵基板
JP5440309B2 (ja) * 2010-03-24 2014-03-12 株式会社村田製作所 積層セラミック電子部品の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000030911A (ja) 1998-07-02 2000-01-28 Harris Corp バリスタのためのりん酸塩被膜および方法
JP2011249615A (ja) 2010-05-27 2011-12-08 Mitsubishi Materials Corp 表面実装型電子部品およびその製造方法

Also Published As

Publication number Publication date
US9997293B2 (en) 2018-06-12
KR20150110760A (ko) 2015-10-02
CN104969307B (zh) 2018-09-28
JP6015779B2 (ja) 2016-10-26
WO2014119564A1 (ja) 2014-08-07
JPWO2014119564A1 (ja) 2017-01-26
CN104969307A (zh) 2015-10-07
US20150325369A1 (en) 2015-11-12

Similar Documents

Publication Publication Date Title
KR101721630B1 (ko) 세라믹 전자 부품 및 그 제조 방법
KR101741132B1 (ko) 세라믹 전자 부품 및 그 제조 방법
US9959975B2 (en) Ceramic electronic component
JP3918851B2 (ja) 積層型電子部品および積層型電子部品の製造方法
KR101721628B1 (ko) 세라믹 전자 부품 및 그 제조 방법
KR101721627B1 (ko) 세라믹 전자 부품 및 그 제조 방법
KR101648392B1 (ko) 세라믹 전자부품 및 유리 페이스트
KR101535838B1 (ko) 세라믹 전자부품
KR20130125328A (ko) 전자부품, 전자부품 내장 기판 및 전자부품의 제조방법
JP2007242995A (ja) 積層セラミック電子部品とその製造方法
JP2010080703A (ja) セラミック積層電子部品およびその製造方法
JP2006229178A (ja) 絶縁コーティング層を有する半導性チップ素子及びその製造方法
KR101594055B1 (ko) 세라믹 전자부품 및 그 제조방법
US20050229388A1 (en) Multi-layer ceramic chip varistor device surface insulation method
JP2007096205A (ja) チップ型ｎｔｃ素子
JP6119513B2 (ja) 電子部品
JP2004079618A (ja) 電子部品の製造方法
US20090128281A1 (en) Composite chip varistor device and method of manufacturing the same
JP2005217128A (ja) セラミック電子部品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200312

Year of fee payment: 4