KR102115521B1 - 적층형 커패시터 - Google Patents

적층형 커패시터 Download PDF

Info

Publication number
KR102115521B1
KR102115521B1 KR1020180122625A KR20180122625A KR102115521B1 KR 102115521 B1 KR102115521 B1 KR 102115521B1 KR 1020180122625 A KR1020180122625 A KR 1020180122625A KR 20180122625 A KR20180122625 A KR 20180122625A KR 102115521 B1 KR102115521 B1 KR 102115521B1
Authority
KR
South Korea
Prior art keywords
resin layer
multilayer capacitor
layer
stress
layers
Prior art date
Application number
KR1020180122625A
Other languages
English (en)
Other versions
KR20200031000A (ko
Inventor
안진모
이상록
신동휘
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to JP2019136424A priority Critical patent/JP7279894B2/ja
Priority to US16/525,732 priority patent/US11139114B2/en
Priority to CN201910851021.7A priority patent/CN110895997B/zh
Publication of KR20200031000A publication Critical patent/KR20200031000A/ko
Application granted granted Critical
Publication of KR102115521B1 publication Critical patent/KR102115521B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/242—Terminals the capacitive element surrounding the terminal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명의 일 실시형태는 복수의 유전체층의 적층 구조와 상기 유전체층을 사이에 두고 적층된 복수의 내부 전극을 포함하는 바디와, 상기 바디의 표면 중 적어도 하나의 면에 배치된 응력완화부 및 상기 바디 외부에 형성되어 상기 내부 전극과 전기적으로 연결된 외부 전극을 포함하며, 상기 응력완화부는 상기 바디에 인접하며 제1 수지층, 및 상기 제1 수지층을 커버하며 수지층에 필러가 분산된 형태인 제2 수지층을 포함하는 적층형 커패시터를 제공한다.

Description

적층형 커패시터 {MULTILAYER CAPACITOR}
본 발명은 적층형 커패시터에 관한 것이다.
적층형 커패시터는 다양한 전자 제품에 이용되고 있으며, 최근에는 높은 신뢰성을 요구하는 기술 분야들의 많은 기능들이 전자화되고 수요가 증가함에 따라 이에 부합되게 적층형 커패시터 역시 높은 신뢰성이 요구된다.
적층형 커패시터의 신뢰성이 향상되기 위해서는 구조적인 안정석이 확보될 필요가 있고 이를 위해서는 적층형 커패시터를 구성하는 세라믹 바디, 내부 전극 등에 결함이 최소화 되어야 한다.
또한 자동차나 의료기기 같이 고신뢰성을 요구하는 분야들의 많은 기능들이 전자화되고 수요가 증가함에 따라 이에 부합되게 적층 세라믹 커패시터 역시 고신뢰성이 요구된다. 이러한 고신뢰성에서 문제가 되는 요소는 공정 시 발생하는 도금액 침투, 외부 충격에 의한 크랙 발생, 기판 실장 시 휨 발생 등이 있다.
이에 상기 문제점을 해결하기 위한 수단으로 외부 전극의 전극층과 도금층 사이에 전도성 물질을 함유하는 수지 조성물을 도포하여 외부 충격을 흡수하고 도금액 침투를 막아 신뢰성을 향상시키고 있다.
본 발명의 일 목적은 휨 강도와 내습 신뢰성이 향상된 적층형 커패시터를 제공하는 것이다.
상술한 과제를 해결하기 위한 방법으로, 본 발명은 일 예를 통하여 적층형 커패시터의 신규한 구조를 제안하고자 하며, 구체적으로, 복수의 유전체층의 적층 구조와 상기 유전체층을 사이에 두고 적층된 복수의 내부 전극을 포함하는 바디와, 상기 바디의 표면 중 적어도 하나의 면에 배치된 응력완화부 및 상기 바디 외부에 형성되어 상기 내부 전극과 전기적으로 연결된 외부 전극을 포함하며, 상기 응력완화부는 상기 바디에 인접하며 제1 수지층, 및 상기 제1 수지층을 커버하며 수지층에 필러가 분산된 형태인 제2 수지층을 포함한다.
일 실시 예에서, 상기 응력완화부는 상기 바디에서 상기 복수의 유전체층이 적층된 방향으로 대향하는 2개의 면 중 적어도 하나의 면에 배치될 수 있다.
일 실시 예에서, 상기 응력완화부는 상기 2개의 면 모두에 배치될 수 있다.
일 실시 예에서, 상기 응력완화부는 상기 2개의 면 중 하나에만 배치될 수 있다.
일 실시 예에서, 상기 응력완화부는 상기 2개의 면을 연결하면서 상기 내부 전극이 노출되지 않은 측면의 적어도 일부를 커버할 수 있다.
일 실시 예에서, 상기 외부 전극은 다층 전극 구조를 가지며, 상기 바디에 인접한 금속층과 상기 금속층을 커버하는 도전성 수지층을 포함할 수 있다.
일 실시 예에서, 상기 도전성 수지층은 수지층 내에 금속 입자가 분산된 형태일 수 있다.
일 실시 예에서, 상기 금속층은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 금(Au) 또는 이들의 합금 성분을 포함할 수 있다.
일 실시 예에서, 상기 금속층은 도전성 페이스트의 소결체일 수 있다.
일 실시 예에서, 상기 제1 수지층은 상기 금속층과 상기 도전성 수지층 사이 영역으로 연장된 형태일 수 있다.
일 실시 예에서, 상기 제2 수지층은 상기 금속층과 상기 도전성 수지층 사이 영역으로 연장된 형태일 수 있다.
일 실시 예에서, 상기 제1 및 제2 수지층은 상기 금속층과 상기 도전성 수지층 사이 영역으로 연장된 형태일 수 있다.
일 실시 예에서, 상기 도전성 수지층은 상기 제2 수지층을 커버하는 형태일 수 있다.
일 실시 예에서, 상기 제1 수지층은 다층 구조일 수 있다.
일 실시 예에서, 상기 다층 구조의 제1 수지층에서 상기 바디에 가까운 것일수록 탄성이 높을 수 있다.
일 실시 예에서, 상기 제2 수지층에 포함된 필러는 무기 필러일 수 있다.
일 실시 예에서, 상기 무기 필러는 SiO2 또는 Al2O3를 포함할 수 있다.
본 발명의 일 예에 따른 적층형 커패시터의 경우, 기판 실장 시 휨 강도 특성이 향상될 수 있으며, 내습 신뢰성이 향상되어 신뢰성이 개선될 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 적층형 커패시터의 외관을 개략적으로 나타낸 사시도이다.
도 2는 도 1의 적층형 커패시터의 개략적인 단면도이다.
도 3 및 도 4는 변형된 예에 따른 적층형 커패시터의 개략적인 사시도이다.
도 5는 도 1의 적층형 커패시터에서 채용될 수 있는 제2 수지층의 일 예를 나타내는 단면도이다.
도 6 내지 11은 변형된 예에 따른 적층형 커패시터의 개략적인 단면도이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 일 실시 형태에 따른 적층형 커패시터의 외관을 개략적으로 나타낸 사시도이다. 도 2는 도 1의 적층형 커패시터의 개략적인 단면도이다. 도 3 및 도 4는 변형된 예에 따른 적층형 커패시터의 개략적인 사시도이다. 또한, 도 5는 도 1의 적층형 커패시터에서 채용될 수 있는 제2 수지층의 일 예를 나타내는 단면도이다.
상기 도면들을 참조하면, 본 발명의 일 실시 형태에 따른 적층형 커패시터(100)는, 바디(110), 응력완화부(S) 및 외부전극(131, 132)을 포함하며, 여기서, 응력완화부(S)는 제1 수지층(101)과 제2 수지층(102)을 포함한다.
바디(110)는 복수의 유전체층(111)의 적층 구조를 포함하며, 복수의 그린 시트를 적층한 후 소결하여 얻어질 수 있다. 이러한 소결 공정에 의하여 복수의 유전체층(111)은 일체화된 형태를 가질 수 있다. 바디(110)의 형상과 치수 및 유전체층(111)의 적층 수가 본 실시 형태에 도시된 것으로 한정되는 것은 아니며, 예를 들어, 도 1에 도시된 형태와 같이, 바디(110)는 직육면체 형상을 가질 수 있다.
바디(110)에 포함된 유전체층(111)은 고유전률을 갖는 세라믹 재료를 포함할 수 있으며, 예를 들어 BT계, 즉, 티탄산바륨(BaTiO3)계 세라믹을 포함할 수 있지만, 충분한 정전 용량을 얻을 수 있는 한 당 기술 분야에서 알려진 다른 물질도 사용 가능할 것이다. 유전체층(111)에는 주성분인 이러한 세라믹 재료와 함께 필요한 경우, 첨가제, 유기용제, 가소제, 결합제 및 분산제 등이 더 포함될 수 있다. 여기서 첨가제의 경우, 금속 성분을 포함하며 이들은 제조 과정에서 금속 산화물 형태로 첨가될 수 있다. 이러한 금속 산화물 첨가제의 예로서, MnO2, Dy2O3, BaO, MgO, Al2O3, SiO2, Cr2O3 및 CaCO3 중 적어도 하나의 물질을 포함할 수 있다.
바디(110) 내부에는 전기 용량을 형성할 수 있는 복수의 내부 전극(121, 122)이 배치된다. 여기서 내부 전극(121, 122)은 서로 다른 외부전극(131, 132)과 연결되어 구동 시 서로 다른 극성을 가질 수 있다. 내부 전극(121, 122)은 세라믹 그린 시트의 일면에 소정의 두께로 도전성 금속을 포함하는 페이스트를 인쇄한 후 이를 소결하여 얻어질 수 있다. 이 경우, 내부 전극(121, 122)은 도 2에 도시된 형태와 같이, 적층 방향을 따라 양 단면을 통해 번갈아 노출되도록 형성될 수 있으며, 이들 사이에 배치된 유전체층(111)에 의해 서로 전기적으로 분리될 수 있다. 내부 전극(121, 122)을 이루는 주요 구성 물질은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag) 등을 예로 들 수 있으며, 이들의 합금도 사용할 수 있을 것이다.
외부 전극(131, 132)은 바디(110)의 외부에 형성되어 내부 전극(121, 122)과 전기적으로 연결된다. 도시된 형태와 같이, 외부 전극(131, 132)은 다층 전극 구조를 가질 수 있다. 구체적으로, 외부 전극(131, 132)은 각각 바디에 인접한 금속층(131a, 132a)과 이를 커버하는 도전성 수지층(131b, 132b)을 포함할 수 있다. 금속층(131a, 132a)은 각각 내부 전극(121, 122)과 연결되며 니켈(Ni), 구리(Cu), 팔라듐(Pd), 금(Au) 또는 이들의 합금 성분을 포함할 수 있다. 이 경우, 금속층(131a, 131b)은 도전성 페이스트의 도포 후 이를 소결하여 얻어진 도전성 페이스트의 소결체일 수 있다.
도전성 수지층(131b, 132b)은 수지층과 금속 입자를 포함할 수 있으며, 구체적으로, 상기 수지층 내에 금속 입자가 분산된 형태일 수 있다. 도 2에 도시된 형태와 같이, 도전성 수지층(131b, 132b)은 금속층(131a, 132a)의 전체 영역을 커버하면서 바디(110)와 접하는 형태일 수 있다. 도전성 수지층(131b, 132b)에 포함된 수지층 자체는 도전성을 갖지 않더라도 이에 분산된 금속 입자들이 점 접촉 또는 터널링 효과에 의해 도전성 수지층(131b, 132b)은 전체적으로 도전성을 가질 수 있다. 도전성 수지층(131b, 132b)에 포함된 금속 입자는 구리 및 은 중 하나 이상을 포함할 수 있다. 또한, 도전성 수지층(131b, 132b)에 포함된 수지층은 예컨대 열경화성 수지를 포함할 수 있으며, 구체적으로 에폭시 수지를 포함할 수 있다. 이러한 구조를 갖는 도전성 수지층(131b, 132b)은 외부로부터의 충격을 흡수하여 적층형 커패시터(100)를 보호하는 기능을 수행할 수 있다. 또한, 도 6의 변형된 실시 형태와 같이, 외부 전극(131, 132)은 도전성 수지층(131b, 132b) 외부에 형성된 도금층(131c, 132c)을 더 포함할 수 있는데 도전성 수지층(131b, 132b)에 포함된 금속 입자는 도금층(131c, 132c) 형성을 위한 시드의 역할도 할 수 있다. 여기서 도금층(131c, 132c)은 적층형 커패시터(100)의 실장성을 위해 제공될 수 있으며, Ni, Sn, Au 등의 물질을 포함할 수 있고 다층 구조로 형성될 수도 있다.
본 실시 형태의 경우, 응력완화부(S)는 바디(110)의 표면 중 적어도 하나의 면에 배치되며, 본 실시 형태에서는 바디(110)의 표면 중 2개의 면에 배치된 예에 해당한다. 여기서, 상기 2개의 면은 바디(110)에서 복수의 유전체층(111)이 적층된 방향(Z 방향)으로 대향하는 2개의 면에 해당하며, 이 중 하나의 면은 기판 등에 실장 시 실장 면으로 제공될 수 있다. 다만, 응력완화부(S)는 도 3에 도시된 형태와 같이 상기 2개의 대향하는 면 중 하나(도 3에서는 하면)에만 형성될 수도 있을 것이며, 이 경우, 응력완화부(S)가 형성된 면이 적층형 커패시터(100)의 실장 면이 될 수 있을 것이다. 또한, 응력완화부(S)는 상기 2개의 대향하는 면 외의 다른 면에도 배치될 수 있다. 예컨대, 도 4에 도시된 형태와 같이 응력완화부(S)는 상기 2개의 대향하는 면을 연결하는 측면, 즉, 바디(110)에서 내부 전극(121, 122)이 외부로 노출되지 않은 측면에도 배치될 수 있다. 이렇게 응력완화부(S)가 배치된 영역이 증가함에 따라 외부 영향으로부터 적층형 커패시터(100)를 효과적으로 보호하여 내습 신뢰성 등이 향상되며 휨 특성도 개선될 수 있다. 한편, 도 4에서는 응력완화부(S)가 바디(110)의 측면 중 일부를 커버하는 형태를 나타내고 있지만, 응력완화부(S)가 바디(110)의 측면 전체를 커버할 수도 있을 것이다.
상술한 바와 같이, 응력완화부(S)는 제1 수지층(101)과 제2 수지층(102)을 포함한다. 제1 수지층(101)은 탄력성을 갖기 때문에 적층형 커패시터(100)에 인가되는 응력, 특히, 기판 등에 실장 시 발생하는 휨 변형을 흡수할 수 있다. 따라서, 제1 수지층(101)은 적층형 커패시터(100)에 전달되는 휨 변형을 최소화하여 이를 보호할 수 있다. 제1 수지층(101)은 탄력성을 갖는 수지로서 예컨대 에폭시계 수지 등을 포함할 수 있으며, 실질적으로 필러를 포함하지 않을 수 있다.
제2 수지층(102)은 도 5에 도시된 형태와 같이, 수지층(103)에 필러(104)가 분산된 형태로 구현될 수 있으며, 상대적으로 높은 강성을 갖는 수지복합층에 해당한다. 이 경우, 필러(104)는 무기 필러일 수 있으며, 예컨대, SiO2 또는 Al2O3 등을 포함할 수 있다. 제2 수지층(102)은 적층형 커패시터(100)의 실장 시 휨 변형을 1차적으로 받는 영역에 해당하며, 휨 변형 시 인장 응력을 효과적으로 흡수할 수 있다. 그리고 제2 수지층(102)의 상부로 전달된 휨 응력은 탄성을 갖는 제1 수지층(101)에 의해 흡수되어 적층형 커패시터(100)를 효과적으로 보호할 수 있다.
이와 같이, 본 실시 형태에서는 바디(110)에 인접한 영역에는 높은 탄성을 갖는 제1 수지층(101)을 배치하고, 외부에서 1차적으로 휨 응력을 받는 영역에는 높은 강성을 갖는 제2 수지층(102)을 배치하여 휨 응력을 현저히 저감하도록 하였다. 이러한 응력완화부(S)는 적층형 커패시터(100)가 기판 등에 실장되었을 때 외부 전극(131, 132)이 박리되는 현상을 줄이면서도 효과적으로 휨 변형에 대응할 수 있는 형태이며, 나아가, 압전 현상에 의한 진동을 줄여서 어쿠스틱 노이즈도 줄일 수 있다. 실제, 본 발명의 발명자들의 실험에 따르면 다층 구조의 응력완화부(S)를 채용한 경우 약 10mm의 휨 변형에서도 외부 전극(131, 132) 중 도전성 수지층(131b, 132b)의 박리나 크랙이 발생하지 않았으며, 이는 응력완화부(S)가 없는 종래의 경우 3mm 수준의 휨 변형에서도 불량이 생기는 것과 비교될 수 있다. 또한, 응력완화부(S)는 다층 구조로 형성되면서 외부 전극(131, 132) 및 바디(110)를 외부로부터 보호하는 기능도 제공하며 적층형 커패시터(100)의 내습 신뢰성 향상에 기여할 수 있다. 구체적으로, 응력완화부(S)는 적층형 커패시터(100)의 내부로 침투할 수 있는 습기나 금속 이온 등을 차단하는 역할을 할 수 있다.
도 7 내지 11을 참조하여 변형된 실시 형태들을 설명한다. 도 7 내지 10은 앞선 실시 형태와 달리 응력완화부(S)가 외부 전극(131, 132)의 내부로 연장되어 휨 응력 완화와 내습 신뢰성을 더욱 향상시킬 수 있는 구조에 해당한다. 또한, 도 11은 제1 수지층이 다층 구조로 형성되어 응력을 더욱 효과적으로 흡수하도록 한 형태이다.
우선, 도 7의 실시 형태의 경우, 제1 및 제2 수지층(101, 102)이 도전성 수지층(131b, 132b)의 내측으로 연장되며 도전성 수지층(131b, 132b)이 제2 수지층(102)을 커버하는 형태이다. 본 변형 예에 따른 응력완화부(S)는 앞선 실시 형태보다 바디(110) 및 도전성 수지층(131b, 132b)과 접촉하는 면적이 넓어짐에 따라 응력 완화 기능과 내습 기능이 더욱 향상될 수 있다.
다음으로, 도 8의 실시 형태의 경우, 제1 수지층(101)이 금속층(131a, 132a)과 도전성 수지층(131b, 132b) 사이 영역으로 연장된 형태이다. 탄성을 갖는 제1 수지층(101)이 차지하는 영역이 커지면서 외부 전극(131, 132)의 내부로 연장됨에 따라 상술한 2차 휨 완화 기능이 향상될 수 있다. 이 경우, 도시된 형태와 같이 휨 완화 기능이 더욱 강화되도록 제1 수지층(101)은 바디(110)의 상면이나 하면의 전체를 커버하도록 연장될 수 있으며, 구체적으로, 바디(110)의 곡면 모서리 영역까지 커버할 수 있다.
다음으로, 도 9의 실시 형태의 경우, 제2 수지층(102)이 금속층(131a, 132a)과 도전성 수지층(131b, 132b) 사이 영역으로 연장된 형태이다. 본 실시 형태에서는 강성이 높은 제2 수지층(102)이 확장되어 외부 전극(131, 132)의 내부로 연장됨에 따라 상술한 2차 휨 완화 기능이 향상될 수 있다. 제1 수지층(101)과 마찬가지로 휨 완화 기능이 더욱 강화되도록 제2 수지층(101)은 바디(110)의 상면이나 하면의 전체를 커버하도록 연장될 수 있으며, 구체적으로, 바디(110)의 곡면 모서리 영역까지 커버할 수 있다.
다음으로, 도 10의 실시 형태는 제1 및 제2 수지층(101, 102) 모두 금속층(131a, 132a)과 도전성 수지층(131b, 132b) 사이 영역으로 연장된 구조로서 휨 강도와 내습 신뢰성의 현저한 향상을 가져올 수 있다. 이 경우, 도시된 형태와 같이 휨 완화 기능이 더욱 강화되도록 제1 및 제2 수지층(101, 102)은 바디(110)의 상면이나 하면의 전체를 커버하도록 연장될 수 있으며, 구체적으로, 바디(110)의 곡면 모서리 영역까지 커버할 수 있다.
다음으로, 도 11의 실시 형태의 경우, 제1 수지층(101)은 다층 구조로 형성되며, 예컨대, 2개의 층(101a, 101b)을 포함할 수 있다. 다만, 제1 수지층(101)은 더 많은 층이 적층된 다층 구조로 구현될 수도 있다. 다층 구조의 제1 수지층(101)에서 바디(110)에 가까운 것(101a)이 이보다 바디에서 멀리 떨어진 것(101b)보다 탄성이 높을 수 있다. 바디(110)에 가까울 것(101a)의 탄성을 상대적으로 높게 함으로써 응력완화부(S)는 외부로부터 전달된 응력을 탄성 변형을 이용하여 더욱 효과적으로 흡수하여 적층형 커패시터의 휨 변형을 완화 수 있다. 도 11의 실시 형태의 경우, 도 1의 기본 실시 형태 외에 상술한 변형 예들에도 적용될 수 있을 것이다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.
100: 적층형 커패시터
S: 응력완화부
101: 제1 수지층
102: 제2 수지층
103: 수지층
104: 필러
110: 바디
111: 유전체층
121, 122: 내부 전극
131, 132: 외부전극
131a, 132a: 금속층
131b, 132b: 도전성 수지층
131c, 132c: 도금층

Claims (17)

  1. 복수의 유전체층의 적층 구조와 상기 유전체층을 사이에 두고 적층된 복수의 내부 전극을 포함하는 바디;
    상기 바디에서 상기 복수의 유전체층이 적층된 방향으로 대향하는 2개의 면 중 적어도 하나의 면에 배치된 응력완화부; 및
    상기 바디에서 상기 2개의 면을 연결하는 측면을 커버하며 상기 내부 전극 중 상기 바디의 측면으로 노출된 부분과 전기적으로 연결된 외부 전극;을 포함하며,
    상기 응력완화부는 상기 바디에 인접한 제1 수지층, 및 상기 제1 수지층을 커버하며 수지층에 필러가 분산된 형태인 제2 수지층을 포함하는 적층형 커패시터.
  2. 삭제
  3. 제1항에 있어서,
    상기 응력완화부는 상기 2개의 면 모두에 배치된 적층형 커패시터.
  4. 제1항에 있어서,
    상기 응력완화부는 상기 2개의 면 중 하나에만 배치된 적층형 커패시터.
  5. 제1항에 있어서,
    상기 응력완화부는 상기 2개의 면을 연결하면서 상기 내부 전극이 노출되지 않은 측면의 적어도 일부를 커버하는 적층형 커패시터.
  6. 제1항에 있어서,
    상기 외부 전극은 다층 전극 구조를 가지며, 상기 바디에 인접한 금속층과 상기 금속층을 커버하는 도전성 수지층을 포함하는 적층형 커패시터.
  7. 제6항에 있어서,
    상기 도전성 수지층은 수지층 내에 금속 입자가 분산된 형태인 적층형 커패시터.
  8. 제6항에 있어서,
    상기 금속층은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 금(Au) 또는 이들의 합금 성분을 포함하는 적층형 커패시터.
  9. 제8항에 있어서,
    상기 금속층은 도전성 페이스트의 소결체인 적층형 커패시터.
  10. 제6항에 있어서,
    상기 제1 수지층은 상기 금속층과 상기 도전성 수지층 사이 영역으로 연장된 형태인 적층형 커패시터.
  11. 제6항에 있어서,
    상기 제2 수지층은 상기 금속층과 상기 도전성 수지층 사이 영역으로 연장된 형태인 적층형 커패시터.
  12. 제6항에 있어서,
    상기 제1 및 제2 수지층은 상기 금속층과 상기 도전성 수지층 사이 영역으로 연장된 형태인 적층형 커패시터.
  13. 제6항에 있어서,
    상기 도전성 수지층은 상기 제2 수지층을 커버하는 형태인 적층형 커패시터.
  14. 제1항에 있어서,
    상기 제1 수지층은 다층 구조인 적층형 커패시터.
  15. 제14항에 있어서,
    상기 다층 구조의 제1 수지층에서 상기 바디에 가까운 것일수록 탄성이 높은 적층형 커패시터.
  16. 제1항에 있어서,
    상기 제2 수지층에 포함된 필러는 무기 필러인 적층형 커패시터.
  17. 제16항에 있어서,
    상기 무기 필러는 SiO2 또는 Al2O3를 포함하는 적층형 커패시터.
KR1020180122625A 2018-09-13 2018-10-15 적층형 커패시터 KR102115521B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019136424A JP7279894B2 (ja) 2018-09-13 2019-07-24 積層型キャパシタ
US16/525,732 US11139114B2 (en) 2018-09-13 2019-07-30 Multilayer capacitor
CN201910851021.7A CN110895997B (zh) 2018-09-13 2019-09-10 多层电容器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180109455 2018-09-13
KR20180109455 2018-09-13

Publications (2)

Publication Number Publication Date
KR20200031000A KR20200031000A (ko) 2020-03-23
KR102115521B1 true KR102115521B1 (ko) 2020-05-26

Family

ID=69998649

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180122625A KR102115521B1 (ko) 2018-09-13 2018-10-15 적층형 커패시터

Country Status (1)

Country Link
KR (1) KR102115521B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101185892B1 (ko) 2011-09-16 2012-09-25 김선기 세라믹 칩 바디의 제조방법 및 이를 적용한 세라믹 칩 부품
JP2015198236A (ja) 2014-04-03 2015-11-09 株式会社村田製作所 電子部品

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5439954B2 (ja) * 2009-06-01 2014-03-12 株式会社村田製作所 積層型電子部品およびその製造方法
KR20140077347A (ko) * 2012-12-14 2014-06-24 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101721630B1 (ko) * 2013-01-29 2017-03-30 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자 부품 및 그 제조 방법
JP6398349B2 (ja) * 2013-08-23 2018-10-03 Tdk株式会社 積層型セラミック電子部品

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101185892B1 (ko) 2011-09-16 2012-09-25 김선기 세라믹 칩 바디의 제조방법 및 이를 적용한 세라믹 칩 부품
JP2015198236A (ja) 2014-04-03 2015-11-09 株式会社村田製作所 電子部品

Also Published As

Publication number Publication date
KR20200031000A (ko) 2020-03-23

Similar Documents

Publication Publication Date Title
KR102250458B1 (ko) 전자 컴포넌트
US9368282B2 (en) Multilayer ceramic capacitor, manufacturing method thereof, and board having the same mounted thereon
KR101462754B1 (ko) 적층 세라믹 커패시터 및 그 제조방법.
KR102212641B1 (ko) 커패시터 및 그 제조방법
KR102061509B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR102270303B1 (ko) 적층형 커패시터 및 그 실장 기판
US11784006B2 (en) Multilayer ceramic capacitor
KR20210025827A (ko) 적층형 전자 부품
KR20160016392A (ko) 적층 세라믹 커패시터
CN110895997B (zh) 多层电容器
KR102409107B1 (ko) 적층 세라믹 전자부품
JP7392587B2 (ja) 積層型キャパシタ及びその実装基板
US11862401B2 (en) Multilayer capacitor and board having the same mounted thereon
KR102263865B1 (ko) 적층 세라믹 전자부품
KR102048155B1 (ko) 적층 세라믹 전자부품
KR102029597B1 (ko) 적층 세라믹 전자부품
KR102115521B1 (ko) 적층형 커패시터
JP2023079986A (ja) セラミック電子部品
KR102442833B1 (ko) 적층 세라믹 전자부품
KR102449363B1 (ko) 적층 세라믹 전자부품
KR20190121195A (ko) 적층 세라믹 전자부품
KR20230068722A (ko) 복합　전자부품

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant