JP4200765B2 - 積層型セラミック電子部品の製造方法 - Google Patents
積層型セラミック電子部品の製造方法 Download PDFInfo
- Publication number
- JP4200765B2 JP4200765B2 JP2003007910A JP2003007910A JP4200765B2 JP 4200765 B2 JP4200765 B2 JP 4200765B2 JP 2003007910 A JP2003007910 A JP 2003007910A JP 2003007910 A JP2003007910 A JP 2003007910A JP 4200765 B2 JP4200765 B2 JP 4200765B2
- Authority
- JP
- Japan
- Prior art keywords
- laminate
- raw
- electronic component
- ceramic electronic
- external electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
- H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
- H01C7/021—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient formed as one or more layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thermistors And Varistors (AREA)
- Ceramic Capacitors (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、積層型セラミック電子部品の製造方法に関するもので、特に、高い信頼性を有する積層型セラミック電子部品を確実に製造できるようにするための改良に関するものである。
【０００２】
【従来の技術】
この発明にとって興味ある積層型セラミック電子部品として、たとえば積層型正特性サーミスタがある。積層型正特性サーミスタは、次のような構造を有している。
【０００３】
まず、積層型正特性サーミスタは、部品本体となる積層体を備えている。積層体は、正の抵抗温度係数を有する複数の積層されたサーミスタ層、およびサーミスタ層間の特定の界面に沿って形成された複数の内部電極を備えている。内部電極は、積層体の一方の端面にまで引き出されるものと他方の端面にまで引き出されるものとが積層方向において交互に配置されている。
【０００４】
また、積層型正特性サーミスタは、上述した積層体の各端面上に形成された、端子となる外部電極を備えている。外部電極は、積層体の各端面において、内部電極のいずれかに電気的に接続されるものである。
【０００５】
このような積層型正特性サーミスタは、たとえば、図３に示すような製造工程を経て製造されている（たとえば、特許文献１参照）。
【０００６】
図３を参照して、まず、生の積層体作製工程１が実施される。ここで作製される生の積層体は、焼成することによって前述した焼結後の積層体となるべきものであって、サーミスタ層のためのサーミスタグリーン層、および内部電極のための導電性ペースト層を備えている。
【０００７】
通常、生の積層体は、サーミスタグリーン層となるサーミスタグリーンシートを成形し、これを所定の寸法に打ち抜き、その後、サーミスタグリーンシート上に、内部電極のための導電性ペースト層を形成するため、導電性ペーストを印刷し、次いで、これらサーミスタグリーンシートを積層し、プレスすることによって、生のマザー積層体を得、この生のマザー積層体を所定の寸法にカットすることによって得られる。
【０００８】
上述した内部電極のための導電性ペースト層は、たとえば、安価な卑金属であり、しかもサーミスタ層とのオーミック性が得られる、ニッケルを導電成分として含む、導電性ペーストを用いて形成される。
【０００９】
次に、生の積層体を焼成するための焼成工程２が実施される。この焼成工程２では、上述のように、内部電極の導電成分としてニッケルのような卑金属が用いられる場合には、卑金属が酸化されないようにするため、還元性雰囲気中で実施される。したがって、この場合には、焼成工程２の後、酸化性雰囲気中で熱処理（再酸化）することにより、サーミスタ層において正温度特性が得られるようにしている。この焼成工程２の結果、焼結後の積層体が得られる。
【００１０】
次に、湿式バレル工程３が実施される。この湿式バレル工程３は、積層型正特性サーミスタに限らず、チップ型のセラミック電子部品の製造過程の途中で一般的に実施されているものであり、チッピングと称されるセラミック部品本体の欠けを防止するため、焼成後のセラミック部品本体を、アルミナ粉末のような研磨メディアおよび水などとともに混合攪拌することによってバレル研磨する工程であり、それによって、焼結後のセラミック部品本体すなわち積層体の角隅部および稜線部が丸くされる。
【００１１】
次に、外部電極ペースト付与工程４が実施される。すなわち、焼結後の積層体の各端面上に、外部電極のための導電性ペーストが付与され、それによって、導電性ペースト膜が形成される。ここで、外部電極のための導電性ペーストは、内部電極との間で良好な導通状態を得るため、内部電極の導電成分と同じ金属を導電成分として含んでいることが好ましい。そのため、前述したように、内部電極がニッケルを含む場合には、この外部電極のための導電性ペーストとして、ニッケルを含むものが好適に用いられる。
【００１２】
次に、外部電極焼付け工程５が実施される。このとき、外部電極のための導電性ペースト膜がニッケルのような卑金属を含んでいる場合には、この焼付け工程５では、還元性雰囲気が適用される。
【００１３】
以上のような工程を経て、積層型正特性サーミスタが得られる。
【００１４】
【特許文献１】
特開平５−３０８００３号公報
【００１５】
【発明が解決しようとする課題】
しかしながら、図３に示した製造方法では、次のような問題に遭遇することがある。
【００１６】
外部電極ペースト付与工程４は、焼成工程２の後に実施される。他方、焼成工程２を経て得られた焼結後の積層体において、内部電極が積層体の端面から内方へ収縮して、端面に引き出された状態となっていないことがある。したがって、外部電極ペースト付与工程４において、外部電極のための導電性ペースト膜を形成したとき、これが内部電極に対して適正に接続されていないことがある。
【００１７】
また、内部電極のための導電成分および外部電極のための導電成分として、ともに、前述したようにニッケルのような卑金属が用いられる場合には、焼成工程２において還元性雰囲気を適用する必要があるばかりでなく、外部電極焼付け工程５においても、還元性雰囲気を適用する必要がある。還元性雰囲気を得るための制御には、酸化性雰囲気を得るための制御に比べると、多大なコストが必要である。そのため、２つの工程２および５の双方において、還元性雰囲気を必要とすることは、量産上、コストの上昇を招いてしまう。
【００１８】
このような問題を解決し得るものとして、図４に示すような製造方法が考えられる。
【００１９】
図４を参照して、まず、生の積層体作製工程１１が実施される。この生の積層体作製工程１１は、図３に示した生の積層体作製工程１と実質的に同様に実施される。
【００２０】
次に、外部電極ペースト付与工程１２が実施される。この外部電極ペースト付与工程１２は、生の積層体に対して実施されることを除いて、図３に示した外部電極ペースト付与工程４と実質的に同様である。しかしながら、生の積層体の内部にある内部電極のための導電性ペースト層には、未だ焼成による収縮が生じていないため、外部電極のための導電性ペースト膜との間で適正な接続状態を確実に達成することができる。
【００２１】
次に、焼成工程１３が実施される。この焼成工程では、生の積層体が、外部電極のための導電性ペースト膜とともに焼成される。内部電極のための導電性ペースト層および外部電極のための導電性ペースト膜がニッケルのような卑金属を含んでいる場合には、焼成工程１３は還元性雰囲気中で実施され、次いで、焼結後の積層体を酸化性雰囲気中で熱処理することが行なわれる。このように、焼成工程１３において、外部電極のための導電性ペースト膜の焼付けを、生の積層体の焼成と同時に行なうことにより、還元性雰囲気を得るための制御は、単に、この焼成工程１３において必要とするのみであり、したがって、図３に示した製造方法に比べて、コストの低減を図ることができる。
【００２２】
次に、湿式バレル工程１４が実施される。この湿式バレル工程１４は、図３に示した湿式バレル工程３と実質的に同様に実施され、湿式バレル研磨によって、焼結後の積層体の角隅部および稜線部がチッピング防止のために丸くされる。
【００２３】
しかしながら、上述の図４に示した製造方法にも、解決されるべき問題がある。
【００２４】
すなわち、湿式バレル工程１４は、外部電極が形成された焼結後の積層体に対して実施されるので、バレル研磨によって、外部電極の一部が削られてしまい、外部電極と内部電極との導通が不安定になることがある。
【００２５】
また、図３および図４に示した各製造方法のいずれについても、湿式バレル工程３および１４は、焼成工程２および１３の後に実施されるので、バレル研磨の対象は、焼結後の積層体ということになる。そのため、焼結後の積層体において、バレル研磨の結果、クラック等が生じやすいという問題もある。
【００２６】
同様の問題は、上述のような積層型正特性サーミスタを製造する場合に限らず、積層型正特性サーミスタと同様の構造を有する他の積層型セラミック電子部品を製造する場合にも遭遇する。
【００２７】
そこで、この発明の目的は、上述のような種々の問題を解決し得る、積層型セラミック電子部品の製造方法を提供しようとすることである。
【００２８】
【課題を解決するための手段】
この発明は、複数の積層されたセラミック層、およびセラミック層間の特定の界面に沿って形成された複数の内部電極を含み、この内部電極は、一方の端面にまで引き出されるものと他方の端面にまで引き出されるものとが積層方向において交互に配置されている、チップ状の積層体と、内部電極のいずれかに電気的に接続されるように、積層体の各端面上に形成された、外部電極とを備える、積層型セラミック電子部品を製造する方法に向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
【００２９】
すなわち、この発明に係る積層型セラミック電子部品の製造方法では、焼成しかつカットすることによって上述した積層体となるべきものであって、セラミック層のためのセラミックグリーン層、および内部電極のための導電性ペースト層を含む、生のマザー積層体を作製する工程と、生のマザー積層体を所定の寸法にカットし、それによって、チップ状の生の積層体を得る工程とがまず実施される。
【００３０】
次に、上述の生の積層体は、熱処理される。この熱処理は、後のバレル研磨で生じる研磨メディアの研磨屑と生の積層体の表面との不所望な反応を防止するためのものである。
【００３１】
次いで、チッピング防止のためのバレル研磨が、この熱処理後の生の積層体に対して実施される。このとき、バレル研磨としては、乾式のバレル研磨が適用される。
【００３２】
次いで、熱処理後の生の積層体が焼成される。
【００３３】
このような工程を経て、積層型セラミック電子部品が製造される。
【００３４】
この積層型セラミック電子部品の製造方法において、外部電極は、焼結後の積層体の各端面上に、導電性ペースト膜を形成し、これを焼き付けることによって形成されてもよいが、好ましくは、上述の乾式のバレル研磨を実施した後、生の積層体の各端面上に、外部電極のための導電性ペースト膜を形成し、生の積層体を焼成する工程において、この導電性ペースト膜も同時に焼成することによって、外部電極を形成するようにされる。
【００３５】
上述した生の積層体を熱処理する工程において、好ましくは、８０℃以上かつ３００℃未満の温度、より好ましくは、８０℃以上かつ２００℃以下の温度が適用される。
【００３６】
また、内部電極が、導電成分として、卑金属を含む場合には、生の積層体を焼成する工程は、還元性雰囲気中で実施されることが好ましい。
【００３７】
製造しようとする積層型セラミック電子部品が積層型正特性サーミスタであるとき、セラミック層は正の抵抗温度係数を有するサーミスタ層であり、このような正の抵抗温度係数を得るため、さらに、焼結後の積層体を酸化性雰囲気中で熱処理（再酸化）する工程が実施されることが好ましい。この方法は、外部電極が、導電成分として、卑金属を含む場合にも、有効である。
【００３８】
上述した実施態様において、焼結後の積層体の外表面の、外部電極から露出する部分を覆うように、熱処理を経てガラスコートを形成する工程がさらに実施される場合には、焼結後の積層体を酸化性雰囲気中で熱処理する工程は、このガラスコートを形成する工程を兼ねるようにすることが好ましい。
【００３９】
また、内部電極および外部電極は、導電成分として、互いに同じ金属、たとえばニッケルを含むことが好ましい。
【００４０】
【発明の実施の形態】
以下の説明は、積層型セラミック電子部品の一例として、積層型正特性サーミスタについて行なう。
【００４１】
図１は、この発明の一実施形態による製造方法を実施して得られた積層型正特性サーミスタ２１を図解的に示す断面図である。
【００４２】
積層型正特性サーミスタ２１は、チップ状の部品本体としての積層体２２を備えている。積層体２２は、セラミック層としての正の抵抗温度係数を有する複数の積層されたサーミスタ層２３、およびサーミスタ層２３間の特定の界面に沿って形成された複数の内部電極２４を備えている。内部電極２４は、積層体２２の積層方向における中間部に位置しており、したがって、積層体２２の外層部に位置するサーミスタ層２３は、保護用として機能する。
【００４３】
内部電極２４は、積層体２２の一方の端面２５にまで引き出されるものと他方の端面２６にまで引き出されるものとが積層方向において交互に配置されている。内部電極２４は、必要に応じて、中空電極によって構成されてもよい。
【００４４】
積層体２２の端面２５および２６の各々上には、端子となる外部電極２７が形成される。外部電極２７は、内部電極２４のいずれかに電気的に接続されている。
【００４５】
内部電極２４に含まれる導電成分としては、たとえば、安価な卑金属であり、しかもオーミック性が得られるニッケルを用いることが好ましい。外部電極２７は、導電成分として、内部電極２４に含まれる金属と同じ金属を含むことが好ましく、たとえば、ニッケルを含んでいる。
【００４６】
外部電極２７上には、必要に応じて、たとえば銀を含む導電性ペーストの焼付けによる焼付け層２８が形成され、また、その上に、ニッケルめっき膜２９が形成され、さらにその上に、錫または半田めっき膜３０が形成される。
【００４７】
また、積層体２２の外表面の、外部電極２７から露出する部分を覆うように、ガラスコート３１が形成されることが好ましい。
【００４８】
図２は、図１に示した積層型正特性サーミスタ２１の製造方法に含まれる典型的な工程を示している。
【００４９】
図２を参照して、まず、生の積層体作製工程４１が実施される。この生の積層体作製工程４１は、図３および図４に示した生の積層体作製工程１および１１と実質的に同様である。この工程４１において作製される生の積層体は、焼成することによって、図１に示した積層体２２となるべきものであって、サーミスタ層２３のためのセラミックグリーン層としてのサーミスタグリーン層および内部電極２４のための導電性ペースト層を備えている。
【００５０】
生の積層体を作製するにあたっては、通常、サーミスタグリーン層となるセラミックグリーンシートとしてのサーミスタグリーンシートが成形され、このサーミスタグリーンシートを所定の寸法に打ち抜いた後、サーミスタグリーンシート上に、内部電極２４のための導電性ペーストが印刷されることによって、導電性ペースト層が形成され、次いで、これら、内部電極２４が印刷されたサーミスタグリーンシートを含む複数のサーミスタグリーンシートが積層され、プレスされることによって、生のマザー積層体が作製され、このマザー積層体を所定の寸法にカットすることが行なわれ、その結果、生の積層体が得られる。
【００５１】
次に、生の積層体に対して、熱処理工程４２が実施される。この熱処理工程４２は、後の乾式バレル工程４３において生じる研磨メディアの研磨屑と生の積層体の表面との反応を防止するために実施されるものである。
【００５２】
熱処理工程４２では、好ましくは、８０℃以上かつ３００℃未満の温度が適用される。８０℃以上の温度とされるのは、８０℃未満の温度では、熱処理による効果が十分に発揮されないことがあるためであり、他方、３００℃未満の温度とされるのは、３００℃以上の温度では、生の積層体において脱バインダが開始されてしまうことがあるためである。なお、この熱処理工程４２において適用される温度は、より好ましくは、８０℃以上かつ２００℃以下とされる。
【００５３】
次に、乾式バレル工程４３が実施される。この乾式バレル工程４３では、生の積層体に、たとえばシリカもしくはアルミナまたはその双方からなる研磨メディアが混合され、乾式において、バレル研磨が実施される。これによって、チッピング防止を図り得るように、生の積層体の角隅部および稜線部が丸くされる。なお、図１に示した積層体２２において、その角隅部ないしは稜線部が丸くされているのは、この乾式バレル研磨の結果によるものである。
【００５４】
次に、外部電極ペースト付与工程４４が実施される。この外部電極ペースト付与工程４４では、生の積層体の各端面上に、外部電極２７のための導電性ペーストが付与され、それによって導電性ペースト膜が形成される。この段階では、積層体は焼成前の段階にあり、その内部にある内部電極のための導電性ペースト層には焼成による収縮が生じていないため、外部電極のための導電性ペースト膜を、生の積層体の端面にまで引き出された内部電極のための導電性ペースト層に確実に接続させることができる。
【００５５】
次に、焼成工程４５が実施される。この焼成工程４５では、生の積層体が、外部電極２７のための導電性ペースト膜とともに焼成される。内部電極２４のための導電性ペースト層および外部電極２７のための導電性ペースト膜が、導電成分として、ニッケルのような卑金属を含む場合、この焼成工程４５は、還元性雰囲気中で実施される。
【００５６】
このようにして、図２に示すような焼結後の積層体２２が得られ、また、その端面２５および２６上に、焼き付けられた外部電極２７が形成される。
【００５７】
内部電極２４および外部電極２７が、導電成分として、たとえば共通的にニッケルを含むなど、互いに同じ金属を含んでいると、内部電極２４と外部電極２７との間で良好な導通状態を得ることができる。
【００５８】
次に、図２では示さないが、ガラスコート３１を形成する工程が実施される。ガラスコート３１は、熱処理工程を経て、焼結後の積層体２２の外表面の、外部電極２７から露出する部分を覆うように形成される。
【００５９】
前述した内部電極２４のための導電性ペースト層および外部電極２７のための導電性ペースト膜が、卑金属を含んでいる場合には、焼成工程４５は、還元性雰囲気中で実施されるため、サーミスタ層２３において正温度特性を得るようにするには、積層体２２を酸化性雰囲気中で熱処理（再酸化）することが必要である。上述したガラスコート３１を形成する工程は、熱処理工程を含みかつ酸化性雰囲気中で実施されるので、この再酸化工程は、ガラスコート３１を形成する工程を兼ねるように実施されることがより能率的である。
【００６０】
次に、外部電極２７上に、たとえば銀を含む導電性ペーストの焼付けにより、焼付け層２８が形成され、その後、ニッケルめっき膜２９および錫または半田めっき膜３０が順次形成されることによって、図１に示した積層型正特性サーミスタ２１が完成される。
【００６１】
以上、この発明を積層型正特性サーミスタの製造方法について説明したが、この発明は、たとえば、積層型セラミックコンデンサ、積層型セラミックインダクタ、積層型セラミックバリスタ、積層型負特性サーミスタなどの他の積層型セラミック電子部品の製造方法にも適用することができる。
【００６２】
なお、積層型セラミック電子部品に備えるセラミック層が、たとえば誘電体セラミックまたは磁性体セラミックから構成される場合には、生の積層体を焼成する工程が還元性雰囲気中で実施されても、再酸化のための酸化性雰囲気中での熱処理は、通常、実施される必要はない。
【００６３】
次に、この発明の範囲を限定するため、および、この発明による効果を確認するために実施した実験例について説明する。
【００６４】
【実験例１】
まず、ＢａＣＯ3 、ＴｉＯ2 およびＳｍ2 Ｏ3 の各粉末を出発原料として、（Ｂａ0.9998Ｓｍ0.0002）ＴｉＯ3 の組成が得られるように調合した。次に、この調合粉末に、純水を加えて、ジルコニアボールとともに混合粉砕し、乾燥後、１０００℃の温度で２時間仮焼した。
【００６５】
次に、この仮焼粉末に、有機バインダ、分散剤および水を加えて、ジルコニアボールとともに、数時間混合することによって、スラリーを得、このスラリーをシート状に成形することによって、サーミスタグリーンシートを作製した。
【００６６】
次に、サーミスタグリーンシートを所定の寸法にカットした後、サーミスタグリーンシート上に、ニッケルを含む導電性ペーストを印刷し、内部電極のための導電性ペースト層を形成した。
【００６７】
次に、内部電極のための導電性ペースト層がサーミスタグリーンシートを介して対向するように、複数のサーミスタグリーンシートを積み重ね、さらに、その上下に保護用のサーミスタグリーンシートを積み重ねた後、積層方向にプレスし、次いで、これを所定の寸法にカットして、生の積層体を得た。
【００６８】
次に、生の積層体を、１５０℃の温度で１時間熱処理した。
【００６９】
次に、シリカとアルミナとからなる直径１ｍｍの研磨メディアを、熱処理後の生の積層体に混合し、その状態で、乾式バレル研磨を実施し、角隅部および稜線部が丸くされた生の積層体を得た。
【００７０】
次に、生の積層体の両端面上に、ニッケルを含む導電性ペーストを付与し、乾燥させることによって、外部電極のための導電性ペースト膜を形成した後、Ｈ2 ／Ｎ2 ＝３％の還元性雰囲気中において、１３００℃の温度で焼成工程を実施し、それによって、焼き付けられた外部電極を備える焼結後の積層体を得た。
【００７１】
次に、焼結後の積層体の、外部電極から露出する部分を覆うように、ガラス材料を付与し、酸化性雰囲気中で熱処理することにより、ガラスコートを形成するとともに、積層体に備えるサーミスタ層の再酸化を行なった。
【００７２】
次に、外部電極上に、銀を含む導電性ペーストを付与し、乾燥させた後、７００℃の温度でこれを焼き付け、さらに、ニッケルめっき膜および錫めっき膜を形成し、実施例としての積層型正特性サーミスタを得た。
【００７３】
他方、前述の図４に示した製造方法を適用したことを除いて、実施例と同様の条件で、比較例としての積層型正特性サーミスタを作製した。
【００７４】
これら実施例および比較例を比較するため、導通の不安定さの指標としての抵抗値を測定した。表１には、実施例および比較例の各々２０個の試料についての抵抗値の測定結果が示されている。
【００７５】
【表１】
【００７６】
表１から、比較例では、抵抗値の平均値が約３Ωであるのに対し、実施例では、約０．２Ωであり、比較例において、抵抗値が上昇していることがわかる。
【００７７】
また、比較例では、抵抗値の分布範囲がかなり広いが、実施例では、抵抗値の分布範囲が、比較例に比べて、極めて狭い。このことから、実施例によれば、内部電極と外部電極との間の導通が安定していることがわかる。
【００７８】
【実験例２】
次に、上述の実験例１における実施例としての積層型正特性サーミスタを作製する途中の段階で実施された生の積層体に対する熱処理の温度を、表２に示すように種々に変えたり、熱処理を施さなかったりして、試料１〜１２の各々に係る積層型正特性サーミスタを得た。
【００７９】
【表２】
【００８０】
表２に示した試料１〜１２の各々に係る５個の積層型正特性サーミスタについて、初期抵抗値を測定するとともに、６Ｖの電圧を印加し、７８時間、１２１時間、２７３時間および４９６時間それぞれ経過した後の抵抗値を測定し、これら抵抗値の測定結果から、各経過時間後の抵抗値変化率を求めた。その結果が表２に示されている。
【００８１】
表２からわかるように、６０℃以上の温度での熱処理により、抵抗値変化率の低減効果が現れている。しかしながら、抵抗値変化率の低減効果がより確実に現れるのは、８０℃以上かつ３００℃未満の温度で熱処理された場合である。
【００８２】
すなわち、８０℃以上かつ３００℃未満の温度で熱処理された試料４〜１０によれば、４９６時間経過後であっても、抵抗値変化率を１０％以内に抑えることができた。特に、熱処理温度が８０℃以上かつ２００℃以下の範囲にある試料４〜８によれば、いずれも、抵抗値変化率を５％以内に抑えることができた。
【００８３】
これらに対して、熱処理を施さなかった試料１ならびに８０℃未満の熱処理を施した試料２および３によれば、大きな抵抗値変化率を示し、特に４９６時間経過後にあっては、１０％を超える抵抗値変化率を示した。なお、これら試料１〜３では、焼結後の積層体の表面に色点が生じていた。この色点は、研磨メディアの研磨屑が乾式バレル工程において生の積層体の表面に付着し、この研磨屑が還元性雰囲気中での焼成時に積層体と反応して生じたものである。そして、この研磨屑との反応が、上述のように、積層型正特性サーミスタへの電圧印加時間の経過に伴って、信頼性を低下させたものと考えられる。
【００８４】
他方、３００℃以上の温度で熱処理された試料１１および１２では、熱処理後の生の積層体の強度が低く、乾式バレル工程において損傷し、試料１１では、抵抗値変化率についても大きな値を示し、試料１２では、乾式バレル工程で生の積層体が破壊し、その後の焼成工程を実施することができなかった。これらは、熱処理工程において、生の積層体に含まれるバインダが飛散したためであると考えられる。
【００８５】
【発明の効果】
以上のように、この発明によれば、外部電極のための導電性ペースト膜を形成する前に、生の積層体に対して、乾式のバレル研磨を実施するようにしているので、外部電極が削られることによる導通が不安定になるという問題を解消しながら、チッピング防止を図ることができるとともに、焼結後の積層体に対するバレル研磨を実施したときに生じ得るクラックの問題も解消することができる。
【００８６】
また、乾式のバレル研磨を実施する前に、生の積層体を熱処理するようにしているので、バレル研磨で生じる研磨メディアの研磨屑と生の積層体の表面との反応を防止することができ、長期間にわたって安定した特性を得ることができる。
【００８７】
このようなことから、この発明によれば、高い信頼性をもって、積層型セラミック電子部品を安定して製造することができる。この発明は、特に、積層型正特性サーミスタの製造に有利に適用することができる。
【００８８】
この発明において、外部電極のための導電性ペースト膜が、生の積層体の段階で形成されると、焼成による内部電極の収縮のために生じ得る外部電極と内部電極との接続不良の問題をより効果的に解消することができる。
【００８９】
また、この発明において、生の積層体を熱処理するに際して、８０℃以上の温度を適用すると、上述したような研磨メディアの研磨屑と生の積層体の表面との反応をより確実に防止することができる。また、この熱処理に際して、３００℃未満、より好ましくは２００℃以下の温度を適用すると、生の積層体に含まれるバインダの飛散を防止でき、その後の乾式バレル研磨において、生の積層体が損傷したり破壊したりすることを確実に防止することができる。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る製造方法によって製造された積層型正特性サーミスタ２１を図解的に示す断面図である。
【図２】この発明による積層型正特性サーミスタの製造方法の一実施形態を説明するための工程図である。
【図３】この発明にとって興味ある積層型正特性サーミスタの従来の製造方法を説明するための工程図である。
【図４】この発明の背景技術となる積層型正特性サーミスタの製造方法を説明するための工程図である。
【符号の説明】
２１ 積層型正特性サーミスタ
２２ 積層体
２３ サーミスタ層
２４ 内部電極
２５，２６ 端面
２７ 外部電極
３１ ガラスコート
４１ 生の積層体作製工程
４２ 熱処理工程
４３ 乾式バレル工程
４４ 外部電極ペースト付与工程
４５ 焼成工程
【発明の属する技術分野】
この発明は、積層型セラミック電子部品の製造方法に関するもので、特に、高い信頼性を有する積層型セラミック電子部品を確実に製造できるようにするための改良に関するものである。
【０００２】
【従来の技術】
この発明にとって興味ある積層型セラミック電子部品として、たとえば積層型正特性サーミスタがある。積層型正特性サーミスタは、次のような構造を有している。
【０００３】
まず、積層型正特性サーミスタは、部品本体となる積層体を備えている。積層体は、正の抵抗温度係数を有する複数の積層されたサーミスタ層、およびサーミスタ層間の特定の界面に沿って形成された複数の内部電極を備えている。内部電極は、積層体の一方の端面にまで引き出されるものと他方の端面にまで引き出されるものとが積層方向において交互に配置されている。
【０００４】
また、積層型正特性サーミスタは、上述した積層体の各端面上に形成された、端子となる外部電極を備えている。外部電極は、積層体の各端面において、内部電極のいずれかに電気的に接続されるものである。
【０００５】
このような積層型正特性サーミスタは、たとえば、図３に示すような製造工程を経て製造されている（たとえば、特許文献１参照）。
【０００６】
図３を参照して、まず、生の積層体作製工程１が実施される。ここで作製される生の積層体は、焼成することによって前述した焼結後の積層体となるべきものであって、サーミスタ層のためのサーミスタグリーン層、および内部電極のための導電性ペースト層を備えている。
【０００７】
通常、生の積層体は、サーミスタグリーン層となるサーミスタグリーンシートを成形し、これを所定の寸法に打ち抜き、その後、サーミスタグリーンシート上に、内部電極のための導電性ペースト層を形成するため、導電性ペーストを印刷し、次いで、これらサーミスタグリーンシートを積層し、プレスすることによって、生のマザー積層体を得、この生のマザー積層体を所定の寸法にカットすることによって得られる。
【０００８】
上述した内部電極のための導電性ペースト層は、たとえば、安価な卑金属であり、しかもサーミスタ層とのオーミック性が得られる、ニッケルを導電成分として含む、導電性ペーストを用いて形成される。
【０００９】
次に、生の積層体を焼成するための焼成工程２が実施される。この焼成工程２では、上述のように、内部電極の導電成分としてニッケルのような卑金属が用いられる場合には、卑金属が酸化されないようにするため、還元性雰囲気中で実施される。したがって、この場合には、焼成工程２の後、酸化性雰囲気中で熱処理（再酸化）することにより、サーミスタ層において正温度特性が得られるようにしている。この焼成工程２の結果、焼結後の積層体が得られる。
【００１０】
次に、湿式バレル工程３が実施される。この湿式バレル工程３は、積層型正特性サーミスタに限らず、チップ型のセラミック電子部品の製造過程の途中で一般的に実施されているものであり、チッピングと称されるセラミック部品本体の欠けを防止するため、焼成後のセラミック部品本体を、アルミナ粉末のような研磨メディアおよび水などとともに混合攪拌することによってバレル研磨する工程であり、それによって、焼結後のセラミック部品本体すなわち積層体の角隅部および稜線部が丸くされる。
【００１１】
次に、外部電極ペースト付与工程４が実施される。すなわち、焼結後の積層体の各端面上に、外部電極のための導電性ペーストが付与され、それによって、導電性ペースト膜が形成される。ここで、外部電極のための導電性ペーストは、内部電極との間で良好な導通状態を得るため、内部電極の導電成分と同じ金属を導電成分として含んでいることが好ましい。そのため、前述したように、内部電極がニッケルを含む場合には、この外部電極のための導電性ペーストとして、ニッケルを含むものが好適に用いられる。
【００１２】
次に、外部電極焼付け工程５が実施される。このとき、外部電極のための導電性ペースト膜がニッケルのような卑金属を含んでいる場合には、この焼付け工程５では、還元性雰囲気が適用される。
【００１３】
以上のような工程を経て、積層型正特性サーミスタが得られる。
【００１４】
【特許文献１】
特開平５−３０８００３号公報
【００１５】
【発明が解決しようとする課題】
しかしながら、図３に示した製造方法では、次のような問題に遭遇することがある。
【００１６】
外部電極ペースト付与工程４は、焼成工程２の後に実施される。他方、焼成工程２を経て得られた焼結後の積層体において、内部電極が積層体の端面から内方へ収縮して、端面に引き出された状態となっていないことがある。したがって、外部電極ペースト付与工程４において、外部電極のための導電性ペースト膜を形成したとき、これが内部電極に対して適正に接続されていないことがある。
【００１７】
また、内部電極のための導電成分および外部電極のための導電成分として、ともに、前述したようにニッケルのような卑金属が用いられる場合には、焼成工程２において還元性雰囲気を適用する必要があるばかりでなく、外部電極焼付け工程５においても、還元性雰囲気を適用する必要がある。還元性雰囲気を得るための制御には、酸化性雰囲気を得るための制御に比べると、多大なコストが必要である。そのため、２つの工程２および５の双方において、還元性雰囲気を必要とすることは、量産上、コストの上昇を招いてしまう。
【００１８】
このような問題を解決し得るものとして、図４に示すような製造方法が考えられる。
【００１９】
図４を参照して、まず、生の積層体作製工程１１が実施される。この生の積層体作製工程１１は、図３に示した生の積層体作製工程１と実質的に同様に実施される。
【００２０】
次に、外部電極ペースト付与工程１２が実施される。この外部電極ペースト付与工程１２は、生の積層体に対して実施されることを除いて、図３に示した外部電極ペースト付与工程４と実質的に同様である。しかしながら、生の積層体の内部にある内部電極のための導電性ペースト層には、未だ焼成による収縮が生じていないため、外部電極のための導電性ペースト膜との間で適正な接続状態を確実に達成することができる。
【００２１】
次に、焼成工程１３が実施される。この焼成工程では、生の積層体が、外部電極のための導電性ペースト膜とともに焼成される。内部電極のための導電性ペースト層および外部電極のための導電性ペースト膜がニッケルのような卑金属を含んでいる場合には、焼成工程１３は還元性雰囲気中で実施され、次いで、焼結後の積層体を酸化性雰囲気中で熱処理することが行なわれる。このように、焼成工程１３において、外部電極のための導電性ペースト膜の焼付けを、生の積層体の焼成と同時に行なうことにより、還元性雰囲気を得るための制御は、単に、この焼成工程１３において必要とするのみであり、したがって、図３に示した製造方法に比べて、コストの低減を図ることができる。
【００２２】
次に、湿式バレル工程１４が実施される。この湿式バレル工程１４は、図３に示した湿式バレル工程３と実質的に同様に実施され、湿式バレル研磨によって、焼結後の積層体の角隅部および稜線部がチッピング防止のために丸くされる。
【００２３】
しかしながら、上述の図４に示した製造方法にも、解決されるべき問題がある。
【００２４】
すなわち、湿式バレル工程１４は、外部電極が形成された焼結後の積層体に対して実施されるので、バレル研磨によって、外部電極の一部が削られてしまい、外部電極と内部電極との導通が不安定になることがある。
【００２５】
また、図３および図４に示した各製造方法のいずれについても、湿式バレル工程３および１４は、焼成工程２および１３の後に実施されるので、バレル研磨の対象は、焼結後の積層体ということになる。そのため、焼結後の積層体において、バレル研磨の結果、クラック等が生じやすいという問題もある。
【００２６】
同様の問題は、上述のような積層型正特性サーミスタを製造する場合に限らず、積層型正特性サーミスタと同様の構造を有する他の積層型セラミック電子部品を製造する場合にも遭遇する。
【００２７】
そこで、この発明の目的は、上述のような種々の問題を解決し得る、積層型セラミック電子部品の製造方法を提供しようとすることである。
【００２８】
【課題を解決するための手段】
この発明は、複数の積層されたセラミック層、およびセラミック層間の特定の界面に沿って形成された複数の内部電極を含み、この内部電極は、一方の端面にまで引き出されるものと他方の端面にまで引き出されるものとが積層方向において交互に配置されている、チップ状の積層体と、内部電極のいずれかに電気的に接続されるように、積層体の各端面上に形成された、外部電極とを備える、積層型セラミック電子部品を製造する方法に向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
【００２９】
すなわち、この発明に係る積層型セラミック電子部品の製造方法では、焼成しかつカットすることによって上述した積層体となるべきものであって、セラミック層のためのセラミックグリーン層、および内部電極のための導電性ペースト層を含む、生のマザー積層体を作製する工程と、生のマザー積層体を所定の寸法にカットし、それによって、チップ状の生の積層体を得る工程とがまず実施される。
【００３０】
次に、上述の生の積層体は、熱処理される。この熱処理は、後のバレル研磨で生じる研磨メディアの研磨屑と生の積層体の表面との不所望な反応を防止するためのものである。
【００３１】
次いで、チッピング防止のためのバレル研磨が、この熱処理後の生の積層体に対して実施される。このとき、バレル研磨としては、乾式のバレル研磨が適用される。
【００３２】
次いで、熱処理後の生の積層体が焼成される。
【００３３】
このような工程を経て、積層型セラミック電子部品が製造される。
【００３４】
この積層型セラミック電子部品の製造方法において、外部電極は、焼結後の積層体の各端面上に、導電性ペースト膜を形成し、これを焼き付けることによって形成されてもよいが、好ましくは、上述の乾式のバレル研磨を実施した後、生の積層体の各端面上に、外部電極のための導電性ペースト膜を形成し、生の積層体を焼成する工程において、この導電性ペースト膜も同時に焼成することによって、外部電極を形成するようにされる。
【００３５】
上述した生の積層体を熱処理する工程において、好ましくは、８０℃以上かつ３００℃未満の温度、より好ましくは、８０℃以上かつ２００℃以下の温度が適用される。
【００３６】
また、内部電極が、導電成分として、卑金属を含む場合には、生の積層体を焼成する工程は、還元性雰囲気中で実施されることが好ましい。
【００３７】
製造しようとする積層型セラミック電子部品が積層型正特性サーミスタであるとき、セラミック層は正の抵抗温度係数を有するサーミスタ層であり、このような正の抵抗温度係数を得るため、さらに、焼結後の積層体を酸化性雰囲気中で熱処理（再酸化）する工程が実施されることが好ましい。この方法は、外部電極が、導電成分として、卑金属を含む場合にも、有効である。
【００３８】
上述した実施態様において、焼結後の積層体の外表面の、外部電極から露出する部分を覆うように、熱処理を経てガラスコートを形成する工程がさらに実施される場合には、焼結後の積層体を酸化性雰囲気中で熱処理する工程は、このガラスコートを形成する工程を兼ねるようにすることが好ましい。
【００３９】
また、内部電極および外部電極は、導電成分として、互いに同じ金属、たとえばニッケルを含むことが好ましい。
【００４０】
【発明の実施の形態】
以下の説明は、積層型セラミック電子部品の一例として、積層型正特性サーミスタについて行なう。
【００４１】
図１は、この発明の一実施形態による製造方法を実施して得られた積層型正特性サーミスタ２１を図解的に示す断面図である。
【００４２】
積層型正特性サーミスタ２１は、チップ状の部品本体としての積層体２２を備えている。積層体２２は、セラミック層としての正の抵抗温度係数を有する複数の積層されたサーミスタ層２３、およびサーミスタ層２３間の特定の界面に沿って形成された複数の内部電極２４を備えている。内部電極２４は、積層体２２の積層方向における中間部に位置しており、したがって、積層体２２の外層部に位置するサーミスタ層２３は、保護用として機能する。
【００４３】
内部電極２４は、積層体２２の一方の端面２５にまで引き出されるものと他方の端面２６にまで引き出されるものとが積層方向において交互に配置されている。内部電極２４は、必要に応じて、中空電極によって構成されてもよい。
【００４４】
積層体２２の端面２５および２６の各々上には、端子となる外部電極２７が形成される。外部電極２７は、内部電極２４のいずれかに電気的に接続されている。
【００４５】
内部電極２４に含まれる導電成分としては、たとえば、安価な卑金属であり、しかもオーミック性が得られるニッケルを用いることが好ましい。外部電極２７は、導電成分として、内部電極２４に含まれる金属と同じ金属を含むことが好ましく、たとえば、ニッケルを含んでいる。
【００４６】
外部電極２７上には、必要に応じて、たとえば銀を含む導電性ペーストの焼付けによる焼付け層２８が形成され、また、その上に、ニッケルめっき膜２９が形成され、さらにその上に、錫または半田めっき膜３０が形成される。
【００４７】
また、積層体２２の外表面の、外部電極２７から露出する部分を覆うように、ガラスコート３１が形成されることが好ましい。
【００４８】
図２は、図１に示した積層型正特性サーミスタ２１の製造方法に含まれる典型的な工程を示している。
【００４９】
図２を参照して、まず、生の積層体作製工程４１が実施される。この生の積層体作製工程４１は、図３および図４に示した生の積層体作製工程１および１１と実質的に同様である。この工程４１において作製される生の積層体は、焼成することによって、図１に示した積層体２２となるべきものであって、サーミスタ層２３のためのセラミックグリーン層としてのサーミスタグリーン層および内部電極２４のための導電性ペースト層を備えている。
【００５０】
生の積層体を作製するにあたっては、通常、サーミスタグリーン層となるセラミックグリーンシートとしてのサーミスタグリーンシートが成形され、このサーミスタグリーンシートを所定の寸法に打ち抜いた後、サーミスタグリーンシート上に、内部電極２４のための導電性ペーストが印刷されることによって、導電性ペースト層が形成され、次いで、これら、内部電極２４が印刷されたサーミスタグリーンシートを含む複数のサーミスタグリーンシートが積層され、プレスされることによって、生のマザー積層体が作製され、このマザー積層体を所定の寸法にカットすることが行なわれ、その結果、生の積層体が得られる。
【００５１】
次に、生の積層体に対して、熱処理工程４２が実施される。この熱処理工程４２は、後の乾式バレル工程４３において生じる研磨メディアの研磨屑と生の積層体の表面との反応を防止するために実施されるものである。
【００５２】
熱処理工程４２では、好ましくは、８０℃以上かつ３００℃未満の温度が適用される。８０℃以上の温度とされるのは、８０℃未満の温度では、熱処理による効果が十分に発揮されないことがあるためであり、他方、３００℃未満の温度とされるのは、３００℃以上の温度では、生の積層体において脱バインダが開始されてしまうことがあるためである。なお、この熱処理工程４２において適用される温度は、より好ましくは、８０℃以上かつ２００℃以下とされる。
【００５３】
次に、乾式バレル工程４３が実施される。この乾式バレル工程４３では、生の積層体に、たとえばシリカもしくはアルミナまたはその双方からなる研磨メディアが混合され、乾式において、バレル研磨が実施される。これによって、チッピング防止を図り得るように、生の積層体の角隅部および稜線部が丸くされる。なお、図１に示した積層体２２において、その角隅部ないしは稜線部が丸くされているのは、この乾式バレル研磨の結果によるものである。
【００５４】
次に、外部電極ペースト付与工程４４が実施される。この外部電極ペースト付与工程４４では、生の積層体の各端面上に、外部電極２７のための導電性ペーストが付与され、それによって導電性ペースト膜が形成される。この段階では、積層体は焼成前の段階にあり、その内部にある内部電極のための導電性ペースト層には焼成による収縮が生じていないため、外部電極のための導電性ペースト膜を、生の積層体の端面にまで引き出された内部電極のための導電性ペースト層に確実に接続させることができる。
【００５５】
次に、焼成工程４５が実施される。この焼成工程４５では、生の積層体が、外部電極２７のための導電性ペースト膜とともに焼成される。内部電極２４のための導電性ペースト層および外部電極２７のための導電性ペースト膜が、導電成分として、ニッケルのような卑金属を含む場合、この焼成工程４５は、還元性雰囲気中で実施される。
【００５６】
このようにして、図２に示すような焼結後の積層体２２が得られ、また、その端面２５および２６上に、焼き付けられた外部電極２７が形成される。
【００５７】
内部電極２４および外部電極２７が、導電成分として、たとえば共通的にニッケルを含むなど、互いに同じ金属を含んでいると、内部電極２４と外部電極２７との間で良好な導通状態を得ることができる。
【００５８】
次に、図２では示さないが、ガラスコート３１を形成する工程が実施される。ガラスコート３１は、熱処理工程を経て、焼結後の積層体２２の外表面の、外部電極２７から露出する部分を覆うように形成される。
【００５９】
前述した内部電極２４のための導電性ペースト層および外部電極２７のための導電性ペースト膜が、卑金属を含んでいる場合には、焼成工程４５は、還元性雰囲気中で実施されるため、サーミスタ層２３において正温度特性を得るようにするには、積層体２２を酸化性雰囲気中で熱処理（再酸化）することが必要である。上述したガラスコート３１を形成する工程は、熱処理工程を含みかつ酸化性雰囲気中で実施されるので、この再酸化工程は、ガラスコート３１を形成する工程を兼ねるように実施されることがより能率的である。
【００６０】
次に、外部電極２７上に、たとえば銀を含む導電性ペーストの焼付けにより、焼付け層２８が形成され、その後、ニッケルめっき膜２９および錫または半田めっき膜３０が順次形成されることによって、図１に示した積層型正特性サーミスタ２１が完成される。
【００６１】
以上、この発明を積層型正特性サーミスタの製造方法について説明したが、この発明は、たとえば、積層型セラミックコンデンサ、積層型セラミックインダクタ、積層型セラミックバリスタ、積層型負特性サーミスタなどの他の積層型セラミック電子部品の製造方法にも適用することができる。
【００６２】
なお、積層型セラミック電子部品に備えるセラミック層が、たとえば誘電体セラミックまたは磁性体セラミックから構成される場合には、生の積層体を焼成する工程が還元性雰囲気中で実施されても、再酸化のための酸化性雰囲気中での熱処理は、通常、実施される必要はない。
【００６３】
次に、この発明の範囲を限定するため、および、この発明による効果を確認するために実施した実験例について説明する。
【００６４】
【実験例１】
まず、ＢａＣＯ3 、ＴｉＯ2 およびＳｍ2 Ｏ3 の各粉末を出発原料として、（Ｂａ0.9998Ｓｍ0.0002）ＴｉＯ3 の組成が得られるように調合した。次に、この調合粉末に、純水を加えて、ジルコニアボールとともに混合粉砕し、乾燥後、１０００℃の温度で２時間仮焼した。
【００６５】
次に、この仮焼粉末に、有機バインダ、分散剤および水を加えて、ジルコニアボールとともに、数時間混合することによって、スラリーを得、このスラリーをシート状に成形することによって、サーミスタグリーンシートを作製した。
【００６６】
次に、サーミスタグリーンシートを所定の寸法にカットした後、サーミスタグリーンシート上に、ニッケルを含む導電性ペーストを印刷し、内部電極のための導電性ペースト層を形成した。
【００６７】
次に、内部電極のための導電性ペースト層がサーミスタグリーンシートを介して対向するように、複数のサーミスタグリーンシートを積み重ね、さらに、その上下に保護用のサーミスタグリーンシートを積み重ねた後、積層方向にプレスし、次いで、これを所定の寸法にカットして、生の積層体を得た。
【００６８】
次に、生の積層体を、１５０℃の温度で１時間熱処理した。
【００６９】
次に、シリカとアルミナとからなる直径１ｍｍの研磨メディアを、熱処理後の生の積層体に混合し、その状態で、乾式バレル研磨を実施し、角隅部および稜線部が丸くされた生の積層体を得た。
【００７０】
次に、生の積層体の両端面上に、ニッケルを含む導電性ペーストを付与し、乾燥させることによって、外部電極のための導電性ペースト膜を形成した後、Ｈ2 ／Ｎ2 ＝３％の還元性雰囲気中において、１３００℃の温度で焼成工程を実施し、それによって、焼き付けられた外部電極を備える焼結後の積層体を得た。
【００７１】
次に、焼結後の積層体の、外部電極から露出する部分を覆うように、ガラス材料を付与し、酸化性雰囲気中で熱処理することにより、ガラスコートを形成するとともに、積層体に備えるサーミスタ層の再酸化を行なった。
【００７２】
次に、外部電極上に、銀を含む導電性ペーストを付与し、乾燥させた後、７００℃の温度でこれを焼き付け、さらに、ニッケルめっき膜および錫めっき膜を形成し、実施例としての積層型正特性サーミスタを得た。
【００７３】
他方、前述の図４に示した製造方法を適用したことを除いて、実施例と同様の条件で、比較例としての積層型正特性サーミスタを作製した。
【００７４】
これら実施例および比較例を比較するため、導通の不安定さの指標としての抵抗値を測定した。表１には、実施例および比較例の各々２０個の試料についての抵抗値の測定結果が示されている。
【００７５】
【表１】
表１から、比較例では、抵抗値の平均値が約３Ωであるのに対し、実施例では、約０．２Ωであり、比較例において、抵抗値が上昇していることがわかる。
【００７７】
また、比較例では、抵抗値の分布範囲がかなり広いが、実施例では、抵抗値の分布範囲が、比較例に比べて、極めて狭い。このことから、実施例によれば、内部電極と外部電極との間の導通が安定していることがわかる。
【００７８】
【実験例２】
次に、上述の実験例１における実施例としての積層型正特性サーミスタを作製する途中の段階で実施された生の積層体に対する熱処理の温度を、表２に示すように種々に変えたり、熱処理を施さなかったりして、試料１〜１２の各々に係る積層型正特性サーミスタを得た。
【００７９】
【表２】
表２に示した試料１〜１２の各々に係る５個の積層型正特性サーミスタについて、初期抵抗値を測定するとともに、６Ｖの電圧を印加し、７８時間、１２１時間、２７３時間および４９６時間それぞれ経過した後の抵抗値を測定し、これら抵抗値の測定結果から、各経過時間後の抵抗値変化率を求めた。その結果が表２に示されている。
【００８１】
表２からわかるように、６０℃以上の温度での熱処理により、抵抗値変化率の低減効果が現れている。しかしながら、抵抗値変化率の低減効果がより確実に現れるのは、８０℃以上かつ３００℃未満の温度で熱処理された場合である。
【００８２】
すなわち、８０℃以上かつ３００℃未満の温度で熱処理された試料４〜１０によれば、４９６時間経過後であっても、抵抗値変化率を１０％以内に抑えることができた。特に、熱処理温度が８０℃以上かつ２００℃以下の範囲にある試料４〜８によれば、いずれも、抵抗値変化率を５％以内に抑えることができた。
【００８３】
これらに対して、熱処理を施さなかった試料１ならびに８０℃未満の熱処理を施した試料２および３によれば、大きな抵抗値変化率を示し、特に４９６時間経過後にあっては、１０％を超える抵抗値変化率を示した。なお、これら試料１〜３では、焼結後の積層体の表面に色点が生じていた。この色点は、研磨メディアの研磨屑が乾式バレル工程において生の積層体の表面に付着し、この研磨屑が還元性雰囲気中での焼成時に積層体と反応して生じたものである。そして、この研磨屑との反応が、上述のように、積層型正特性サーミスタへの電圧印加時間の経過に伴って、信頼性を低下させたものと考えられる。
【００８４】
他方、３００℃以上の温度で熱処理された試料１１および１２では、熱処理後の生の積層体の強度が低く、乾式バレル工程において損傷し、試料１１では、抵抗値変化率についても大きな値を示し、試料１２では、乾式バレル工程で生の積層体が破壊し、その後の焼成工程を実施することができなかった。これらは、熱処理工程において、生の積層体に含まれるバインダが飛散したためであると考えられる。
【００８５】
【発明の効果】
以上のように、この発明によれば、外部電極のための導電性ペースト膜を形成する前に、生の積層体に対して、乾式のバレル研磨を実施するようにしているので、外部電極が削られることによる導通が不安定になるという問題を解消しながら、チッピング防止を図ることができるとともに、焼結後の積層体に対するバレル研磨を実施したときに生じ得るクラックの問題も解消することができる。
【００８６】
また、乾式のバレル研磨を実施する前に、生の積層体を熱処理するようにしているので、バレル研磨で生じる研磨メディアの研磨屑と生の積層体の表面との反応を防止することができ、長期間にわたって安定した特性を得ることができる。
【００８７】
このようなことから、この発明によれば、高い信頼性をもって、積層型セラミック電子部品を安定して製造することができる。この発明は、特に、積層型正特性サーミスタの製造に有利に適用することができる。
【００８８】
この発明において、外部電極のための導電性ペースト膜が、生の積層体の段階で形成されると、焼成による内部電極の収縮のために生じ得る外部電極と内部電極との接続不良の問題をより効果的に解消することができる。
【００８９】
また、この発明において、生の積層体を熱処理するに際して、８０℃以上の温度を適用すると、上述したような研磨メディアの研磨屑と生の積層体の表面との反応をより確実に防止することができる。また、この熱処理に際して、３００℃未満、より好ましくは２００℃以下の温度を適用すると、生の積層体に含まれるバインダの飛散を防止でき、その後の乾式バレル研磨において、生の積層体が損傷したり破壊したりすることを確実に防止することができる。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る製造方法によって製造された積層型正特性サーミスタ２１を図解的に示す断面図である。
【図２】この発明による積層型正特性サーミスタの製造方法の一実施形態を説明するための工程図である。
【図３】この発明にとって興味ある積層型正特性サーミスタの従来の製造方法を説明するための工程図である。
【図４】この発明の背景技術となる積層型正特性サーミスタの製造方法を説明するための工程図である。
【符号の説明】
２１ 積層型正特性サーミスタ
２２ 積層体
２３ サーミスタ層
２４ 内部電極
２５，２６ 端面
２７ 外部電極
３１ ガラスコート
４１ 生の積層体作製工程
４２ 熱処理工程
４３ 乾式バレル工程
４４ 外部電極ペースト付与工程
４５ 焼成工程
Claims (8)
- 複数の積層されたセラミック層、および前記セラミック層間の特定の界面に沿って形成された複数の内部電極を含み、前記内部電極は、一方の端面にまで引き出されるものと他方の端面にまで引き出されるものとが積層方向において交互に配置されている、チップ状の積層体と、
前記内部電極のいずれかに電気的に接続されるように、前記積層体の各前記端面上に形成された、外部電極と
を備える、積層型セラミック電子部品を製造する方法であって、
焼成しかつカットすることによって前記積層体となるべきものであって、前記セラミック層のためのセラミックグリーン層、および前記内部電極のための導電性ペースト層を含む、生のマザー積層体を作製する工程と、
前記生のマザー積層体を所定の寸法にカットし、それによって、チップ状の生の積層体を得る工程と、
前記生の積層体を熱処理する工程と、次いで、
熱処理された前記生の積層体に対して、乾式のバレル研磨を実施する工程と、次いで、
熱処理された前記生の積層体を焼成する工程と
を備える、積層型セラミック電子部品の製造方法。 - 前記乾式のバレル研磨を実施する工程の後、前記生の積層体の各前記端面上に、前記外部電極のための導電性ペースト膜を形成する工程をさらに備え、前記生の積層体を焼成する工程は、前記外部電極のための前記導電性ペースト膜を焼成する工程を兼ねる、請求項１に記載の積層型セラミック電子部品の製造方法。
- 前記生の積層体を熱処理する工程において、８０℃以上かつ３００℃未満の温度が適用される、請求項１または２に記載の積層型セラミック電子部品の製造方法。
- 前記生の積層体を熱処理する工程において、８０℃以上かつ２００℃以下の温度が適用される、請求項３に記載の積層型セラミック電子部品の製造方法。
- 前記内部電極は、導電成分として、卑金属を含み、前記生の積層体を焼成する工程は、還元性雰囲気中で実施される、請求項１ないし４のいずれかに記載の積層型セラミック電子部品の製造方法。
- 当該積層型セラミック電子部品は積層型正特性サーミスタであり、前記セラミック層は正の抵抗温度係数を有するサーミスタ層であり、さらに、焼結後の前記積層体を酸化性雰囲気中で熱処理する工程を備える、請求項５に記載の積層型セラミック電子部品の製造方法。
- さらに、焼結後の前記積層体の外表面の、前記外部電極から露出する部分を覆うように、熱処理を経てガラスコートを形成する工程を備え、前記焼結後の積層体を酸化性雰囲気中で熱処理する工程は、前記ガラスコートを形成する工程を兼ねる、請求項６に記載の積層型セラミック電子部品の製造方法。
- 前記内部電極および前記外部電極は、導電成分として、互いに同じ金属を含む、請求項１ないし７のいずれかに記載の積層型セラミック電子部品の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003007910A JP4200765B2 (ja) | 2002-02-28 | 2003-01-16 | 積層型セラミック電子部品の製造方法 |
| CNB038001950A CN100378872C (zh) | 2002-02-28 | 2003-02-13 | 迭层型陶瓷电子元件的制造方法 |
| AU2003211939A AU2003211939A1 (en) | 2002-02-28 | 2003-02-13 | Method for manufacturing multilayer ceramic electronic component |
| PCT/JP2003/001461 WO2003073443A1 (fr) | 2002-02-28 | 2003-02-13 | Procede de fabrication d'un composant electronique multicouche en ceramique |
| KR1020037013936A KR100556561B1 (ko) | 2002-02-28 | 2003-02-13 | 적층형 세라믹 전자 부품의 제조방법 |
| US10/476,938 US7776252B2 (en) | 2002-02-28 | 2003-02-13 | Method for manufacturing multilayer ceramic electronic component |
| TW092103108A TWI222086B (en) | 2002-02-28 | 2003-02-14 | Manufacturing method of laminated ceramic electronic device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002053826 | 2002-02-28 | ||
| JP2002-53826 | 2002-02-28 | ||
| JP2003007910A JP4200765B2 (ja) | 2002-02-28 | 2003-01-16 | 積層型セラミック電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003324007A JP2003324007A (ja) | 2003-11-14 |
| JP4200765B2 true JP4200765B2 (ja) | 2008-12-24 |
Family
ID=27767200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003007910A Expired - Fee Related JP4200765B2 (ja) | 2002-02-28 | 2003-01-16 | 積層型セラミック電子部品の製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7776252B2 (ja) |
| JP (1) | JP4200765B2 (ja) |
| KR (1) | KR100556561B1 (ja) |
| CN (1) | CN100378872C (ja) |
| AU (1) | AU2003211939A1 (ja) |
| TW (1) | TWI222086B (ja) |
| WO (1) | WO2003073443A1 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4200765B2 (ja) | 2002-02-28 | 2008-12-24 | 株式会社村田製作所 | 積層型セラミック電子部品の製造方法 |
| JP4211510B2 (ja) * | 2002-08-13 | 2009-01-21 | 株式会社村田製作所 | 積層型ｐｔｃサーミスタの製造方法 |
| US7295421B2 (en) * | 2003-02-21 | 2007-11-13 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic components and method for manufacturing the same |
| DE102006017796A1 (de) * | 2006-04-18 | 2007-10-25 | Epcos Ag | Elektrisches Kaltleiter-Bauelement |
| JP4655117B2 (ja) * | 2008-06-27 | 2011-03-23 | Ｔｄｋ株式会社 | チップ部品の製造方法 |
| KR101018240B1 (ko) * | 2008-08-12 | 2011-03-03 | 삼성전기주식회사 | 적층 세라믹 캐패시터 및 그 제조방법 |
| JP5142090B2 (ja) * | 2009-04-01 | 2013-02-13 | Ｔｄｋ株式会社 | セラミック積層電子部品およびその製造方法 |
| JP5212660B2 (ja) * | 2010-08-04 | 2013-06-19 | Ｔｄｋ株式会社 | 積層型セラミックｐｔｃ素子の製造方法 |
| CN102148081A (zh) * | 2010-11-11 | 2011-08-10 | 深圳顺络电子股份有限公司 | 一种叠层片式陶瓷电子元器件的制造方法 |
| WO2015019811A1 (ja) * | 2013-08-09 | 2015-02-12 | 株式会社村田製作所 | 積層型熱電変換素子 |
| JP6841611B2 (ja) * | 2016-07-25 | 2021-03-10 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| JP2018067568A (ja) * | 2016-10-17 | 2018-04-26 | 株式会社村田製作所 | 積層セラミックコンデンサの製造方法 |
| JP6822155B2 (ja) * | 2017-01-12 | 2021-01-27 | 株式会社村田製作所 | 積層セラミックコンデンサおよびその実装構造体 |
| CN107256746A (zh) * | 2017-07-13 | 2017-10-17 | 中国振华集团云科电子有限公司 | 片式热敏电阻器的制造方法与片式热敏电阻器 |
| DE112019002039T5 (de) | 2018-04-17 | 2021-03-11 | Avx Corporation | Varistor mit Hochtemperaturanwendungen |
| CN112640005B (zh) | 2018-08-23 | 2023-04-04 | 三菱综合材料株式会社 | 带保护膜的热敏电阻及其制造方法 |
| US11515091B2 (en) * | 2019-09-17 | 2022-11-29 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor |
| CN114152847A (zh) * | 2021-11-30 | 2022-03-08 | 伊默维科技有限公司 | 一种高压陶瓷电容的取电结构及其制作方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0666222B2 (ja) | 1988-10-11 | 1994-08-24 | 株式会社村田製作所 | セラミック積層体の製造方法 |
| JPH0666221B2 (ja) | 1988-10-11 | 1994-08-24 | 株式会社村田製作所 | セラミック積層体の製造方法 |
| JPH04300159A (ja) | 1991-03-28 | 1992-10-23 | Nec Corp | 積層セラミック電子部品の製造方法 |
| JPH04337601A (ja) * | 1991-05-15 | 1992-11-25 | Meidensha Corp | Ｐｔｃ抵抗素子の製造方法 |
| JPH05234706A (ja) * | 1992-02-25 | 1993-09-10 | Rohm Co Ltd | 面実装用サーミスタ |
| JPH05275273A (ja) | 1992-03-25 | 1993-10-22 | Matsushita Electric Ind Co Ltd | 積層型セラミック電子部品の製造方法 |
| JPH05308003A (ja) * | 1992-03-30 | 1993-11-19 | Taiyo Yuden Co Ltd | チップ型サーミスタの製造方法 |
| JP3277292B2 (ja) | 1992-03-31 | 2002-04-22 | 太陽誘電株式会社 | チップ型サーミスタ及びその製造方法 |
| JPH0869943A (ja) | 1994-08-29 | 1996-03-12 | Tokin Corp | 積層体チップ部品の製造方法 |
| JP3391269B2 (ja) * | 1998-01-20 | 2003-03-31 | 株式会社村田製作所 | 誘電体セラミックおよびその製造方法、ならびに、積層セラミック電子部品およびその製造方法 |
| JP2001044066A (ja) | 1999-07-30 | 2001-02-16 | Kyocera Corp | 積層型電子部品およびその製法 |
| JP3514202B2 (ja) | 2000-01-31 | 2004-03-31 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
| JP2002036095A (ja) * | 2000-07-26 | 2002-02-05 | Tipton Mfg Corp | 乾式バレル研磨用バレル槽 |
| JP4200765B2 (ja) | 2002-02-28 | 2008-12-24 | 株式会社村田製作所 | 積層型セラミック電子部品の製造方法 |
-
2003
- 2003-01-16 JP JP2003007910A patent/JP4200765B2/ja not_active Expired - Fee Related
- 2003-02-13 CN CNB038001950A patent/CN100378872C/zh not_active Expired - Fee Related
- 2003-02-13 AU AU2003211939A patent/AU2003211939A1/en not_active Abandoned
- 2003-02-13 KR KR1020037013936A patent/KR100556561B1/ko active IP Right Grant
- 2003-02-13 WO PCT/JP2003/001461 patent/WO2003073443A1/ja active Application Filing
- 2003-02-13 US US10/476,938 patent/US7776252B2/en not_active Expired - Fee Related
- 2003-02-14 TW TW092103108A patent/TWI222086B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| AU2003211939A1 (en) | 2003-09-09 |
| KR100556561B1 (ko) | 2006-03-06 |
| TW200401312A (en) | 2004-01-16 |
| US20040140595A1 (en) | 2004-07-22 |
| KR20030089725A (ko) | 2003-11-22 |
| TWI222086B (en) | 2004-10-11 |
| US7776252B2 (en) | 2010-08-17 |
| JP2003324007A (ja) | 2003-11-14 |
| CN1507634A (zh) | 2004-06-23 |
| WO2003073443A1 (fr) | 2003-09-04 |
| CN100378872C (zh) | 2008-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4200765B2 (ja) | 積層型セラミック電子部品の製造方法 | |
| JP4310585B2 (ja) | 積層型セラミック電子部品およびその製造方法 | |
| JP2006269817A (ja) | 積層セラミック電子部品の製造方法 | |
| JP5452244B2 (ja) | 積層セラミック電子部品とその製造方法 | |
| JP3924286B2 (ja) | 積層セラミック電子部品の製造方法 | |
| US20060171099A1 (en) | Electrode paste for thin nickel electrodes in multilayer ceramic capacitors and finished capacitor containing same | |
| JP2757587B2 (ja) | 粒界絶縁型半導体セラミックコンデンサ及びその製造方法 | |
| JPH06302403A (ja) | 積層型半導体セラミック素子 | |
| JPH0684608A (ja) | セラミック素子 | |
| JP2001130957A (ja) | 半導体磁器、半導体磁器の製造方法およびサーミスタ | |
| JPH06151103A (ja) | 積層型半導体磁器組成物 | |
| JP2001297946A (ja) | 複合電子部品およびその製造方法 | |
| JP2001217137A (ja) | 積層セラミック電子部品およびその製造方法 | |
| JP4432882B2 (ja) | 積層型電子部品およびその製造方法 | |
| JPH11340090A (ja) | 粒界絶縁型積層セラミックコンデンサの製造方法 | |
| JP3520075B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP2001122660A (ja) | 導電性ペースト、積層セラミック電子部品及びその製造方法 | |
| JP4144080B2 (ja) | 積層型半導体セラミック素子 | |
| JP2001284162A (ja) | 導電性ペーストおよび積層型電子部品並びにその製法 | |
| JPH0714702A (ja) | 正の抵抗温度特性を有する積層型半導体磁器 | |
| JP2005093574A (ja) | 積層型正特性サーミスタおよびその製造方法 | |
| JP4088428B2 (ja) | 積層型電子部品の製造方法 | |
| JPH0547508A (ja) | 積層型半導体磁器及びその製造方法 | |
| JPH11340074A (ja) | 粒界絶縁型積層半導体コンデンサの製造方法 | |
| JPH06181101A (ja) | 正の抵抗温度特性を有する半導体磁器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080723 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080916 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080929 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4200765 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |