TWI222086B - Manufacturing method of laminated ceramic electronic device - Google Patents

Manufacturing method of laminated ceramic electronic device Download PDF

Info

Publication number
TWI222086B
TWI222086B TW092103108A TW92103108A TWI222086B TW I222086 B TWI222086 B TW I222086B TW 092103108 A TW092103108 A TW 092103108A TW 92103108 A TW92103108 A TW 92103108A TW I222086 B TWI222086 B TW I222086B
Authority
TW
Taiwan
Prior art keywords
laminated body
manufacturing
aforementioned
laminated
layer
Prior art date
Application number
TW092103108A
Other languages
English (en)
Other versions
TW200401312A (en
Inventor
Kenjiro Mihara
Atsushi Kishimoto
Hideaki Niimi
Original Assignee
Murata Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co filed Critical Murata Manufacturing Co
Publication of TW200401312A publication Critical patent/TW200401312A/zh
Application granted granted Critical
Publication of TWI222086B publication Critical patent/TWI222086B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H01C7/021Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient formed as one or more layers or coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thermistors And Varistors (AREA)
  • Ceramic Capacitors (AREA)

Description

玖、發明說明: 【發明所屬之技術領域】 本發明係關於積層型陶瓷電子元件之製1、 關於可確實製造具有高可靠性之積屉::万法,特別係 積層型陶瓷電子元件之改良者。 丨生熱敏電阻等 【先前技術】 作為對本發明而言, 如有積層型正特性熱敏 如下之構造: 先積層土正特性熱敏電阻具有構 體。積層體具有正的電阻γ户伯鉍、# 牛本缸 < 積層 ^ 度係數〈多數被積層之熱敏電 Ρ且層、及沿著敎敏電阻芦 嘗”,、纸包阻層間之特性界面所形成之多數内部 电極。内部電極中,被引出至積 / 喂尽把< 万端面<内部電 '、被引出至他方端面之内部電極係被交互配置於積層方 向。 、山又,積層型正特性熱敏電阻具有形成於上述積層體之各 %面上又構成端子之外部電極。外部電極在積層體之各端 面,電性連接於内部電極中之一個。 此種積層型正特性熱敏電阻例如如特開平5_308003號公 報所示係經由圖3所示之製程製造而成。 參照圖3’首先,實施未烺燒之積層體之製造工序在 此所製造之未馈燒之積層體經過煅燒,應可成為前述燒結 後之積層體’而具有熱敏電阻用之熱敏電阻未熟化層及内 部電極用之導電性膏層。 83540 通常,未烺燒之積層體係利用下列方法所獲得:即形成 構成熱敏電阻層之熱敏電阻未熟化薄片,將其衝切成特定 尺寸,然後,在熱敏電阻未熟化薄片上印刷導電性膏,以 形成内部電極用之導電性膏層,接著,將此等熱敏電阻未 熟化薄片積層,利用加壓而得未煅燒之母積層體,再將未 烺燒之母積層體裁切成特定尺寸,即可獲得未烺燒之積層 體。 上述内部電極用之導電性膏層例如係利用含有屬於廉價-之鹼金屬,且可獲得與熱敏電阻層之歐姆性之鎳作為導電 成分之導電性膏所形成。 其次貫施懷燒未懷燒之積層體用之懷燒工序2。在此馈 燒工序2中,如上所述,使用鎳之類之鹼金屬作為内部電極 之導電成分時,為了防止鹼金屬氧化,必須在還原性環境 氣體中實施。因此,此時,在煅燒工序2之後,將其置於氧 化性氣體中施以熱處理(再氧化),以便在熱敏電阻層獲得 正溫度特性。此烺燒工序2之結果,可獲得燒結之積層體。 其次,實施濕式滾筒工序3。此濕式滾筒工序3並不限於 積層型正特性熱敏電阻,在片狀陶瓷電子元件之製造過程 <途中,一般也都需要實施。為防止所謂碎缺現象之陶瓷 零件本體之缺陷,將煅燒後(即燒結完成)之陶瓷零件本 體,與氧化鋁粉末等研磨媒體及水等共同混合攪拌,藉以 施行滚筒研磨之工序(濕式滾筒工序),故可除去(磨平= 後之陶瓷零件本體(即積層體)之角部及棱線部之尖角 其次,實施外部電極膏附加工序4。即,在燒結後之積層 83540 禮之各端面切加㈣電㈣之導電性暮 棟膏膜。在此,外部電極用之導電性膏二!:形成導電 間之良好導通狀態,最好含有:獲件與内部電極 -金屬作為導電成分。因此,如前所述導電成分相同 此外部電極用之導電性膏以使用含鎳之内二電含錄時, 當。 子电成分較為適 只〜~砰电極燒固工序5。眇Η去 u、 電性膏膜使用含鎳等之驗金屬時,此外部電H極用之、¥ 中適用還原性環境氣體。 固工序 經以上之工序,即可獲得積層型正特性熱敏電阻。 但,在目3所示之製造方法中卻可能遭遇下列之問題: 外部電極膏附加工序4在烺燒工序2之後實施。另一方 面,經懷燒工序2所獲得之燒結後之積層體中,内部電極: 由積層體之端面向内方收縮,而可能呈現未被引出至端面 之狀態,因此,在外部電極膏附加工序4中,形成外部電極 用之導電性膏膜時,可能無法將其適正地連接於内部電極。 又,作為内部電極用之導電成分及外部電極用之導電成 分,如前所述’均使用鎳等之鹼金屬時,在煅燒工序2中, 不僅需要應用還原性環境氣體,而且在外部電極燒固工序5 中也有必要應用還原性環境氣體。為達成獲得還原性環境 氣體用之環境氣體控制,所需要之成本遠比為達成獲得氧 化性環境氣體用之環境氣體控制之成本為高,因此,在二 種工序2及5雙方均需使用還原性環境氣體一事在量產上, 會導致成本之鬲張。 83540 為解決此種問題’有人考慮採行圖4所示之製造方法。 參照圖4,首先,實施未烺燒之積層體之製造工序丨丨。此 未懷燒之積層體之製造工序1 1係以實質上相同於圖3所示 之未烺燒之積層體之製造工序1之方式加以實施。 其次,實施12。此外部電極膏附加工序12除了對未炮岸 之積層體實施以外,實質上相同於圖3所示之外部電極膏附 加工序4。但,在未烺燒之積層體内部之内部電極用之導電 性骨層’尚未因烺燒而產生收縮,故在與外部電極用之導 電性骨膜之間,可達成適正之連接狀態。 其次實施烺燒工序13。在此烺燒工序中,未烺燒之積層 體與外部電極用之導電性膏膜同時被烺燒。内部電極用^ 導電性膏層及外部電極用之導電性膏膜含有鎳等之鹼金^ 時,烺燒工序13在還原性環境氣體中實施,接著,將烤、社 後之積層體在氧化性環境氣體中施行熱處理。如此,在烺 燒工序13中,利用將外部電極用之導電性膏膜之燒固與^ 煅燒之積層體之烺燒同時施行,僅在此烺燒工序丨3中, 需要施行獲得還原性環境氣體用之控制,因此,與圖3所= 之製造方法相比,可謀求成本之降低。 不
以防止碎缺現象。 其次,泰> π a a - 、 實質上相 式滾筒研>
圓弧化,以防止碎缺現象。 但,在上 即,由於 83540 之一部分會在滾筒研磨中 内部電極之導通呈現不穩 足積層體實施,因此,外部電極 被削掉,而有可能使外部電極與 定。 咖'、4圖3及圖4所示之各製造方法中,由於濕式滾 同工序3及U係在烺燒工序2及13之後實施,故滾筒研磨之 對象為燒結後之積層體。因&,在燒結後之積層體中,滾 筒研磨之結果,也有容易發生裂痕等之問題。 +同樣的問題,不限於發生在製造上述積層型正特性熱敏 包!5之,在製造具有與積層型正特性熱敏電阻同樣構 造义其他積層型陶瓷電子元件之情形時也可能遭遇到。 【發明内容】 因此,本發明之目的在於提供可解決上述種種問題之積 層型陶瓷電子元件之製造方法。 即’本發明係適合於製造包含下列構件之積層型陶资電 子元件之方法:積層體,其係包含多數被積層之陶瓷層、 及/¾•著陶瓷層間之特定界面所形成之多數内部電極,且將 此内部電極中被引出至一方端面之内部電極與被引出至他 方端面之内部電極交互配置於積層方向者;及外部電極, 其係以電性連接於内部電極中之一個之方式形成於積層體 之各端面上者;為解決上述之技術的問題,以包含下列構 成為其特徵: 即,在本發明之積層型陶瓷電子元件之製造方法中,首 先實施未烺燒之積層體之製造工序,其係可經由烺燒而成 為上述積層體者,且包含陶瓷層用之陶瓷未熟化層及内部、 83540 -10- 1222086 電極用之導電性骨層者。 其次’對上述未烺燒之積層體施以熱處理。此熱處理係 用於防止後面之滾筒研磨所生之研磨媒體之研磨屑與未懷 燒之積層體表面之不希望之反應。 其次,對此熱處理後之未烺燒之積層體實施防止碎缺現 象用之滾筒研磨。此時,係應用乾式滾筒研磨作為滾筒研 磨。 接著,烺燒熱處理後之未烺燒之積層體。 _ 經由此種工序,即可製成積層型陶瓷電子元件。 在此積層型陶瓷;電子元件之製造方法中,外部電極固然 也可利用在愤燒後之積層體之各端面上形成導電性膏膜, 然後利用燒固加以形成。但,較理想之作法為··實施上述 之乾式滾筒研磨後,在未煅燒之積層體之各端面上形成外 部電極用之導電性膏膜,利用在未烺燒之積層體之烺燒工 序,也同時烺燒此導電性膏膜,以形成外部電極。 在熱處理上述未烺燒之積層體之工序中,較理想之作法 為:適用80°C以上且300°C以下之溫度,最理想之作法為: 適用80°C以上且20(TC以下之溫度。 又,内部電極含有鹼金屬作為導電成分時,較理想之作 法為:在還原性環境氣體中實施未煅燒之積層體之烺燒工 序。 70 欲製造之積層^匈资電子元件為積層^特性熱敏電阻 時,熱敏電阻層為具有正的電阻溫度係數之熱敏電阻層, 為了獲得此種正的電阻溫度係數,較理想之作法為:進一 83540 -11 - 步對烺燒後之積層體在氧 氧化)之工序。此方 〖生%境氣體中實施熱處理(再 時,也有效。 邵電拯含有鹼金屬作為導電成分 在上述實施態樣中,欲 體之朴矣而士从, ’男她以覆蓋烺燒後之積層 坡璃塗Jim# f又邵刀万式,經熱處理而形成 髀扁、詈馬地卢译尸 < 作法為·使對懷燒後之積層 塗層之工序。 …、處里<工序兼具形成此玻璃 以含有互相相同之金屬 例如 又,内部電極及外部電極 鎳作為導電成分較為理想。 【實施方式】 電阻,以作為積層型 以下,說明有關積層型正特性熱敏 陶瓷電子元件之一例。 、圖1係以圖解方式顯示實施本發明之—實施形態之製造 万法所獲得之積層型正特性熱敏電阻21之剖面圖。 積層型正特性熱敏電阻21具有作為片狀之零件本體之積 =月且22 »積層體22係包含作為熱敏電阻層而具有正的電阻 溫度係數之多數被積層之熱敏電阻層23、及沿著熱敏電阻 層23間之特定界面所形成之多數内部電極24。内部電極μ 位於積層體22之積層方向之中間部,因此,位於積層體22 之外層部之熱敏電阻層23具有作為保護用之機能。" 22之一方端面25之第一 弟一内部電極交互配置 也可利用中·空電極加以 内部電極24係將被引出至積層體 内部電極輿被引出至他方端面26之 於積層方向。内部電極24必要時, 83540 -12- 1222086 構成。 在:層,各端面25、26上形成作為 27。㈣電極27電性連接於㈣電極24中之卜^極 圖中,左侧之外部電極27電性連接於 •即,在 右側之外部電極27電性連接於第二内部電極。包枉,圖中 金:為==:極24之導電成分,例如使用廉價之驗 “ 使用可獲传歐姆性之鎳為宜。外部f 27 ^
包含與内部電極24所含之金屬相同之金屬作為導電J,-例如包含鎳。 子电成刀, 在外部電極27上,必要時,例如可利用燒固含銀之導售 性貧形成燒固層28,且可在其上形成鎳電鍍膜”,並進一 步在其上形成錫或烊劑電鍵膜3〇。 又,最好以覆蓋積層體22之外表面由外部電極27露出$ 部分(即積層體22設有外部電極27之部分以外之表面)为 式,形成玻璃塗層31。
圖2係表不圖1所示之積層型正特性熱敏電阻2 1之製造方 法所含之典型的工序。 參照圖2,首先,實施未煅燒之積層體之製造工序4丨。此 未烺燒之積層體之製造工序41係實質上相同於圖3及圖4所 示之未恢燒之積層體之製造工序1及11。在此工序41中所製 造之未烺燒之積層體係預期經過煅燒後可成為圖1所示之 積層體22’且具有作為熱敏電阻23用之陶瓷未熟化層之熱 敏電阻未熟化層及内部電極24用之導電性膏層。 在製造未懷燒之積層體之際,通常,先形成構成熱敏電 83540 -13- 1222086 阻未熟化層《作為陶瓷未熟化層之熱敏電阻未熟化薄片, 將此熱敏電阻未熟化薄片衝切成特定尺寸後,在熱敏電阻 未熟化薄片上印刷内部電極24用之導電性膏,以形成導電 性霄層’接著’將包含印刷有内部電極24之熱敏電阻未熟 化薄片之多數熱敏電阻未熟化薄片積層,利用加壓而製成 未烺燒(母積層體,再將此母積層體裁切成特定尺寸,其 結果即可獲得未煨燒之積層體。 其次’對未煅燒之積層體實施熱處理工序42。此熱處理: 工序42係為防止後面之乾式滾筒工序43中所生之研磨媒體 之研磨屑與未煅燒之積層體表面之反應而實施者。 在熱處理工序42中,以適用8〇°c以上且300。(:以下之溫度 為宜。設定8CTC以上之溫度係由於在8(rc以下之溫度時, 無法充分發揮熱處理之效果之故;另一方面,設定3〇(rc以 下< 溫度係由於在300°C以上之溫度時,在未煅燒之積層體 中,有可能出現黏合劑開始脫落之故。又,在此熱處理工 序42中,將溫度控制於⑽^以上且2〇〇。〇以下更為理想。 其次,實施乾式滾筒工序43。在此乾式滾筒工序43中, 例如將二氧化矽或氧化鋁或其雙方混合於研磨媒體未烺燒 义積層體中,在乾式狀態下,實施滾筒研磨,在積層體22 中’使未娘燒之積層體之角部及棱線部之尖角圓弧化,以 防止碎缺現象。又,在圖1所示之積層體22中,使其角部及 棱線部之尖角圓弧化係此乾式滚筒研磨之結果所致。 其次,實施外部電極膏附加工序44。在此外部電極膏附 加工序44中,在未烺燒之積層體之各端面上附加外部電極 83540 -14- 27用之導電性膏,藉以形成之導電性膏膜。在此階段,積 層體處於烺燒前之階段,在其内部之内部電極用之導電性 膏層,尚未因烺燒而產生收縮,故可使外部電極用之導電 性膏膜確實連接於被引出至未烺燒之積層體之端面之内部 電極用之導電性膏層。 其次實施烺燒工序45。在此烺燒工序45中,未烺燒之積 層體與外部電極27用之導電性膏膜同時被煅燒。即,未煅 燒之積層體成為細緻之陶瓷積層體,外部電極及内部電極 用之導電性膏膜成為細緻之電極膜。又,内部電極24用之 導電性膏層及外部電極27用之導電性膏膜含有鎳等之鹼金 屬作為導電成分時,此烺燒工序45在還原性環境氣體(非氧 化性環境氣體)中實施。 如此,可獲得如圖2所示之烺燒後之積層體22,且在其端 面25及26上形成被燒固之外部電極27。 内部電極24及外部電極27例如共通地含有鎳等互相相同 之金屬作為導電成分時,在内部電極24與外部電極27之 間,可獲得良好之導通狀態。 其次,有一部分在圖2中並未顯示,即,實施形成玻璃塗 層31之工序之部分並未顯示。玻璃塗層31係在以玻璃膏等 之形態,將玻璃材料附加在特定處後,經熱處理工序,而 以覆蓋烺燒後之積層體22之外表面由外部電極27露出之部 分之方式所形成。 前述内部電極24用之導電性膏層及外部電極27用之導電 性膏膜含有鹼金屬時,烺燒工序45係在還原性環境氣體中 83540 -15- 1222086 實施,因此,a了在熱敏電阻層23使其呈現正溫度特性, 有必要將積層體22置於氧化性環境氣體中施以熱處理(再 乳化)。形成上述玻璃塗層31之工序由於係含有熱處理工 序,且在氧化性環境氣體中實施,因&,此再氧化工序以 兼用作為形成玻璃㈣31之工序之方式實料,將更有效 其次’在㈣電極27上’例如利用燒固含銀之導電性膏 形成燒固層28 ’然後依次形成鎳電鍍膜取錫或焊劑電鍵 膜30時’圖1所示之積層型正特性熱敏冑阻2丄即告完成。 以上,雖係就積層型正特性熱敏電阻之製造方法,說明 本發明,但本發明也可適用於積層型陶瓷電容器、積層型 電感器、積層型變阻器、積層型負特性熱敏電阻等其他積 層型陶瓷電子元件之製造方法。 又’設置於積層㈣逢電子元件之陶资層例如由電介質 陶竟或磁性體陶竞所構成時,未娘燒之積層體之娘燒工序 即使,還原性環境氣體中實施,通f也無必要實施再氧化 用之氧化性環境氣體中之熱處理。 +如^上所述,依據本發明,由於在形成外部電極用之導 包性霄膜之前,先對未㈣之積層體實施乾式滾筒研磨, 故可面消除外部電極被削掉而引起導通不穩定之問題, -面防止碎缺現象,同時也一併消除對烺燒後之積層體實 施滾筒研磨時可能產生之裂痕之問題。 =,由於在實施乾式滾筒研磨之前,已經對未煅燒之積 層體施以熱處理,故可防止滾筒研磨所生之研磨媒體之研 83540 -16- 體表面之反應 磨屑與未烺燒之積層 特性。 並長期間獲得穩定之 因此,依據本發明 層型陶瓷電子元件。 性熱敏電阻之製造上 ’可利用高度之可靠性穩定地製造積 本發明特別有利於適用在積層型正特 、在=發明中,在未懷、燒之積層體之階段形成外部電極用 〈導電性骨膜時’ t可有效地消除因烺燒而產生内部電極 j收、、宿而可此發生之外部電極與内部電極之連接不良之时 又,在本發明中,在熱處理未煅燒之積層體之際,適用 _以上之溫度時’可更確實地防止上述研磨媒體之研磨 屑與未烺燒之積層體表面之反應。又,在熱處理之際,適 用3〇〇°C以下(更好之情形為200°C以下)之溫度時,可防止 未烺燒之積層體中所含之黏合劑四處飛濺,在其後之乾式 /袞筒研磨中,可確實防止未煅燒之積層體受損或遭到破壞。 其次’說明為限定本發明之範圍及確認本發明之效果而 實施之實驗例。 <實驗例一 > 首先,以BaC〇3、Ti〇2及Sm2〇3之各種粉末作為起始原 料’將其调配成可獲得(3&〇.9998 8111()._2)1^〇3之組成。其次, 在此調配粉末中加入純水,與氧化锆珠共同混合粉碎,乾 後’以10 0 0 C之溫度預燒2小時。 其次,在此預燒粉末中,加入有機黏合劑、分散劑及水, 與氧化锆珠共同混合數小時而獲得漿泥,將此漿泥成型為 83540 •17· 薄片狀時,即可製成熱敏電阻層用未熟化薄片。 其次,將熱敏電阻層用未熟化薄片裁切成特定尺寸後, 在熱敏電阻層用未熟化薄片上印刷含鎳之導電性膏,以形 成内部電極用之導電性膏層。 接著,利用介著熱敏電阻層用未熟化薄片而使内部電極 用之導電性膏層相對向之方式,豸多數熱敏電阻層用未熟 化薄片’再於其上下疊上保護用之熱敏電阻層用未熟 化薄片後,向積層方向加壓’接著,將其裁切成特定尺寸 而得未烺燒之積層體。 其次,將未烺燒之積層體以150艺之溫度熱處理丨小時。 /、人將一氧化矽與氧化鋁組成之直徑1 mm之研磨媒體 混t在熱處理後之未烺燒之積層冑,在該狀態下,施以乾 式淚筒研磨而獲得角部及稜線部被圓弧化之未烺燒之積層 體。 其/人,在未煅燒之積層體之兩端面上,附加含鎳之導電 性骨,使其乾燥,以形成外部電極用之導電性膏膜後,在 H2/ n2,之還原性環境氣體中,幻3〇(rc《溫度實施烺 少疋工序ϋ此獲知具有被燒固之外部電極之燒結後之積層 體。 、 其次,以覆蓋㈣後之積層體由外部電極露出之部分之 方式,附加含玻璃材料之玻璃膏而設置玻璃膏膜後,利用 在氧化性環境氣體中施以熱處理,形成玻璃塗層,並施行 設在積層體之熱敏電阻層之再氧化。 其次,將含銀之導電性奮卩朴^ , ㈢附加在外邵電極上,使其乾燥 83540 -18- 1222086 後在70〇 c之溫度下將其燒固,再形成鎳電鍍朦及錫電鍍 膜而獲得作為實施例之積層型正特性熱敏電阻。 另一方面,除了適用前述圖4所示之製造方法之部分以 外’利用與實施例同樣之條件製成作為比較例之積層型正 特性熱敏電阻。
為了比較此等實施例及比較例,測定作為導通之不穩定 度之指標之電阻值。表i係表示有關實施例及比較例之各2〇 個試樣之電阻值之測定結果。 - 【表1】 實施例(Ω) 比較例(Ω) 平均值 0.199 3.095 最大值 0.26 3.9 最小值 0.17 2.4 標準偏差 0.022 0.336
由表1可知:在比較例中,電阻值之平均值約3 Ω,相對 地’在實施例中,電阻值之平均值約〇·2 Ω,顯示在比較例 中,電阻值已上升。 又’在比較例中,電阻值之分布範圍相當寬,但在實施 例中’電阻值之分布範圍遠比比較例為窄。因此,依據實 施例’可知内部電極與外部電極之導通相當穩定。 <實驗例二> 其/入’將上述實驗例一之作為實施例之積層型正特性熱 敏電阻<製造途中之階段所實施之未煅燒之積層體之熱處 83540 -19- 1222086 &’依表2作種種改變’或根本不實施熱處理,而獲得 有關試樣1〜12之各試樣之積層^特性熱敏電阻。 【表2】 試樣序號 熱處理溫度(。〇 電 阻值變化率(6V施加時間) -—- 78小時 121小時 273小時 496小時 1 無熱處理 5.7 7.9 # w%4 114 1 5 3 2 40 5.2 8.1 l i n I? 3 16 1 3 __60 2.7 ^ 3.1 8.5 12 2 4 __80 0.9 1.3 2.2 2 4 5 100 0.3 0.6 1.3 17 6 125 0.4 0.7 1.1 16 7 150 0.2 0.5 0.9 1.8 8 200 0.4 0.6 1.4 1.7 —9 250 1.8 2.7 3.3 4.1 10 280 3.2 4.9 7.1 8.8 11 300 8.3 9.6 10.9 11.1 _ 12 350 不能烺燒 對表2所示之試樣1〜12之各試樣之5個積層型正特性熱 敏電阻’測定初期電阻值,並施加6 V之電壓,測定分別經 過78小時、121小時、273小時及496小時後之電阻值,由此 等电阻值之測定結果,求出經過各種時間後之電阻值變化 率。其結果如表2及圖5所示。 由表2及圖5可知:利用6〇°c以上之溫度之熱處理,可顯 83540 -20- Z禮值變化率之降低效果。❻,能更確實地 7值變化率之降低效果的是以8(rc以上且3 : 度施行熱處理之情形。 卜足/皿 二,依據以啊以上且3啊以下之溫度施行熱處理之試 7 ι〇 ’即使經過496小時以後,仍可將電阻值變化率抑 ^在1〇%以h。尤其,依據以8〇°C以上且200。(:以下之溫度 施行熱處理之試樣4〜8,其電阻值變化率均可抑制在 内。 與此等試樣相比,在不施行熱處理之試樣i及施⑽^以 下之試樣2及3之情形,則顯示較大之電阻值變化率,尤其 在、.二過496小時以後,都顯示超過1 之電阻值變化率。 又,在此等試樣1〜3中,烺燒後之積層體之表面會產生色 點。由於研磨媒體之研磨屑在乾式滾筒工序中會附著在燒 結後之積層體之表面,此研磨屑在還原性環境氣體中之煅 燒會時與積層體器反應而產生此色點。而,與此研磨屑之 反應,如上所述,會隨著電壓施加至積層型正特性熱敏電 阻之時間的經過,而降低其可靠性。 另一方面,在以300C以上之溫度施行熱處理之試樣“ 及12中之情形’熱處理後之未煅燒之積層體之強度較低, 顯示在乾式滾筒工序中有損傷,在試樣丨丨中之情形,在電 阻值變化率上也顯示較大值,在試樣丨2中之情形,未娘燒 之積層體在乾式滾筒工序有受到破壞,無法實施其後之愤 燒工序。此等現象係因在熱處理工序中,未馈燒之積層體 中所含之黏合劑四處飛濺所致。 83540 -21 - 產業上之可利用性 所述,依據本發明> 你目女n 積層型陶资電子元 方法,由於具有優異之 2击资電子元件之 以產生裂痕等之缺陷,敌可:極:内部電極之導通性1 面以食妊夕去曰_ 又Γ在—面確保高度之可靠性,_ 面以艮好《重現性製造以積 層型陶瓷電子元件。 、Λ正特性熱敏電阻為首之希 【圖式簡單說明】
所解 償層丄正特性熱敏電阻21之剖面圖。 圖2係表示本發明> ”層乂正特性熱敏電阻之製造方& 〈一實施形態之說明用之工序圖。 、万法 圖3係表示對本發明而言,有興趣之 〈以往之製造方法之說明用^序圖。^子兀件 系表不作為本發明背景技術之正^ ^ ^ ^ 阻之製造方法之說明用之工序圖。 ”生熱敏電
圖5係表示本實驗例之未娘燒之積層 電阻值變化率之關係之圖表。 恩理/皿度與 【圖式代表符號說明】 未馈燒之積層體之製造工序 烺燒工序 3 濕式滾筒工序 4 外部電極膏附加工序 5 外部電極燒固工序 U 未烺燒之積層體之製造工序 83540 -22- 1222086 12 外部電極霄附加工序 13 烺燒工序 14 濕式滾筒工序 21 積層型正特性熱敏電阻 22 積層體 23 熱敏電阻層 24 内部電極 25 端面 26 端面 27 外部電極 28 燒固層 29 鎳電鍍膜 30 焊劑電鍍膜 31 玻璃塗層 41 未煅燒之積層體之製造工序 42 熱處理工序 43 乾式滚筒工序 44 外部電極膏附加工序 45 煅燒工序 83540 -23 -

Claims (1)

1222086 拾、申請專利範圍: 1. 一種積層型陶瓷電子元件之 ^ 造方法’該元件待句令· 積層體,其係包含複數個被積層 牛::二 述陶瓷層間之特定界面所形 g及&耆則 5、+、hΑ Λ 成Ι複數個内部電極,且將 則述内邵電極中被引出至— ' 出至他古,山&、&、万崎面又内部電極與被引 出至他万缅面又内邵電極交互 外部電極,其係以電氣連接於前;^層万向者;及 加、 接於則述内部電極中之任一 成於前述積層體之各前述端面上者;該製造 万去係包含以下工序: 未烺燒之積層體之製造工序,並 占A 9Β α係氣造可經由烺燒而 成為則述積層體者,且包含前沭 厣方Ak Π是層用之陶瓷未熟化 層及則述内邵電極用之導電性膏層者; 熱處理前述未煅燒之積層體之工序; :式滾筒研磨之實施工序,其係對前述熱處理後之前 述未烺燒足積層體實施乾式滾筒研磨者,·及 煅燒熱處理後之前述未煅燒之積層體之工序者 2·如申請專利範圍第i項之積層型陶竞電予元件之製迭方 法’其中進-步包含在實施前述乾式滾筒工序後 述未烺燒之積層體之各前述端面上,形成前述外部電極 用(導電性膏膜之工序;㈣前述未娘燒之積層體之工 序係兼作為烺燒前述外部電極用之前述導電性膏 工序。 同之 3.如申請專利範圍第1項之積層型陶瓷電子元件之製造方 法,其中在熱處理前述未烺燒之積層體之工序令,適用 83540 1222086 8(TC以上且300t:以下之溫度。 4·如申請專利範圍第3項之積層型陶瓷電子元件之製造方 法’其中在熱處理前述未烺燒之積層體之工序中,適用 80°C以上且200。(:以下之溫度。 5·如申請專利範圍第1項之積層型陶瓷電子元件之製造方 法’其中前述内部電極係包含鹼金屬作為導電成分,娘 燒前述未烺燒之積層體之工序係在還原性環境氣體中 實施。 6. 如申請專利範圍第5項之積層型陶瓷電子元件之製造戈 法,其中該積層型陶瓷電子元件係積層型正特性熱敏售 阻’前述陶瓷層係具有正電阻溫度係數之熱敏電阻層 並進一步包含在氧化性環境氣體中熱處理燒結後之9 述積層體之工序。
7. 如申請專利範圍第6項之積層型陶瓷電子元件之製造一 法,其中進一步包含玻璃塗層之形成工序,並 燒結後之前述積層體之外表面由前、#、以覆J 部分之方式,經熱處理而形成破璃塗層者· # 境氣體中熱處理燒結後之前述之積層9體之2乳化性 為前述玻璃塗層之形成工序者。 〈工序係兼+
8. 如申請專利範圍第5項之積層型陶乾電子_ 法’其中如述内部電極及前述外部電 、氣k方 之金屬作為導電成分。 * 、^"含互相相同 83540
TW092103108A 2002-02-28 2003-02-14 Manufacturing method of laminated ceramic electronic device TWI222086B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002053826 2002-02-28
JP2003007910A JP4200765B2 (ja) 2002-02-28 2003-01-16 積層型セラミック電子部品の製造方法

Publications (2)

Publication Number Publication Date
TW200401312A TW200401312A (en) 2004-01-16
TWI222086B true TWI222086B (en) 2004-10-11

Family

ID=27767200

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092103108A TWI222086B (en) 2002-02-28 2003-02-14 Manufacturing method of laminated ceramic electronic device

Country Status (7)

Country Link
US (1) US7776252B2 (zh)
JP (1) JP4200765B2 (zh)
KR (1) KR100556561B1 (zh)
CN (1) CN100378872C (zh)
AU (1) AU2003211939A1 (zh)
TW (1) TWI222086B (zh)
WO (1) WO2003073443A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4200765B2 (ja) 2002-02-28 2008-12-24 株式会社村田製作所 積層型セラミック電子部品の製造方法
JP4211510B2 (ja) * 2002-08-13 2009-01-21 株式会社村田製作所 積層型ptcサーミスタの製造方法
KR100745494B1 (ko) * 2003-02-21 2007-08-02 가부시키가이샤 무라타 세이사쿠쇼 적층형 세라믹 전자부품 및 그 제조방법
DE102006017796A1 (de) * 2006-04-18 2007-10-25 Epcos Ag Elektrisches Kaltleiter-Bauelement
JP4655117B2 (ja) * 2008-06-27 2011-03-23 Tdk株式会社 チップ部品の製造方法
KR101018240B1 (ko) * 2008-08-12 2011-03-03 삼성전기주식회사 적층 세라믹 캐패시터 및 그 제조방법
JP5142090B2 (ja) * 2009-04-01 2013-02-13 Tdk株式会社 セラミック積層電子部品およびその製造方法
JP5212660B2 (ja) * 2010-08-04 2013-06-19 Tdk株式会社 積層型セラミックptc素子の製造方法
CN102148081A (zh) * 2010-11-11 2011-08-10 深圳顺络电子股份有限公司 一种叠层片式陶瓷电子元器件的制造方法
JP5920537B2 (ja) * 2013-08-09 2016-05-18 株式会社村田製作所 積層型熱電変換素子
JP6841611B2 (ja) * 2016-07-25 2021-03-10 太陽誘電株式会社 積層セラミックコンデンサ
JP2018067568A (ja) * 2016-10-17 2018-04-26 株式会社村田製作所 積層セラミックコンデンサの製造方法
JP6822155B2 (ja) * 2017-01-12 2021-01-27 株式会社村田製作所 積層セラミックコンデンサおよびその実装構造体
CN107256746A (zh) * 2017-07-13 2017-10-17 中国振华集团云科电子有限公司 片式热敏电阻器的制造方法与片式热敏电阻器
CN111971759B (zh) 2018-04-17 2023-05-02 京瓷Avx元器件公司 用于高温应用的变阻器
TWI819070B (zh) 2018-08-23 2023-10-21 日商三菱綜合材料股份有限公司 附保護膜熱敏電阻及其製造方法
US11515091B2 (en) * 2019-09-17 2022-11-29 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
CN114152847A (zh) * 2021-11-30 2022-03-08 伊默维科技有限公司 一种高压陶瓷电容的取电结构及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666222B2 (ja) 1988-10-11 1994-08-24 株式会社村田製作所 セラミック積層体の製造方法
JPH0666221B2 (ja) 1988-10-11 1994-08-24 株式会社村田製作所 セラミック積層体の製造方法
JPH04300159A (ja) 1991-03-28 1992-10-23 Nec Corp 積層セラミック電子部品の製造方法
JPH04337601A (ja) * 1991-05-15 1992-11-25 Meidensha Corp Ptc抵抗素子の製造方法
JPH05234706A (ja) * 1992-02-25 1993-09-10 Rohm Co Ltd 面実装用サーミスタ
JPH05275273A (ja) * 1992-03-25 1993-10-22 Matsushita Electric Ind Co Ltd 積層型セラミック電子部品の製造方法
JPH05308003A (ja) * 1992-03-30 1993-11-19 Taiyo Yuden Co Ltd チップ型サーミスタの製造方法
JP3277292B2 (ja) 1992-03-31 2002-04-22 太陽誘電株式会社 チップ型サーミスタ及びその製造方法
JPH0869943A (ja) 1994-08-29 1996-03-12 Tokin Corp 積層体チップ部品の製造方法
JP3391269B2 (ja) * 1998-01-20 2003-03-31 株式会社村田製作所 誘電体セラミックおよびその製造方法、ならびに、積層セラミック電子部品およびその製造方法
JP2001044066A (ja) * 1999-07-30 2001-02-16 Kyocera Corp 積層型電子部品およびその製法
JP3514202B2 (ja) 2000-01-31 2004-03-31 株式会社村田製作所 積層セラミック電子部品の製造方法
JP2002036095A (ja) * 2000-07-26 2002-02-05 Tipton Mfg Corp 乾式バレル研磨用バレル槽
JP4200765B2 (ja) 2002-02-28 2008-12-24 株式会社村田製作所 積層型セラミック電子部品の製造方法

Also Published As

Publication number Publication date
KR100556561B1 (ko) 2006-03-06
JP4200765B2 (ja) 2008-12-24
WO2003073443A1 (fr) 2003-09-04
AU2003211939A1 (en) 2003-09-09
TW200401312A (en) 2004-01-16
CN100378872C (zh) 2008-04-02
KR20030089725A (ko) 2003-11-22
US20040140595A1 (en) 2004-07-22
CN1507634A (zh) 2004-06-23
US7776252B2 (en) 2010-08-17
JP2003324007A (ja) 2003-11-14

Similar Documents

Publication Publication Date Title
TWI222086B (en) Manufacturing method of laminated ceramic electronic device
JP4695002B2 (ja) 絶縁セラミックとそれを用いたセラミックヒータおよびヒータ一体型素子。
JP4936087B2 (ja) 積層正特性サーミスタ
TW200411680A (en) Manufacturing method of laminated PTC (positive temperature coefficient) thermistor
JP4788434B2 (ja) 積層型セラミック電子部品の製造方法
TW200522101A (en) Dielectric ceramic compositions and electronic devices
JPH10172855A (ja) 積層チップ部品とそれに用いる導電ペースト
JP2007234330A (ja) 導電体ペーストおよび電子部品
JP3114462B2 (ja) 積層セラミックコンデンサの製造方法
JP2006351639A (ja) 積層型電子部品及び積層セラミックコンデンサ
JP4144080B2 (ja) 積層型半導体セラミック素子
JP2004342744A (ja) 積層セラミック電子部品
WO2013021885A1 (ja) セラミック電子部品の製造方法
JP5141736B2 (ja) 積層型サーミスタ素子
JP3604043B2 (ja) 積層セラミック電子部品及びその製造方法
JP2001284162A (ja) 導電性ペーストおよび積層型電子部品並びにその製法
JPH0547508A (ja) 積層型半導体磁器及びその製造方法
TWI766181B (zh) 陶瓷組成物用於熱敏電阻之用途、陶瓷燒結體用於熱敏電阻之用途、熱敏電阻及其製法
JP2005303160A (ja) 積層型半導体セラミック電子部品
JP2005183491A (ja) 積層セラミックコンデンサ及びその製造方法
JPH02276203A (ja) 積層型サーミスタの製造方法
JP4396190B2 (ja) 積層バリスタの製造方法
JP2005093574A (ja) 積層型正特性サーミスタおよびその製造方法
JP2003277142A (ja) 圧電セラミックスおよび圧電アクチュエータ
JP3873928B2 (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees