JP3520075B2 - 積層セラミック電子部品の製造方法 - Google Patents

積層セラミック電子部品の製造方法

Info

Publication number
JP3520075B2
JP3520075B2 JP2002105259A JP2002105259A JP3520075B2 JP 3520075 B2 JP3520075 B2 JP 3520075B2 JP 2002105259 A JP2002105259 A JP 2002105259A JP 2002105259 A JP2002105259 A JP 2002105259A JP 3520075 B2 JP3520075 B2 JP 3520075B2
Authority
JP
Japan
Prior art keywords
temperature
firing
electronic component
hydrogen
ceramic electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002105259A
Other languages
English (en)
Other versions
JP2002373825A (ja
Inventor
貴子 日比
幸恵 中野
俊一 由利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2002105259A priority Critical patent/JP3520075B2/ja
Publication of JP2002373825A publication Critical patent/JP2002373825A/ja
Application granted granted Critical
Publication of JP3520075B2 publication Critical patent/JP3520075B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、積層セラミックコ
ンデンサなどの積層セラミック電子部品の製造方法に関
する。
【0002】
【従来の技術】積層セラミック電子部品の一例としての
積層セラミックコンデンサは、たとえば、セラミックグ
リーンシートと、所定パターンの内部電極層とを交互に
重ね、その後一体化して得られるグリーンチップを、同
時焼成して製造される。
【0003】このような積層セラミックコンデンサの内
部電極層は、焼成によりセラミック誘電体と一体化され
るために、セラミック誘電体と反応しないような材料を
選択する必要があった。
【0004】従来、内部電極層を構成する材料として
は、白金やパラジウムなどの貴金属が用いられてきた。
しかし、貴金属は高価であるために製造されるコンデン
サのコスト高の原因となっていた。
【0005】これに対し、近年、ニッケルなどの安価な
卑金属を内部電極の構成材料として使用することが可能
となり、大幅なコストダウンが実現した。
【0006】一方、近年の電子機器の小型化に伴い、積
層セラミックコンデンサの小型化および大容量化が求め
られてきている。積層セラミックコンデンサの小型化お
よび大容量化を実現するには、1層あたりの誘電体層の
厚みをできるだけ薄くし(薄層化)、所定サイズにおけ
る誘電体層の積層数をできるだけ増やす(多層化)こと
が必要である。
【0007】
【発明が解決しようとする課題】しかしながら、誘電体
層の薄層化および多層化が進むに連れ、得られるセラミ
ックコンデンサの形状に異方性を生じやすくなる傾向が
ある。コンデンサの形状に異方性を生じると、このコン
デンサを基板などにマウントする際の取り扱い性が悪く
なる。
【0008】また、誘電体層の薄層化および多層化が進
むに連れ、静電容量や絶縁抵抗などの電気特性が劣化す
る傾向もあった。
【0009】本発明の目的は、誘電体層の薄層化や多層
化が進んでも、形状異方性などの構造欠陥を生じにく
く、しかも電気特性を向上させつつその劣化を抑制でき
る積層セラミックコンデンサなどの積層セラミック電子
部品の製造方法を提供することである。
【0010】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る積層セラミック電子部品の製造方法
は、誘電体層と、卑金属を含む内部電極層とが交互に複
数配置された焼成前素子本体を焼成する焼成工程を有す
る積層セラミック電子部品の製造方法であって、前記焼
成工程が、焼成温度まで昇温させる昇温工程を有し、前
記昇温工程の途中から水素を導入することを特徴とす
る。
【0011】前記昇温工程は、焼成温度まで昇温させれ
ばよく、その過程は特に限定されない。たとえば、焼成
温度まで所定の昇温速度で昇温させてもよいし、あるい
は、一旦、所定温度(たとえば焼成温度より低い温度)
まで昇温させ、この所定温度から(たとえば室温にま
で)降温させた後に、前記水素を導入し、焼成温度まで
昇温し、焼成を行なってもよい。なお、通常、前記焼成
工程の前に、焼成前素子本体の脱脂を行う脱バインダ工
程を、さらに有する。
【0012】所定温度(たとえば焼成温度より低い温
度)まで昇温させ、この所定温度から(たとえば室温に
まで)降温させた後に、前記水素を導入し、焼成温度ま
で昇温し、焼成を行なう場合は、前記所定温度は、10
00℃以上であることが好ましい。
【0013】好ましくは、前記水素を導入する前の雰囲
気が、加湿した窒素ガス雰囲気下である。したがって、
水素の導入を開始した後の雰囲気は、加湿した窒素と水
素との混合ガス雰囲気である。
【0014】好ましくは、前記水素を導入する温度が、
1000℃以上である。
【0015】好ましくは、前記水素を導入する温度が、
前記焼成温度以下である。
【0016】水素を導入した後に、雰囲気温度を所定の
昇温速度で昇温させてもよいが、水素導入時の雰囲気温
度で所定時間保持した後に、雰囲気温度を所定の昇温速
度で昇温させてもよい。
【0017】水素の導入方法は特に限定されず、たとえ
ば、導入当初から所定濃度の水素を導入してもよいし、
あるいは導入する水素濃度を漸次変化させてよい。好ま
しくは、水素を導入する温度において、水素導入前後の
酸素分圧の差が6桁以上となるように水素を導入する。
【0018】好ましくは、前記焼成工程が、焼成温度で
保持する温度保持工程と、前記焼成温度から降温させる
降温工程とをさらに有し、前記降温工程の途中から水素
の導入を停止する。
【0019】好ましくは、前記水素の導入を停止する温
度が、1100℃以下である。
【0020】好ましくは、前記焼成前素子本体が、50
層以上の誘電体層を持つ。
【0021】好ましくは、前記卑金属が、ニッケルまた
はニッケル合金である。
【0022】好ましくは、前記誘電体層が、BaTiO
を含む主成分を有する。
【0023】好ましくは、前記誘電体層が、(BaC
a)(TiZr)Oを含む主成分を有する。
【0024】好ましくは、前記積層セラミック電子部品
が積層セラミックコンデンサである。
【0025】
【作用】従来、積層セラミックコンデンサなどの積層セ
ラミック電子部品を製造するに際し、誘電体層と内部電
極層とを有するグリーンチップなどの焼成前素子本体を
焼成する工程では、昇温工程の初期段階(室温付近)か
ら、加湿した窒素と水素との混合ガス雰囲気下で酸素分
圧を精密に制御していた。すなわち、昇温工程の初期段
階から水素を導入することで、酸素分圧を低くして還元
状態を強めておき、これによって内部電極に含まれる卑
金属の酸化を防止していた。
【0026】これに対し、本発明では、焼成前素子本体
を焼成するに際し、焼成温度まで昇温させる昇温工程の
途中から水素を導入する。水素の導入を境に酸素分圧が
急激に変化(好ましくは6桁以上)し、水素導入前と比
較して還元状態が強まる。
【0027】水素が導入される前の昇温工程では、内部
電極に含まれる卑金属が酸化していく。本発明では、内
部電極に含まれる卑金属が酸化するまで水素を導入せず
に昇温し、その後、水素を導入して、酸化された卑金属
を還元させる。このため、本発明によれば、様々な特性
の改善効果が得られる。たとえば誘電率(静電容量)が
増大する、絶縁抵抗(IR)の不良が改善される、多層
時に顕著である積層方向への膨張が抑制されるなど構造
欠陥が抑制される、といった効果が挙げられる。
【0028】なお、特開平5−283278号公報で
は、焼成前素子本体を焼成するに際し、加湿した窒素と
水素との混合ガス雰囲気下で焼成温度まで昇温させる昇
温工程の途中からウェッターの水温を変えることで、前
記加湿した窒素と水素との混合ガス雰囲気下での酸素分
圧を下げることが開示してある。ウェッターとは、加湿
した窒素と水素との混合ガス雰囲気を作るときに用いる
加湿用の水を意味している。
【0029】しかしながら、この公報記載の技術では、
内部電極に含まれる卑金属の酸化を防止するために昇温
工程の当初から水素を導入しているので、ウェッター温
度を変更しても、酸素分圧の変化は非常に小さく、3桁
以内である。
【0030】積層セラミック電子部品としては、特に限
定されないが、積層セラミックコンデンサ、圧電素子、
チップバリスタ、チップサーミスタ、チップ抵抗、その
他の表面実装(SMD)チップ型電子部品が例示され
る。
【0031】
【発明の実施の形態】以下、本発明を、図面に示す実施
形態に基づき説明する。
【0032】図1は本発明の一実施形態に係る積層セラ
ミックコンデンサの断面図である。
【0033】まず、積層セラミック電子部品の一例とし
ての積層セラミックコンデンサを説明した後、これの製
造方法を説明する。
【0034】図1に示すように、積層セラミック電子部
品としての積層セラミックコンデンサ1は、誘電体層2
と内部電極層3とが交互に複数配置してあるコンデンサ
素子本体10を有する。コンデンサ素子本体10の両端
部には、素子本体10の内部で交互に複数配置された内
部電極層3と各々導通する一対の外部電極4が形成して
ある。
【0035】内部電極層3は、各端面がコンデンサ素子
本体10の対向する2端部の表面に交互に露出するよう
に積層してある。一対の外部電極4は、コンデンサ素子
本体10の両端部に形成され、交互に配置された内部電
極層3の露出端面に接続されて、コンデンサ回路を構成
する。
【0036】誘電体層2の組成は、本発明では特に限定
されないが、たとえば以下の誘電体磁器組成物で構成さ
れる。
【0037】本実施形態の誘電体磁器組成物は、たとえ
ばチタン酸カルシウム、チタン酸ストロンチウムおよび
/またはチタン酸バリウムなどを含む主成分を有し、耐
還元性を有することが好ましい。前記主成分は、たとえ
ば組成式(Ba(1−x)Ca(Ti
(1−z) Zr で示される誘電体酸
化物を含むことが好ましい。この場合の、A、B、x、
zは、いずれも任意の範囲であり、たとえば、0.95
<A/B<1.02、0≦x≦1.00、0≦z≦1.
00である。
【0038】本実施形態の誘電体磁器組成物には、前記
主成分の他に、Sr、Y、Gd、Tb、Dy、V、M
o、Zn、Cd、Ti、Sn、W、Ba、Ca、Mn、
Mg、Cr、SiおよびPの酸化物から選ばれる1種類
以上を含む副成分が含有してあってもよい。誘電体層2
の組成例としては、たとえば以下の態様が挙げられる。
第1に、主成分として、たとえば[(Ba1−x Ca
)O](Ti 1−z Zr)Oで示さ
れる組成の誘電体酸化物が用いられる。この場合x、
z、mは、0≦x≦0.25、0≦z≦0.3、1.0
00≦m≦1.020であることが好ましい。このよう
な主成分に対し、Mn、Y、V、Si、Mgの酸化物お
よび/または焼成により酸化物になる化合物から選ばれ
る少なくとも1種が含まれていることが好ましい。より
好ましくは、Mnの酸化物および/または焼成により酸
化物になる化合物を酸化物(MnO)換算して0.01
〜0.5重量%、Yの酸化物および/または焼成により
酸化物になる化合物を酸化物(Y)換算して
0.05〜0.5重量%、Vの酸化物および/または焼
成により酸化物になる化合物を酸化物(V
換算して0.005〜0.3重量%含有する。さらに好
ましくは、SiOをさらに0.25重量%以下含有
する。なお、前記組成の他に、Mg酸化物が0.5重量
%以下程度含有されていても良い。第2に、主成分とし
て、たとえばBaTiOが用いられる。この場合の
BaとTiとの原子比(Ba/Ti比m)は、0.95
<m<1.01であることが好ましい。このような主成
分に対し、Y、Si、Mg、Mn、Cr、V、の酸化物
および/または焼成により酸化物になる化合物から選ば
れる少なくとも1種以上が含まれていることが好まし
い。より好ましくは、BaTiO100モルに対し
て、Yを0.2〜5モル、SiOを0.
2〜5モル、MgOを0〜3モル含有する。さらに好ま
しくは、MnOまたはCrを0.2〜5モル
含有する。さらにVを0.2モル以下含有す
ることも好ましい。なお、前記組成の他に、Dy、H
o、Gd、Mo、Sr、Ybの中から少なくとも一種の
元素が含有されていてもよい。ただし、本発明では、誘
電体層2の組成は、上記に限定されるものではない。
【0039】各誘電体層2の厚みは、本実施形態では3
0μm以下、好ましくは10μm以下、より好ましくは
5μm以下、さらに好ましくは3μm以下であり、その
下限は好ましくは0.2μm程度である。各誘電体層2
の積層数は、好ましくは50層以上、より好ましくは1
00層以上、さらに好ましくは300層以上である。
【0040】内部電極層3に含有される導電材は、特に
限定されないが、誘電体層10の構成材料が耐還元性を
有する場合は、卑金属を用いることができる。卑金属と
しては、ニッケルまたはニッケル合金が好ましい。合金
中のニッケル含有量は90重量%以上であることが好ま
しい。なお、ニッケルまたはニッケル合金中には、リ
ン、鉄、マグネシウムなどの各種微量成分が0.1重量
%程度以下含まれていてもよい。内部電極層3の厚さ
は、用途などに応じて適宜決定すればよいが、通常0.
5〜5μm、好ましくは0.5〜2μm程度である。
【0041】外部電極4の材質も特に限定されないが、
通常、銅や銅合金、ニッケルやニッケル合金などが用い
られるが、銀や銀とパラジウムの合金なども使用するこ
とができる。外部電極4の厚みも特に限定されないが、
通常10〜50μm程度である。
【0042】積層セラミックコンデンサ1の形状やサイ
ズは、目的や用途に応じて適宜決定すればよく、コンデ
ンサ1が直方体形状の場合は、サイズは、通常、縦0.
6〜3.2mm×横0.3〜1.6mm×高さ0.1〜
1.2mm程度である。
【0043】特に、本実施形態に係る積層セラミックコ
ンデンサ1は、後述する本発明の焼成方法を用いて製造
されるので、その形状に異方性を生じていない。具体的
には、積層セラミックコンデンサ1の最大厚みをb(図
1参照)とし、最小厚みをa(図1参照)とした場合
に、厚み差が異なる割合を式({(b−a)/a}×1
00)で算出した場合、従来品よりもその値を小さく、
好ましくはほとんど0%に近づけることができる。
【0044】異方性が生じる度合いは、誘電体層2の積
層数や厚みなどの設計によって変化するが、コンデンサ
素子本体10のサイズが、たとえば縦3.2mm×横
1.6mm×厚み0.6mm、誘電体層2の積層数が1
00、誘電体層2の厚さが4μm、内部電極層3の厚さ
が2μmである場合に、式({(b−a)/a}×10
0)の値を6%未満にすることができる。なお、従来の
積層セラミックコンデンサにおいて、これと同一サイズ
では8%程度が限界であった。
【0045】本実施形態に係る積層セラミックコンデン
サ1は、ペーストを用いた通常の印刷法やシート法によ
りグリーンチップを作製し、これを焼成した後、外部電
極を印刷または転写して焼成することにより製造するこ
とができる。以下に、本実施形態に係る積層セラミック
コンデンサ1の製造方法の一例を説明する。
【0046】まず、誘電体層用ペースト、内部電極層用
ペースト、外部電極用ペーストをそれぞれ製造する。
【0047】誘電体層用ペーストは、誘電体原料と有機
ビヒクルとを混練した有機系の塗料であってもよく、水
系の塗料であってもよい。
【0048】誘電体原料としては、複合酸化物や酸化物
となる各種化合物、たとえば炭酸塩、硝酸塩、水酸化
物、有機金属化合物などから適宜選択され、混合して用
いることができる。
【0049】有機ビヒクルとは、バインダを有機溶剤中
に溶解したものであり、有機ビヒクルに用いられるバイ
ンダは、特に限定されず、エチルセルロース、ポリビニ
ルブチラール等の通常の各種バインダから適宜選択すれ
ばよい。また、このとき用いられる有機溶剤も特に限定
されず、印刷法やシート法等利用する方法に応じてテル
ピネオール、ブチルカルビトール、アセトン、トルエン
等の有機溶剤から適宜選択すればよい。
【0050】また、水溶系塗料とは、水に水溶性バイン
ダ、分散剤等を溶解させたものであり、水溶系バインダ
は、特に限定されず、ポリビニルアルコール、セルロー
ス、水溶性アクリル樹脂、エマルジョン等から適宜選択
すればよい。
【0051】内部電極層用ペーストは、上述した各種導
電性金属や合金からなる導電材料あるいは焼成後に上述
した導電材料となる各種酸化物、有機金属化合物、レジ
ネート等と、上述した有機ビヒクルとを混練して調製さ
れる。また、外部電極用ペーストも、この内部電極層用
ペーストと同様にして調製される。
【0052】上述した各ペーストの有機ビヒクルの含有
量は、特に限定されず、通常の含有量、たとえば、バイ
ンダは1〜5重量%程度、溶剤は10〜50重量%程度
とすればよい。また、各ペースト中には必要に応じて各
種分散剤、可塑剤、誘電体、絶縁体等から選択される添
加物が含有されても良い。
【0053】印刷法を用いる場合は、誘電体層用ペース
ト、および所定パターンの内部電極層用ペーストをポリ
エチレンテレフタレート等の基板上に積層印刷し、所定
形状に切断したのち基板から剥離することでグリーンチ
ップとする。これに対して、シート法を用いる場合は、
誘電体層用ペーストを用いてグリーンシートを形成し、
この上に内部電極層用ペーストを所定パターンで印刷し
た後、積層してグリーンチップとする。
【0054】次に、得られたグリーンチップを、脱バイ
ンダおよび焼成する。
【0055】グリーンチップの脱バインダ処理の雰囲気
は、特に限定されないが、たとえば大気中、 加湿した
窒素ガス雰囲気中、または加湿した窒素と水素の混合ガ
スなどの各種雰囲気で行なうことができる。焼成前に脱
バインダ処理が不完全であると、本焼成時に残留カーボ
ンによってクラック等の構造欠陥が発生しやすくなる。
このため、焼成に先立って脱バインダ処理を十分に行っ
ておく必要がある。なお、脱バインダ処理の目的は、あ
くまでもグリーンチップからバインダを除去することで
あって誘電体を焼結することではない。このため、通常
は誘電体が焼結を始める温度までは温度を上げず、具体
的には、たとえば1000℃未満、好ましくは800℃
以下の温度でバインダは十分に除去される。脱バインダ
は、通常、0.5〜24時間程度、所定の温度にて保持
することが行なわれる。そうすることによってバインダ
が十分に除去されるので好ましい。本発明の特徴とする
ところは、これらの脱バインダ処理後の、焼成工程に属
するものである。
【0056】そして、脱バインダ後のグリーンチップ
は、焼成工程に供される。
【0057】本実施形態では、焼成工程は、昇温工程
と、温度保持工程と、降温工程とを有する。
【0058】昇温工程は、雰囲気温度を焼成温度まで昇
温させる工程である。昇温工程は、焼成温度まで昇温さ
せればよく、その過程は特に限定されない。本発明の効
果を得るためには、焼成温度まで所定の昇温速度で昇温
させてもよいし、あるいは一旦、所定温度(たとえば焼
成温度より低い温度(たとえば1150℃程度))まで
昇温させ、この所定温度から(たとえば室温にまで)降
温させた後に、焼成温度まで所定の昇温速度で昇温させ
てもよい。
【0059】昇温工程の初期段階では、加湿した窒素ガ
ス雰囲気下で昇温する。この雰囲気は、内部電極に含ま
れる卑金属が酸化しやすい雰囲気である。
【0060】そして、昇温工程の途中から水素を導入す
る。水素の導入方法は、特に限定されず、たとえば、導
入当初から所定濃度の水素を導入してもよいし、あるい
は、たとえば雰囲気温度が100℃程度上昇した時点で
水素濃度が5容量%程度になるといった、濃度勾配をつ
けながら所定濃度に向けて水素を導入していってもよ
い。いずれにしても、焼成雰囲気での酸素分圧が低下し
て還元状態が強まる。
【0061】なお、酸素分圧は、温度、水素濃度、ウェ
ッターの温度によって大きく変わるので、これらを綿密
に制御することが重要である。たとえば50℃におい
て、水素を導入しない(0%)場合と、水素を5%導入
する場合とでは、酸素分圧はそれぞれ、約1×10
−21 Pa、約4×10−70 Paであり、桁にし
て50桁近くの違いがある。また500℃においても、
水素が0%の場合と5%導入した場合とでは、酸素分圧
はそれぞれ、約3×10−6Pa、約6×10−24
aであり、10桁以上の違いがある。さらに1100℃
においても同様に、水素が0%の場合と5%導入した場
合とでは、酸素分圧はそれぞれ、約2×10 −1Pa、
約2×10−9Paであり、8桁の違いがある。
【0062】本発明の焼成方法では、ある特定の温度範
囲において酸素分圧を好ましくは6桁以上、急激に変化
させることが特徴である。すなわち、水素を導入する温
度において、水素導入前後の酸素分圧の差が6桁以上と
なるように水素を導入することが好ましい。
【0063】なお、ウェッターの温度を変更することに
よっても酸素分圧を変化させることはできるが、この方
法では、特に1000℃以上の高温において、酸素分圧
を6桁以上変化させることは困難である。
【0064】なお、水素導入後の雰囲気は、窒素を主成
分とし、水素:1〜10容量%、0〜50℃における水
蒸気圧によって加湿されていることが好ましい。加湿す
るには、たとえばウェッターなどを用いることができ
る。ウェッター温度は、水素の導入開始前後において同
一であってもよいし、あるいは異なっていてもよい。
【0065】このように、本発明では、あえてNiを酸
化することに特徴がある。一般的には焼成時にNiが酸
化することによって特性の劣化、構造欠陥等の発生がお
こりやすくなることからNiの酸化を抑えた焼成を行
う。しかし本発明では、Niをある程度酸化させること
によってNiの焼結を遅らせることが可能になる。その
後、水素を導入して、酸化された卑金属を急激に還元さ
せる。これにより、内部電極に含まれる卑金属(たとえ
ばNi)の球状化が抑制されるため、多層時に顕著であ
る積層方向への膨張が効果的に抑制され、構造欠陥の少
ない積層セラミックコンデンサ1を製造することができ
る。しかも得られる積層セラミックコンデンサ1の誘電
率(静電容量)が増大し、絶縁抵抗(IR)の不良が改
善される。
【0066】焼成温度まで所定の昇温速度で昇温する場
合において、水素を導入する温度は、特に限定されない
が、好ましくは1000℃以上、より好ましくは110
0℃以上、さらに好ましくは1150℃以上である。水
素を導入する温度の下限を1000℃とすることで、得
られるコンデンサ1の絶縁抵抗(IR)の不良率改善が
期待できる。積層数が多いほど絶縁抵抗の劣化が顕著に
なってくる傾向があるが、1000℃以上で水素の導入
を開始することで、300層以上の多層品においても絶
縁抵抗の劣化が防止される。すなわち、水素の導入開始
温度を1000℃以上とすることで、特に多層時におけ
る効果を顕著にすることができる。
【0067】ただし、焼成温度まで所定の昇温速度で昇
温せず、一旦、焼成温度より低い所定温度(たとえば1
150℃程度)まで昇温させ、この所定温度からたとえ
ば室温にまで降温させた後に水素を導入する場合におい
て、水素を導入する温度は、特に限定されず、内部電極
に含まれる卑金属が酸化される前であってもよい。この
温度は、たとえば室温(25℃程度)であってもよい。
このように、一旦、所定温度まで昇降温させた後に水素
を導入する場合の導入温度が室温でもよい。その理由
は、必ずしも明らかではないが、一旦、水素を導入せず
に、所定温度まで昇温することによって、内部電極の酸
化が進むとともに、誘電体の焼結が進むことによるもの
と推定される。
【0068】本発明では、水素を導入する温度で、たと
えば0〜180分程度、好ましくは0〜120分程度、
保持することも好ましい。
【0069】その反面、焼成温度(誘電体の焼結温度)
に達した後に水素を導入したり、あるいは降温工程の途
中に初めて水素の導入を行うと、誘電体層の焼結が不十
分になり、特性の劣化に繋がりうる。したがって、水素
の導入開始温度の上限は、焼成温度(昇温工程を経て焼
成温度に達した時点であって、温度保持工程に入る前)
であることが好ましい。
【0070】昇温速度は、好ましくは50〜500℃/
時間、より好ましくは200〜300℃/時間である。
【0071】温度保持工程は、前記焼成温度で保持する
工程である。温度保持工程では、前記雰囲気を変更せず
に、加湿した窒素ガスと水素ガスとの混合ガス雰囲気下
で焼成温度を一定時間保持することが好ましい。焼成温
度は、通常、誘電体の焼結温度であり、好ましくは10
00〜1400℃、より好ましくは1150〜1350
℃である。焼成温度が低すぎると、焼結体の緻密化が不
十分となる。焼成温度が高すぎると、内部電極の異常焼
結による電極の途切れ、または内部電極を構成する材質
の拡散により、得られる積層セラミックコンデンサ1の
容量温度特性が悪化する。焼成温度の保持時間は、好ま
しくは0.5〜8時間、より好ましくは1〜3時間であ
る。
【0072】降温工程は、前記焼成温度から降温させる
工程である。降温工程では、前記温度保持工程での雰囲
気を変更せずに、加湿した窒素ガスと水素ガスとの混合
ガス雰囲気下で降温させてもよいが、降温工程の途中か
ら雰囲気を変更してもよい。雰囲気を変更する場合は、
前記昇温工程の途中から導入されている水素を、降温工
程の途中から停止することにより、加湿した窒素ガス雰
囲気下に変更する。すなわち、降温工程の途中までは、
加湿した窒素と水素との混合ガス雰囲気下で降温を行
い、途中からは水素の導入を停止して、加湿した窒素ガ
ス雰囲気下で降温させてもよい。こうすることで、酸素
分圧を増加させて酸化状態を高め、これによりアニール
効果を得ることができる。
【0073】水素の導入を停止する場合、その温度は、
好ましくは1100℃以下、より好ましくは1050℃
以下である。水素の導入を停止する温度の上限を110
0℃とすることで、アニール効果を効率的に得ることが
できる。
【0074】降温速度は、好ましくは50〜500℃/
時間、より好ましくは200〜300℃/時間である。
【0075】アニール雰囲気の酸素分圧は、好ましくは
10−4Pa以上、より好ましくは10−1〜10Pa
である。酸素分圧が低すぎると誘電体層2の再酸化が困
難となり、酸素分圧が高すぎると内部電極層3が酸化さ
れるおそれがある。
【0076】アニールの際の保持温度は、1100℃以
下、より好ましくは500〜1100℃である。保持温
度が低すぎると誘電体層の再酸化が不充分となって絶縁
抵抗が悪化し、その加速寿命も短くなる傾向がある。ま
た、保持温度が高すぎると内部電極が酸化されて容量が
低下するだけでなく、誘電体素地と反応してしまい、容
量温度特性、絶縁抵抗およびその加速寿命が悪化する傾
向がある。なお、アニールは昇温行程および降温行程の
みから構成することもできる。この場合には、温度保持
時間はゼロであり、保持温度は最高温度と同義である。
【0077】これ以外のアニール条件としては、温度保
持時間を0〜20時間、より好ましくは6〜10時間、
冷却速度を50〜500℃/時間、より好ましくは10
0〜300℃/時間とし、アニールの雰囲気ガスとして
は、たとえば、窒素ガスを加湿して用いることが望まし
い。
【0078】なお、上述した焼成と同様に、前記脱バイ
ンダおよびアニールにおいて、窒素ガスや混合ガスを加
湿するためには、たとえばウェッター等を用いることが
でき、この場合の水温は5〜75℃とすることが望まし
い。
【0079】また、これら脱バインダ処理、焼成および
アニールは連続して行ってもよいし、あるいは互いに独
立して行っても良い。
【0080】得られたコンデンサ焼成体に、たとえば、
バレル研磨やサンドブラストにより端面研磨を施し、外
部電極用ペーストを印刷または転写して焼成し、外部電
極6,8を形成する。外部電極用ペーストの焼成条件
は、たとえば、加湿した窒素ガスと水素ガスとの混合ガ
ス中で600〜800℃にて10分〜1時間程度とする
ことが好ましい。そして、必要に応じて一対の外部電極
4の表面にメッキ等により被覆層(パッド層)を形成す
る。
【0081】このようにして製造される積層セラミック
コンデンサ1は、はんだ付け等によってプリント基板上
に実装され、各種電子機器に用いられる。
【0082】本実施形態によれば、多層時に顕著である
積層方向への膨張が効果的に抑制され、構造欠陥の少な
い積層セラミックコンデンサ1を製造することができ
る。しかも本実施形態によれば、得られる積層セラミッ
クコンデンサ1の誘電率(静電容量)が増大し、絶縁抵
抗(IR)の不良が改善される。
【0083】以上、本発明の実施形態について説明して
きたが、本発明はこうした実施形態に何等限定されるも
のではなく、本発明の要旨を逸脱しない範囲内において
種々なる態様で実施し得ることは勿論である。
【0084】たとえば、上述した実施形態では、本発明
に係る積層セラミック電子部品として積層セラミックコ
ンデンサを例示したが、本発明に係る積層セラミック電
子部品としては、積層セラミックコンデンサに限定され
ず、誘電体層と内部電極とが交互に積層してある素体を
有するものであれば何でも良い。
【0085】
【実施例】以下、本発明の具体的実施例を挙げ、本発明
をさらに詳細に説明する。
【0086】実施例1 まず、誘電体層用ペーストを次に示すようにして作製し
た。
【0087】出発原料として、粒径0.1〜1μmのB
aCO、CaCO、TiO 、ZrO
MnCO、SiO、Yなどの粉末を
用いた。
【0088】これらの粉末を、焼成により、BaTiO
の一部をCa、Zrで置換した材料である組成式
{(Ba0.95Ca0.05)(Ti0.8 Zr
0.2)O}として100モル%、MnOに換算し
て0.2モル%、SiOに換算して0.16モル
%、Yとして0.3モル%の組成となるよう
に混合し、ボールミルにより16時間湿式混合し、乾燥
させて誘電体原料とした。
【0089】得られた誘電体原料100重量部と、アク
リル樹脂4.8重量部、塩化メチレン40重量部、トリ
クロロエタン20重量部、ミネラルスピリット6重量部
およびアセトン4重量部とをボールミルで混合してペー
スト化した。
【0090】次に、内部電極層用ペーストを次に示すよ
うにして作製した。平均粒径0.8μmのNi粒子10
0重量部と、有機ビヒクル(エチルセルロース樹脂8重
量部をブチルカルビトール92重量部に溶解したもの)
40重量部およびブチルカルビトール10重量部とを3
本ロールにより混練し、ペースト化した。
【0091】次に、外部電極用ペーストを次に示すよう
にして作製した。平均粒径0.5μmのCu粒子100
重量部と、有機ビヒクル(エチルセルロース樹脂8重量
部をブチルカルビトール92重量部に溶解したもの)3
5重量部およびブチルカルビトール7重量部とを混練
し、ペースト化した。
【0092】次いで、上記誘電体層用ペーストを用いて
PETフィルム上に、厚さ6μmのグリーンシートを形
成し、この上に内部電極層用ペーストを所定パターンで
印刷したのち、PETフィルムからグリーンシートを剥
離した。
【0093】次いで、これらのグリーンシートと保護用
グリーンシート(内部電極層用ペーストを印刷しないも
の)とを積層、圧着してグリーンチップを得た。内部電
極を有するシートの積層数は100層とした。
【0094】次いで、グリーンチップを所定サイズに切
断し、脱バインダ工程、焼成工程およびアニール(熱処
理)を行って、積層セラミック焼成体を得た。
【0095】脱バインダ処理は、次の条件で行った。
【0096】昇温時間:15℃/時間、 保持温度:280℃、 保持時間:8時間、 雰囲気:空気中。
【0097】焼成は、次の条件で行った。
【0098】まず、昇温速度:200℃/時間にて、加
湿した窒素ガス雰囲気(酸素分圧=10−1Pa程度)
下で、室温(25℃)から1100℃まで昇温した。そ
して、1100℃の時点で水素の導入を開始し、加湿し
た窒素ガスと水素ガスとの混合ガスの雰囲気(H
5容量%、酸素分圧=10−8Pa程度)に変更した。
この雰囲気下で焼成温度:1220℃まで昇温させた。
【0099】次いで、雰囲気を変更しないで、焼成温
度:1220℃を2時間維持して焼成を行った。
【0100】次いで、雰囲気を変更しないで、降温速
度:200℃/時間にて、室温(25℃)まで降温させ
た。
【0101】アニールは、次の条件で行った。
【0102】保持温度:1000℃、 保持時間:3時間、 降温速度:300℃/時間、 雰囲気:加湿した窒素ガス(酸素分圧=10−1
a)。
【0103】なお、焼成およびアニールの際の雰囲気ガ
スの加湿には、水温を20℃としたウェッターを用い
た。
【0104】次に、積層セラミック焼成体の端面をサン
ドブラストにて研磨したのち、外部電極用ペーストを端
面に転写し、加湿した窒素ガスと水素ガスとの混合ガス
雰囲気下で、800℃にて10分間焼成して外部電極を
形成し、図1に示す構成の積層セラミックコンデンサ試
料を得た。
【0105】得られたコンデンサ試料は、サイズが3.
2mm×1.6mm×0.6mmであり、2つの内部電
極層の間に挟まれる誘電体層の数は100、その厚さは
3μmであり、内部電極層の厚さは1.5μmであっ
た。
【0106】得られたコンデンサ試料の静電容量、絶縁
抵抗(IR)の不良率、および形状異方性をそれぞれ評
価した。
【0107】静電容量(μF)は、10個のコンデンサ
試料に対し、基準温度25℃でデジタルLCRメータ
(YHP社製4274A)にて、周波数120Hz,入
力信号レベル(測定電圧)0.5Vrmsの条件下で、
静電容量を測定し、その平均値を算出した。その結果、
13μFであった。
【0108】絶縁抵抗(IR)の不良率(%)は、10
0個のコンデンサ試料を用い、これらのうち、IR<1
×10Ωであるものを不良として、全体個数中の不
良の割合をパーセンテージで求め、不良率とした。その
結果、50%であった。なお、絶縁抵抗(IR)は、絶
縁抵抗計(アドバンテスト社製R8340A)を用い
て、25℃においてDC10Vを、コンデンサ試料に6
0秒間印加した後に測定した。
【0109】形状異方性は、20個のコンデンサ試料を
用い、これらの試料の最大厚み(b)と最小厚み(a)
とをそれぞれ求め、{(b−a)/a}×100の式に
より、厚み差が異なる割合(%)を算出してその平均を
求めた。そして、その値が6%未満である場合を
「○」、6%以上である場合を「×」とした。その結
果、本実施例では「○」であり、形状異方性は認められ
なかった。
【0110】実施例2 焼成工程において、1150℃まで昇温した時点で水素
の導入を開始した以外は、実施例1と同様にして、コン
デンサ試料を得た。そして実施例1と同様にして評価し
た。
【0111】その結果、得られたコンデンサ試料の静電
容量は、15μFであり、実施例1と比較すると容量が
増大することが確認できた。コンデンサ試料の絶縁抵抗
(IR)の不良率は、0%であり、実施例1と比較する
と、飛躍的にIR不良率の改善がなされていることが確
認できた。コンデンサ試料の形状異方性は「○」であ
り、形状異方性は認められなかった。
【0112】実施例3 焼成工程において、焼成温度:1220℃になった時点
で水素の導入を開始した以外は、実施例1と同様にし
て、コンデンサ試料を得た。そして実施例1と同様にし
て評価した。
【0113】その結果、得られたコンデンサ試料の静電
容量は、14μFであり、実施例1と比較すると容量が
増大した。これに対し、実施例2と比較すると、若干の
容量の低下が確認された。その理由は、必ずしも明らか
ではないが、焼成温度になった時点で水素の導入を開始
すると、誘電体の焼結が不十分な傾向になり、その結
果、容量が低下したことによる、と推定される。コンデ
ンサ試料の絶縁抵抗(IR)の不良率は、0%であり、
実施例1と比較すると、飛躍的にIR不良率の改善がな
されていることが確認できた。コンデンサ試料の形状異
方性は「○」であり、形状異方性は認められなかった。
【0114】比較例1 焼成工程において、昇温開始時の室温(25℃)から水
素の導入を開始し、加湿した窒素と水素との混合ガス雰
囲気下とした以外は、実施例1と同様にして、コンデン
サ試料を得た。そして実施例1と同様にして評価した。
【0115】その結果、得られたコンデンサ試料の静電
容量は、11μFであった。コンデンサ試料の絶縁抵抗
(IR)の不良率は、95%であった。コンデンサ試料
の形状異方性は「×」であった。各評価は、いずれも実
施例1〜3と比較すると劣っており、実施例1〜3の優
位性が確認できた。
【0116】比較例2 焼成工程において、800℃まで昇温した時点で水素の
導入を開始した以外は、実施例1と同様にして、コンデ
ンサ試料を得た。そして実施例1と同様にして評価し
た。
【0117】その結果、得られたコンデンサ試料の静電
容量は、11μFであった。コンデンサ試料の絶縁抵抗
(IR)の不良率は、95%であった。コンデンサ試料
の形状異方性は「×」であった。各評価は、いずれも実
施例1〜3と比較すると劣っており、実施例1〜3の優
位性が確認できた。
【0118】実施例4 2つの内部電極層の間に挟まれる誘電体層の数は500
とした以外は、実施例1と同様にして、コンデンサ試料
を得た。そして実施例1と同様にして評価した。
【0119】その結果、得られたコンデンサ試料の静電
容量は、74μFであった。コンデンサ試料の絶縁抵抗
(IR)の不良率は、50%であった。コンデンサ試料
の形状異方性は「○」であり、形状異方性は認められな
かった。
【0120】実施例5 2つの内部電極層の間に挟まれる誘電体層の数は500
とした以外は、実施例2と同様にして、コンデンサ試料
を得た。そして実施例2と同様にして評価した。
【0121】その結果、得られたコンデンサ試料の静電
容量は、80μFであり、実施例4と比較すると容量が
増大することが確認できた。コンデンサ試料の絶縁抵抗
(IR)の不良率は、0%であり、実施例4と比較する
と、飛躍的にIR不良率の改善がなされていることが確
認できた。コンデンサ試料の形状異方性は「○」であ
り、形状異方性は認められなかった。
【0122】実施例6 2つの内部電極層の間に挟まれる誘電体層の数は500
とした以外は、実施例3と同様にして、コンデンサ試料
を得た。そして実施例3と同様にして評価した。
【0123】その結果、得られたコンデンサ試料の静電
容量は、78μFであり、実施例4と比較すると容量が
増大した。これに対し、実施例5と比較すると、若干の
容量の低下が確認された。その理由は、焼成温度になっ
た時点で水素の導入を開始すると、誘電体の焼結が不十
分な傾向になり、その結果、容量が低下したことによ
る、と推定される。コンデンサ試料の絶縁抵抗(IR)
の不良率は、0%であり、実施例4と比較すると、飛躍
的にIR不良率の改善がなされていることが確認でき
た。コンデンサ試料の形状異方性は「○」であり、形状
異方性は認められなかった。
【0124】比較例3 2つの内部電極層の間に挟まれる誘電体層の数は500
とした以外は、比較例1と同様にして、コンデンサ試料
を得た。そして比較例1と同様にして評価した。
【0125】その結果、得られたコンデンサ試料の静電
容量は、62μFであった。コンデンサ試料の絶縁抵抗
(IR)の不良率は、100%であった。コンデンサ試
料の形状異方性は「×」であった。各評価は、いずれも
実施例4〜6と比較すると劣っており、実施例4〜6の
優位性が確認できた。
【0126】比較例4 2つの内部電極層の間に挟まれる誘電体層の数は500
とした以外は、比較例2と同様にして、コンデンサ試料
を得た。そして比較例2と同様にして評価した。
【0127】その結果、得られたコンデンサ試料の静電
容量は、62μFであった。コンデンサ試料の絶縁抵抗
(IR)の不良率は、100%であった。コンデンサ試
料の形状異方性は「×」であった。各評価は、いずれも
実施例4〜6比較すると劣っており、実施例4〜6の優
位性が確認できた。
【0128】実施例7 2つの内部電極層の間に挟まれる誘電体層の数は500
とした。また、焼成における降温工程において、110
0℃まで降温した時点で水素の導入を停止し、加湿した
窒素雰囲気(酸素分圧=10−1Pa程度)に変更して
室温(25℃)まで降温させた。さらにアニールを行わ
なかった。これら以外は、実施例6と同様にして、コン
デンサ試料を得た。そして、実施例6と同様にして評価
した。
【0129】その結果、得られたコンデンサ試料の静電
容量は、80μFであった。コンデンサ試料の絶縁抵抗
(IR)の不良率は、0%であった。コンデンサ試料の
形状異方性は「○」であり、形状異方性は認められなか
った。
【0130】実施例8 まず、昇温速度:200℃/時間にて、加湿した窒素ガ
ス雰囲気(酸素分圧=10−1Pa程度)下で、室温
(25℃)から1150℃まで昇温し、この温度を60
分保持した後、室温(25℃)まで降温させた。その
後、水素の導入を開始し、加湿した窒素ガスと水素ガス
との混合ガスの雰囲気(H:5容量%)に変更し
た。この雰囲気下で昇温速度:200℃/時間にて、焼
成温度:1220℃まで昇温させた。そして、雰囲気を
変更しないで、焼成温度:1220℃を2時間維持して
焼成を行った後、降温速度:200℃/時間にて、室温
(25℃)まで降温させた。これら以外は、実施例1と
同様にして、コンデンサ試料を得た。そして、実施例1
と同様にして評価した。
【0131】その結果、得られたコンデンサ試料の静電
容量は、14μFであった。コンデンサ試料の絶縁抵抗
(IR)の不良率は、0%であった。コンデンサ試料の
形状異方性は「○」であり、形状異方性は認められなか
った。
【0132】なお、実施例8では、結果的に室温(25
℃)から水素を導入している点で、比較例1と共通する
が、静電容量、IR不良率および形状異方性がいずれも
良好である点で比較例1と異なる。その理由は、必ずし
も明らかではないが、一旦、水素を導入せずに、所定温
度まで昇温することによって、内部電極の酸化が進むと
ともに、誘電体の焼結が進むためであると推定される。
【0133】実施例9 水素の導入を開始した温度(1150℃)で、30分保
持した後、焼成温度:1220℃まで昇温させた。そし
て、雰囲気を変更しないで、焼成温度:1220℃を2
時間維持して焼成を行った後、降温速度:200℃/時
間にて、室温(25℃)まで降温させた。これら以外
は、実施例2と同様にして、コンデンサ試料を得た。そ
して、実施例2と同様にして評価した。
【0134】その結果、得られたコンデンサ試料の静電
容量は、14μFであった。コンデンサ試料の絶縁抵抗
(IR)の不良率は、0%であった。コンデンサ試料の
形状異方性は「○」であり、形状異方性は認められなか
った。
【0135】実施例10 1220℃の時点でH:5容量%(酸素分圧=10
−8Pa程度)になるような濃度勾配をつけて、115
0℃の時点で水素の導入を開始した以外は、実施例1と
同様にして、コンデンサ試料を得た。そして実施例1と
同様にして評価した。
【0136】その結果、得られたコンデンサ試料の静電
容量は、15μFであった。コンデンサ試料の絶縁抵抗
(IR)の不良率は、0%であった。コンデンサ試料の
形状異方性は「○」であり、形状異方性は認められなか
った。
【0137】なお、これらの結果を、まとめて表1に示
す。
【0138】
【表1】
【0139】実施例11 出発原料として、BaTiO(Ba/Ti=1.00
0)として100モル%、Yとして1.0モ
ル%、(Ba0.58Ca0.42)SiO に換算し
て2.0モル%、Crに換算して0.2モル
%、MgOに換算して1.8モル%、Vに換
算して0.06モル%の組成となるように混合し、ボー
ルミルにより16時間湿式混合し、乾燥させて得られる
誘電体原料を用いた。そして、水素導入温度:1150
℃、焼成温度:1280℃を2時間、誘電体層グリーン
シートの厚み:5μm、シートの積層数:280層とし
た以外は、実施例1と同じ手順・条件にてコンデンサ試
料を得た。得られたコンデンサ試料は、サイズが3.2
mm×1.6mm×0.6mmであり、2つの内部電極
層の間に挟まれる誘電体層の数は280、その厚さは3
μmであった。このコンデンサ試料の断面を研磨し、光
学顕微鏡にて観察し、内部電極層の厚みをマイクロメー
タを用いて測定した。その結果、内部電極層の厚みは約
1.05μmであり、積層方向の厚み増加を抑制でき
た。実施例12 水素導入温度を1200℃とした以外は、実施例11と
同じ手順・条件にてコンデンサ試料を得た。そして実施
例11と同様に評価した。その結果、内部電極層の厚み
は約1.08μmであり、積層方向の厚み増加を抑制で
きた。比較例5 水素導入温度を比較例1と同様に室温(25℃)とした
以外は、実施例11と同じ手順・条件にてコンデンサ試
料を得た。そして実施例11と同様に評価した。その結
果、内部電極層の厚みは約1.32μmであり、積層方
向の厚み増加を抑制できなかった。この点で、実施例1
1〜12の優位性が確認できた。なお、これらの結果
を、まとめて表2に示す。
【表2】
【発明の効果】以上説明してきたように、本発明によれ
ば、誘電体層の薄層化や多層化が進んでも、形状異方性
などの構造欠陥を生じにくく、しかも電気特性を向上さ
せつつその劣化を抑制できる積層セラミックコンデンサ
などの積層セラミック電子部品の製造方法を提供するこ
とができる。
【図面の簡単な説明】
【図1】 図1は本発明の一実施形態に係る積層セラミ
ックコンデンサの断面図である。
【符号の説明】
1… 積層セラミックコンデンサ 10… コンデンサ素子本体 2… 誘電体層 3… 内部電極層 4… 外部電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平9−227239(JP,A) 特開2001−97773(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01G 4/00 - 17/00

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項1】 誘電体層と、卑金属を含む内部電極層と
    が交互に複数配置された焼成前素子本体を焼成する焼成
    工程を有する積層セラミック電子部品の製造方法であっ
    て、 前記焼成工程が、焼成温度まで昇温させる昇温工程を有
    し、 前記昇温工程の温度が1000℃以上焼成温度以下にな
    った時点から水素を導入することを特徴とする積層セラ
    ミック電子部品の製造方法。
  2. 【請求項2】 誘電体層と、卑金属を含む内部電極層と
    が交互に複数配置された焼成前素子本体を焼成する焼成
    工程を有する積層セラミック電子部品の製造方法であっ
    て、 前記焼成工程が、焼成温度まで所定の昇温速度で昇温さ
    せる昇温工程を有し、 前記昇温工程の温度が1000℃以上焼成温度以下にな
    った時点から水素を導入することを特徴とする積層セラ
    ミック電子部品の製造方法。
  3. 【請求項3】 前記焼成工程の前に、焼成前素子本体の
    脱脂を行う脱バインダ工程を、さらに有する請求項1
    たは2に記載の積層セラミック電子部品の製造方法。
  4. 【請求項4】 誘電体層と、卑金属を含む内部電極層と
    が交互に複数配置された焼成前素子本体の脱脂を行う脱
    バインダ工程と、脱脂後の焼成前素子本体を焼成する焼
    成工程とを有する積層セラミック電子部品の製造方法で
    あって、 前記焼成工程が、1000℃以上焼成温度以下の所定温
    度まで昇温させ、この所定温度から降温させた後に、焼
    成温度まで昇温させる昇温工程を有し、 前記降温後から水素を導入することを特徴とする積層セ
    ラミック電子部品の製造方法。
  5. 【請求項5】 前記水素を導入する温度において、水素
    導入前後の酸素分圧の差が6桁以上となるように水素を
    導入する請求項1〜4のいずれかに記載の積層セラミッ
    ク電子部品の製造方法。
  6. 【請求項6】 所定濃度の水素を導入する、請求項1〜
    5のいずれかに記載の積層セラミック電子部品の製造方
    法。
  7. 【請求項7】 導入する水素濃度を漸次変化させる請求
    項1〜5のいずれかに記載の積層セラミック電子部品の
    製造方法。
  8. 【請求項8】 前記水素を導入する前の雰囲気が、加湿
    した窒素ガス雰囲気下である請求項1〜7のいずれか
    記載の積層セラミック電子部品の製造方法。
  9. 【請求項9】 前記水素を導入する温度で所定時間保持
    する請求項1〜8のいずれかに記載の積層セラミック電
    子部品の製造方法。
  10. 【請求項10】 前記焼成前素子本体が、50層以上の
    誘電体層を持つ請求項1〜のいずれかに記載の積層セ
    ラミック電子部品の製造方法。
  11. 【請求項11】 前記卑金属が、ニッケルまたはニッケ
    ル合金である請求項1〜10のいずれかに記載の積層セ
    ラミック電子部品の製造方法。
  12. 【請求項12】 前記誘電体層が、BaTiOを含
    む主成分を有する請求項1〜11のいずれかに記載の積
    層セラミック電子部品の製造方法。
  13. 【請求項13】 前記誘電体層が、(BaCa)(Ti
    Zr)Oを含む主成分を有する請求項1〜11のい
    ずれかに記載の積層セラミック電子部品の製造方法。
  14. 【請求項14】 前記積層セラミック電子部品が積層セ
    ラミックコンデンサである請求項1〜13のいずれかに
    記載の積層セラミック電子部品の製造方法。
JP2002105259A 2001-04-12 2002-04-08 積層セラミック電子部品の製造方法 Expired - Fee Related JP3520075B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002105259A JP3520075B2 (ja) 2001-04-12 2002-04-08 積層セラミック電子部品の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001113425 2001-04-12
JP2001-113425 2001-04-12
JP2002105259A JP3520075B2 (ja) 2001-04-12 2002-04-08 積層セラミック電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2002373825A JP2002373825A (ja) 2002-12-26
JP3520075B2 true JP3520075B2 (ja) 2004-04-19

Family

ID=26613469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002105259A Expired - Fee Related JP3520075B2 (ja) 2001-04-12 2002-04-08 積層セラミック電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP3520075B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7075775B2 (en) * 2004-05-27 2006-07-11 Kyocera Corporation Chip-type electronic component
JP5118291B2 (ja) * 2004-05-27 2013-01-16 京セラ株式会社 チップ型電子部品
BR112014000104B1 (pt) 2011-07-05 2021-08-03 Canon Kabushiki Kaisha Elemento piezoelétrico, elemento piezoelétrico de múltiplas camadas, cabeçote de descarga de líquido, aparelho de descarga de líquido, motor ultrassônico, aparelho óptico, e aparelho eletrônico
JP6080397B2 (ja) * 2011-07-05 2017-02-15 キヤノン株式会社 圧電材料、圧電素子、積層圧電素子、液体吐出ヘッド、液体吐出装置、超音波モータ、光学機器、圧電音響部品および電子機器
JP6168721B2 (ja) * 2012-01-20 2017-07-26 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP6537766B2 (ja) * 2013-07-30 2019-07-03 Tdk株式会社 チップ型電子部品

Also Published As

Publication number Publication date
JP2002373825A (ja) 2002-12-26

Similar Documents

Publication Publication Date Title
JP4821357B2 (ja) 電子部品、誘電体磁器組成物およびその製造方法
JP4839913B2 (ja) 電子部品、誘電体磁器組成物およびその製造方法
KR101358488B1 (ko) 유전체 자기 조성물 및 전자 부품
JP2005145791A (ja) 電子部品、誘電体磁器組成物およびその製造方法
JP4863005B2 (ja) 誘電体磁器組成物および電子部品
JP3924286B2 (ja) 積層セラミック電子部品の製造方法
JP2762427B2 (ja) 積層型セラミックチップコンデンサ
JP4576807B2 (ja) 誘電体磁器組成物および電子部品
JP4863007B2 (ja) 誘電体磁器組成物および電子部品
JP4661203B2 (ja) セラミック電子部品およびその製造方法
JP4556924B2 (ja) 誘電体磁器組成物および電子部品
JP2006310646A (ja) 積層セラミック電子部品の製造方法
JP3520075B2 (ja) 積層セラミック電子部品の製造方法
JP2008162862A (ja) 誘電体磁器組成物および電子部品
JP2007234330A (ja) 導電体ペーストおよび電子部品
JP3908458B2 (ja) 誘電体磁器組成物の製造方法
JP2784982B2 (ja) 積層型セラミックチップコンデンサ
JP4547945B2 (ja) 電子部品、誘電体磁器組成物およびその製造方法
JP2975459B2 (ja) 積層型セラミックチップコンデンサ
JP2008174434A (ja) 誘電体磁器組成物および電子部品
JP4432882B2 (ja) 積層型電子部品およびその製造方法
JP4098206B2 (ja) 誘電体磁器組成物および電子部品
JP4403733B2 (ja) 積層セラミック電子部品の製造方法
JP2002343669A (ja) 積層セラミック電子部品
JP2006310645A (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040130

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140206

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees