JPH09246017A - 積層型チップバリスタ及びその製造方法 - Google Patents
積層型チップバリスタ及びその製造方法Info
- Publication number
- JPH09246017A JPH09246017A JP8049702A JP4970296A JPH09246017A JP H09246017 A JPH09246017 A JP H09246017A JP 8049702 A JP8049702 A JP 8049702A JP 4970296 A JP4970296 A JP 4970296A JP H09246017 A JPH09246017 A JP H09246017A
- Authority
- JP
- Japan
- Prior art keywords
- varistor
- metal
- chip varistor
- zinc oxide
- ion concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【課題】ガラスコート等の絶縁保護層を無くしても、電
気メッキによるバリスタの素体表面にメッキが付かず、
半田耐熱性及び半田付け性が良く、更に低コストで高信
頼性の積層型チップバリスタを提供することが解決すべ
き課題である。 【解決手段】二次イオン質量分析法（ＳＩＭＳ）による
測定結果が、バリスタ素体の表面近傍に含まれる金属Ｌ
ｉまたは金属Ｎａイオン濃度をＭ１とし、これより深い
位置（表面から深さ１０μｍ）に含まれる金属Ｌｉまた
は金属Ｎａイオン濃度をＭ２としたときに、この金属イ
オン濃度比（Ｍ１／Ｍ２）を、１０≦（Ｍ１／Ｍ２）＜
５００００としてなる積層型チップバリスタである。
気メッキによるバリスタの素体表面にメッキが付かず、
半田耐熱性及び半田付け性が良く、更に低コストで高信
頼性の積層型チップバリスタを提供することが解決すべ
き課題である。 【解決手段】二次イオン質量分析法（ＳＩＭＳ）による
測定結果が、バリスタ素体の表面近傍に含まれる金属Ｌ
ｉまたは金属Ｎａイオン濃度をＭ１とし、これより深い
位置（表面から深さ１０μｍ）に含まれる金属Ｌｉまた
は金属Ｎａイオン濃度をＭ２としたときに、この金属イ
オン濃度比（Ｍ１／Ｍ２）を、１０≦（Ｍ１／Ｍ２）＜
５００００としてなる積層型チップバリスタである。
Description
【０００１】
【発明の属する技術分野】本発明は、酸化亜鉛系材料を
使用した積層型チップバリスタ並びにその製造方法に関
するもので、詳しくはチップ素体表面の絶縁性を向上さ
せ、保護層を設けずに端部電極に電気メッキを施した積
層型チップバリスタを得ることに関する。
使用した積層型チップバリスタ並びにその製造方法に関
するもので、詳しくはチップ素体表面の絶縁性を向上さ
せ、保護層を設けずに端部電極に電気メッキを施した積
層型チップバリスタを得ることに関する。
【０００２】
【従来の技術】一般にバリスタは、各種電子機器の制御
回路に使用される半導体部品を異常高電圧（サージ）か
ら保護するために不可欠なものとなっていることは良く
知られている。中でも酸化亜鉛（ＺｎＯ）を主成分とす
るバリスタは、電圧非直線性やサージ吸収能力が優れて
いることから多くの電子機器に使用されている。このよ
うなバリスタは、例えば特開平７−３２０９０８号公報
や特開平７−３３５４１０号公報に開示されている。
回路に使用される半導体部品を異常高電圧（サージ）か
ら保護するために不可欠なものとなっていることは良く
知られている。中でも酸化亜鉛（ＺｎＯ）を主成分とす
るバリスタは、電圧非直線性やサージ吸収能力が優れて
いることから多くの電子機器に使用されている。このよ
うなバリスタは、例えば特開平７−３２０９０８号公報
や特開平７−３３５４１０号公報に開示されている。
【０００３】また、最近では電子機器の小型化に伴いバ
リスタの小型化、チップ部品化の要求が高まってきてい
る。このようなものとして単板タイプや積層型タイプの
ものがあり、プリント回路基板等に半田付け固定接続す
るようにされる。この中の積層型のバリスタは例えば特
開平５−２８３２０９号公報に開示されている。
リスタの小型化、チップ部品化の要求が高まってきてい
る。このようなものとして単板タイプや積層型タイプの
ものがあり、プリント回路基板等に半田付け固定接続す
るようにされる。この中の積層型のバリスタは例えば特
開平５−２８３２０９号公報に開示されている。
【０００４】図５は従来のこの種の積層型チップバリス
タを示すものであり、（ａ）斜視図と（ｂ）断面図とが
例示されている。ここで、９はバリスタ素体、１０は内
部電極、１１は端部電極、１２は絶縁保護層をそれぞれ
表している。一般に、このようなチップ型部品は、プリ
ント回路基板等に半田付けして固定接続するものである
が、その端部電極が半田に喰われ、接続不良等が発生す
ることがある。この対策として、耐熱性を有する電気メ
ッキ膜、例えばＮｉメッキ膜を施し、更にその上に半田
付け性の良いＳｎメッキ膜等を形成した電極構造のもの
が製品化されている（メッキ膜構造の図示は省略す
る）。しかしながら、酸化亜鉛を主成分とするバリスタ
の場合、チップ素体表面（酸化亜鉛粒子）の抵抗が低く
（比抵抗１．４×１０0Ω・ｃｍ）ために、前述のよう
に端部電極１１にメッキを行うときにチップ素体表面と
Ａｇ下地電極（比抵抗１．６２×１０-6Ω・ｃｍ）との
抵抗の差が小さく、端部電極１１以外にもメッキされて
しまう。最悪の場合、両方の端部電極１１間で短絡状態
を生じることになるという問題があった。そこで、この
ような事態を防止するために、チップ表面にガラスコー
トなどの絶縁保護層１２を設けている。
タを示すものであり、（ａ）斜視図と（ｂ）断面図とが
例示されている。ここで、９はバリスタ素体、１０は内
部電極、１１は端部電極、１２は絶縁保護層をそれぞれ
表している。一般に、このようなチップ型部品は、プリ
ント回路基板等に半田付けして固定接続するものである
が、その端部電極が半田に喰われ、接続不良等が発生す
ることがある。この対策として、耐熱性を有する電気メ
ッキ膜、例えばＮｉメッキ膜を施し、更にその上に半田
付け性の良いＳｎメッキ膜等を形成した電極構造のもの
が製品化されている（メッキ膜構造の図示は省略す
る）。しかしながら、酸化亜鉛を主成分とするバリスタ
の場合、チップ素体表面（酸化亜鉛粒子）の抵抗が低く
（比抵抗１．４×１０0Ω・ｃｍ）ために、前述のよう
に端部電極１１にメッキを行うときにチップ素体表面と
Ａｇ下地電極（比抵抗１．６２×１０-6Ω・ｃｍ）との
抵抗の差が小さく、端部電極１１以外にもメッキされて
しまう。最悪の場合、両方の端部電極１１間で短絡状態
を生じることになるという問題があった。そこで、この
ような事態を防止するために、チップ表面にガラスコー
トなどの絶縁保護層１２を設けている。
【０００５】次に、図６に従い、積層型チップバリスタ
の従来の製造工程を説明する。まず、印刷法やシート法
等によって内部電極１０が１層おきに互い違いに両端部
に露出するようにバリスタ材料層と内部電極材料層を交
互に積層してグリーンシートを作製する（工程ａ）。次
にこのグリーンシートを単品に切断する。これによりチ
ップの複数個取りが可能となる（工程ｂ）。更にこれら
各チップにバレル研磨を行なうことによって前工程（切
断）でできたバリを取った（工程ｃ）後、グリーンチッ
プを焼成する（工程ｄ）。次に絶縁保護層１２を形成す
るために焼成済みチップの上下面及び両側面の４つの面
に１つの面ごとにガラスコートの印刷と乾燥を繰り返し
（工程ｉ、ｊ、ｋ、ｌ）てから、このガラスコートに熱
処理を施した（工程ｍ）。これに続けて、チップの端部
に、端部電極１１としてのＡｇ下地電極を塗布（工程
ｅ’）、焼付け（工程ｆ’）した後に、電気メッキでＮ
ｉメッキ膜とＳｎ／Ｐｂメッキ膜を施す（工程ｈ’）。
これらの工程を全て経ることにより積層型チップバリス
タが完成する。
の従来の製造工程を説明する。まず、印刷法やシート法
等によって内部電極１０が１層おきに互い違いに両端部
に露出するようにバリスタ材料層と内部電極材料層を交
互に積層してグリーンシートを作製する（工程ａ）。次
にこのグリーンシートを単品に切断する。これによりチ
ップの複数個取りが可能となる（工程ｂ）。更にこれら
各チップにバレル研磨を行なうことによって前工程（切
断）でできたバリを取った（工程ｃ）後、グリーンチッ
プを焼成する（工程ｄ）。次に絶縁保護層１２を形成す
るために焼成済みチップの上下面及び両側面の４つの面
に１つの面ごとにガラスコートの印刷と乾燥を繰り返し
（工程ｉ、ｊ、ｋ、ｌ）てから、このガラスコートに熱
処理を施した（工程ｍ）。これに続けて、チップの端部
に、端部電極１１としてのＡｇ下地電極を塗布（工程
ｅ’）、焼付け（工程ｆ’）した後に、電気メッキでＮ
ｉメッキ膜とＳｎ／Ｐｂメッキ膜を施す（工程ｈ’）。
これらの工程を全て経ることにより積層型チップバリス
タが完成する。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
製造方法では、バリスタ素体の４つの面に対して、所定
形状の絶縁保護層１２としてのガラスコートの印刷・乾
燥の工程を繰り返して行い、ガラスの焼付けなどを施し
ているので、工程数が多くなり、また、ガラスの焼付け
に伴う高温の熱処理等のため製造上の歩留りが悪く、低
コストで高品質の製品を提供することができなかった。
製造方法では、バリスタ素体の４つの面に対して、所定
形状の絶縁保護層１２としてのガラスコートの印刷・乾
燥の工程を繰り返して行い、ガラスの焼付けなどを施し
ているので、工程数が多くなり、また、ガラスの焼付け
に伴う高温の熱処理等のため製造上の歩留りが悪く、低
コストで高品質の製品を提供することができなかった。
【０００７】そこで、本発明は上記のような課題の解決
のためになされたものであり、絶縁保護層１２としての
ガラスコートを無くしても、電気メッキによってバリス
タの素体表面にメッキが付くことがなく、半田耐熱性及
び半田付け性が良く、更に低コストで高信頼性の積層型
チップバリスタを提供することを目的とするものであ
る。
のためになされたものであり、絶縁保護層１２としての
ガラスコートを無くしても、電気メッキによってバリス
タの素体表面にメッキが付くことがなく、半田耐熱性及
び半田付け性が良く、更に低コストで高信頼性の積層型
チップバリスタを提供することを目的とするものであ
る。
【０００８】
【課題を解決するための手段】本発明に係る積層型チッ
プバリスタは、バリスタ素体の表面付近に金属Ｌｉまた
は金属Ｎａを含有させるため、これらを積層型バリスタ
の表面から内部に向かって拡散させる。含有量は当然表
面近傍から内部に向かって少なくなるが、二次イオン質
量分析法（ＳＩＭＳ）による測定結果が、表面近傍に含
まれる金属イオン濃度をＭ１、表面から深さ１０μｍに
含まれる金属イオン濃度をＭ２としたとき、１０≦（Ｍ
１／Ｍ２）＜５００００となるようにする。これによ
り、ガラスコートを無くしても、電気メッキによってチ
ップバリスタの素体表面にメッキが付くことがなく、半
田耐熱性及び半田付け性が良く、低コストで信頼性の高
い積層型チップバリスタを得ることができる。
プバリスタは、バリスタ素体の表面付近に金属Ｌｉまた
は金属Ｎａを含有させるため、これらを積層型バリスタ
の表面から内部に向かって拡散させる。含有量は当然表
面近傍から内部に向かって少なくなるが、二次イオン質
量分析法（ＳＩＭＳ）による測定結果が、表面近傍に含
まれる金属イオン濃度をＭ１、表面から深さ１０μｍに
含まれる金属イオン濃度をＭ２としたとき、１０≦（Ｍ
１／Ｍ２）＜５００００となるようにする。これによ
り、ガラスコートを無くしても、電気メッキによってチ
ップバリスタの素体表面にメッキが付くことがなく、半
田耐熱性及び半田付け性が良く、低コストで信頼性の高
い積層型チップバリスタを得ることができる。
【０００９】また、本発明に係る積層型チップバリスタ
の製造方法は、積層型チップバリスタ素体を焼成し、端
部電極を塗布し、焼き付けた後に、密閉こう鉢の内部に
炭酸リチウムまたは炭酸ナトリウムの粉末を入れ、適宜
間隔を置いて前記素体を保持し、加熱することによっ
て、Ｌｉ雰囲気またはＮａ雰囲気中で熱処理を行い、結
果的に上記のような積層型チップバリスタの製造方法で
ある。
の製造方法は、積層型チップバリスタ素体を焼成し、端
部電極を塗布し、焼き付けた後に、密閉こう鉢の内部に
炭酸リチウムまたは炭酸ナトリウムの粉末を入れ、適宜
間隔を置いて前記素体を保持し、加熱することによっ
て、Ｌｉ雰囲気またはＮａ雰囲気中で熱処理を行い、結
果的に上記のような積層型チップバリスタの製造方法で
ある。
【００１０】
【発明の実施の形態】図１は、本発明における積層型チ
ップバリスタを示す（ａ）斜視図と（ｂ）断面図であ
る。１はバリスタ素体、２は内部電極、３は端部電極、
４は金属拡散層である。図２は、本発明におけるバリス
タ表面部分における（ａ）酸化亜鉛粒子の模式図と
（ｂ）表面からの距離（深さ）と金属イオン濃度との関
係を示している。図３及び図４は、本発明における金属
拡散工程を示している。
ップバリスタを示す（ａ）斜視図と（ｂ）断面図であ
る。１はバリスタ素体、２は内部電極、３は端部電極、
４は金属拡散層である。図２は、本発明におけるバリス
タ表面部分における（ａ）酸化亜鉛粒子の模式図と
（ｂ）表面からの距離（深さ）と金属イオン濃度との関
係を示している。図３及び図４は、本発明における金属
拡散工程を示している。
【００１１】本発明に係る端部電極３については、前述
の従来技術と同様にＡｇ下地電極に耐熱性を有する電気
メッキ膜、例えばＮｉメッキ膜を施し、更にその上に半
田付け性の良いＳｎ／Ｐｂメッキ膜等を施す（メッキ膜
構造の図示は省略する）。
の従来技術と同様にＡｇ下地電極に耐熱性を有する電気
メッキ膜、例えばＮｉメッキ膜を施し、更にその上に半
田付け性の良いＳｎ／Ｐｂメッキ膜等を施す（メッキ膜
構造の図示は省略する）。
【００１２】ここで、図１及び図２を参照すると、金属
拡散層４はバリスタ素体１の４つの面を取り囲むように
形成されている。この金属拡散層４は、酸化亜鉛粒子５
に金属を熱処理によってバリスタ表面からバリスタ内部
へ拡散させた部分である。金属としては比較的軽いもの
が良く金属Ｌｉまたは金属Ｎａが好ましい。二次イオン
質量分析法（ＳＩＭＳ）による測定結果が、バリスタ素
体１の表面近傍に含まれる金属Ｌｉまたは金属Ｎａのイ
オン濃度をＭ１、表面から深さ１０μｍに含まれる金属
Ｌｉまたは金属Ｎａのイオン濃度をＭ２としたときに、
この金属イオン濃度比（Ｍ１／Ｍ２）が、１０≦（Ｍ１
／Ｍ２）＜５００００となるようにする。
拡散層４はバリスタ素体１の４つの面を取り囲むように
形成されている。この金属拡散層４は、酸化亜鉛粒子５
に金属を熱処理によってバリスタ表面からバリスタ内部
へ拡散させた部分である。金属としては比較的軽いもの
が良く金属Ｌｉまたは金属Ｎａが好ましい。二次イオン
質量分析法（ＳＩＭＳ）による測定結果が、バリスタ素
体１の表面近傍に含まれる金属Ｌｉまたは金属Ｎａのイ
オン濃度をＭ１、表面から深さ１０μｍに含まれる金属
Ｌｉまたは金属Ｎａのイオン濃度をＭ２としたときに、
この金属イオン濃度比（Ｍ１／Ｍ２）が、１０≦（Ｍ１
／Ｍ２）＜５００００となるようにする。
【００１３】ここで二次イオン質量分析法（ＳＩＭＳ）
について簡単に説明する。ＳＩＭＳは表面層からμｍオ
ーダーで深さ方向濃度プロファイルを高感度で測定でき
る方法である。高エネルギー（数ｋｅＶ〜２０ｋｅＶ）
のイオンビームを固体表面に照射させるとスパッタ現象
により試料構成原子が中性原子またはイオンとして放出
される。このようにして二次的に放出されるイオンを質
量分析計で質量・電荷の比に分けて試料表面の元素分析
および化合物分析を行う方法である。
について簡単に説明する。ＳＩＭＳは表面層からμｍオ
ーダーで深さ方向濃度プロファイルを高感度で測定でき
る方法である。高エネルギー（数ｋｅＶ〜２０ｋｅＶ）
のイオンビームを固体表面に照射させるとスパッタ現象
により試料構成原子が中性原子またはイオンとして放出
される。このようにして二次的に放出されるイオンを質
量分析計で質量・電荷の比に分けて試料表面の元素分析
および化合物分析を行う方法である。
【００１４】バリスタ素体１内部に拡散した金属Ｌｉま
たは金属Ｎａは内部電極２まで到達しないことが望まし
く、また実際にＳＩＭＳにより測定したところ、１０μ
ｍ以上深いところでは拡散金属イオン強度が一定とな
る。つまり拡散はしていないと思われ、深さ１０μｍを
内部の金属量の代表値とした。
たは金属Ｎａは内部電極２まで到達しないことが望まし
く、また実際にＳＩＭＳにより測定したところ、１０μ
ｍ以上深いところでは拡散金属イオン強度が一定とな
る。つまり拡散はしていないと思われ、深さ１０μｍを
内部の金属量の代表値とした。
【００１５】酸化亜鉛粒子５中に金属Ｌｉまたは金属Ｎ
ａが拡散して行き、表面近傍の酸化亜鉛結晶中に金属Ｌ
ｉまたは金属Ｎａが固溶した状態となっている。金属イ
オン濃度の比（Ｍ１／Ｍ２）を１０以上とすることによ
って、酸化亜鉛粒子５の抵抗値を増大させる効果（比抵
抗１０5〜１０7Ω・ｃｍオーダー）が得られるので、見
かけ上バリスタ表面近傍の酸化亜鉛粒子が絶縁体状態と
なり、電気メッキ時にバリスタ表面から電流が流入しな
くなり、チップバリスタ素体の表面にメッキが着かなく
なり外観不良が無くなる。このため、ガラスコートを設
ける必要が無い。また、金属イオン濃度比（Ｍ１／Ｍ
２）を５００００以上とするとサージ吸収機能が低下し
てしまい、バリスタ特性が得られない。
ａが拡散して行き、表面近傍の酸化亜鉛結晶中に金属Ｌ
ｉまたは金属Ｎａが固溶した状態となっている。金属イ
オン濃度の比（Ｍ１／Ｍ２）を１０以上とすることによ
って、酸化亜鉛粒子５の抵抗値を増大させる効果（比抵
抗１０5〜１０7Ω・ｃｍオーダー）が得られるので、見
かけ上バリスタ表面近傍の酸化亜鉛粒子が絶縁体状態と
なり、電気メッキ時にバリスタ表面から電流が流入しな
くなり、チップバリスタ素体の表面にメッキが着かなく
なり外観不良が無くなる。このため、ガラスコートを設
ける必要が無い。また、金属イオン濃度比（Ｍ１／Ｍ
２）を５００００以上とするとサージ吸収機能が低下し
てしまい、バリスタ特性が得られない。
【００１６】次に、図３及び図４に従い、本発明に係る
積層型チップバリスタの製造工程を説明する。まず、印
刷法やシート法等によって内部電極２を１層おきに互い
違いに両端部に露出するようにして酸化亜鉛系バリスタ
材料層と内部電極材料層を交互に積層してグリーンシー
トを作製する（工程ａ）。酸化亜鉛系の材料としては、
例えばＺｎＯを主成分とし、副成分として希土類、Ｃｏ
Ｏ、〓b族（Ｂ、Ａｌ、Ｇａ、Ｉｎ）、Ｓｉ、Ｃｒ、〓
ａ族（Ｋ、Ｒｂ、Ｃｓ）、〓ａ族（Ｍｇ、Ｃａ、Ｓｒ、
Ｂａ）等を添加した材料を挙げることができる。また、
内部電極材料としては、例えばＡｇ−Ｐｄ、Ａｇなどを
挙げることができる。次に、このグリーンシートを単品
に切断する。これによりチップの複数個取りが可能とな
る（工程ｂ）。更に、これら各チップにバレル研磨を行
って切断によってできたバリを取った（工程ｃ）後、グ
リーンチップを焼成し（工程ｄ）、端部電極を塗布、焼
付けしてＡｇ下地電極を形成する（工程ｅ、ｆ）。ここ
では、下地電極材料としてＡｇを選択したが、バリスタ
素体１に対する焼付きが良く、内部電極材料との接続が
良く、また後続のメッキ工程でメッキが付き易い材料で
あれば適宜材料を選択することができる。
積層型チップバリスタの製造工程を説明する。まず、印
刷法やシート法等によって内部電極２を１層おきに互い
違いに両端部に露出するようにして酸化亜鉛系バリスタ
材料層と内部電極材料層を交互に積層してグリーンシー
トを作製する（工程ａ）。酸化亜鉛系の材料としては、
例えばＺｎＯを主成分とし、副成分として希土類、Ｃｏ
Ｏ、〓b族（Ｂ、Ａｌ、Ｇａ、Ｉｎ）、Ｓｉ、Ｃｒ、〓
ａ族（Ｋ、Ｒｂ、Ｃｓ）、〓ａ族（Ｍｇ、Ｃａ、Ｓｒ、
Ｂａ）等を添加した材料を挙げることができる。また、
内部電極材料としては、例えばＡｇ−Ｐｄ、Ａｇなどを
挙げることができる。次に、このグリーンシートを単品
に切断する。これによりチップの複数個取りが可能とな
る（工程ｂ）。更に、これら各チップにバレル研磨を行
って切断によってできたバリを取った（工程ｃ）後、グ
リーンチップを焼成し（工程ｄ）、端部電極を塗布、焼
付けしてＡｇ下地電極を形成する（工程ｅ、ｆ）。ここ
では、下地電極材料としてＡｇを選択したが、バリスタ
素体１に対する焼付きが良く、内部電極材料との接続が
良く、また後続のメッキ工程でメッキが付き易い材料で
あれば適宜材料を選択することができる。
【００１７】これに続く金属拡散層４の形成工程では、
金属拡散源８の粉末や粒状物を適宜な量だけ敷き詰めた
こう鉢６ａの中にバリスタ素体１を適宜間隔をおいて網
７などの上に載置し、ふた６ｂによって密閉して熱処理
する（工程ｇ）。ここで金属拡散源８として熱拡散し易
く、取り扱いの容易な金属を含む材料、金属としては金
属Ｌｉまたは金属Ｎａなど比較的軽いものが良いが他の
アルカリ金属を含むものでも良い。例えば、炭酸リチウ
ム（Ｌｉ2ＣＯ3）や炭酸ナトリウム（Ｎａ2ＣＯ3）など
が有効である。
金属拡散源８の粉末や粒状物を適宜な量だけ敷き詰めた
こう鉢６ａの中にバリスタ素体１を適宜間隔をおいて網
７などの上に載置し、ふた６ｂによって密閉して熱処理
する（工程ｇ）。ここで金属拡散源８として熱拡散し易
く、取り扱いの容易な金属を含む材料、金属としては金
属Ｌｉまたは金属Ｎａなど比較的軽いものが良いが他の
アルカリ金属を含むものでも良い。例えば、炭酸リチウ
ム（Ｌｉ2ＣＯ3）や炭酸ナトリウム（Ｎａ2ＣＯ3）など
が有効である。
【００１８】最後に、電気メッキによってＮｉメッキ膜
とＳｎ／Ｐｂメッキ膜を生成させる（工程ｈ）。これら
の工程を全て経て積層型チップバリスタが完成する。
とＳｎ／Ｐｂメッキ膜を生成させる（工程ｈ）。これら
の工程を全て経て積層型チップバリスタが完成する。
【００１９】前記のように端部電極焼付け（工程ｆ）と
金属拡散熱処理（工程ｇ）とを別々の工程とすることに
代えて、端部電極焼付けの熱処理と金属拡散の熱処理と
を同時に行っても良い。これにより、バリスタ素体に係
る熱負担が１回で済むことになり熱履歴の面で有利とな
る。そればかりでなく製造工程が少なくなり、製造コス
トを下げることができる。
金属拡散熱処理（工程ｇ）とを別々の工程とすることに
代えて、端部電極焼付けの熱処理と金属拡散の熱処理と
を同時に行っても良い。これにより、バリスタ素体に係
る熱負担が１回で済むことになり熱履歴の面で有利とな
る。そればかりでなく製造工程が少なくなり、製造コス
トを下げることができる。
【００２０】また、前述した金属の拡散方法について
は、熱処理温度を制御したり、熱処理時間の長さや金属
拡散源の量などを制御しても良く、またこれらの制御を
任意に組み合わせてもよい。
は、熱処理温度を制御したり、熱処理時間の長さや金属
拡散源の量などを制御しても良く、またこれらの制御を
任意に組み合わせてもよい。
【００２１】
【実施例】次に実施例によって本発明をさらに詳細に説
明する。
明する。
【００２２】（実施例１）前述の図３並びに図４に従
い、酸化亜鉛系バリスタ材料層と内部電極材料層を交互
に積層してグリーンシートを作製し、切断、バレル研
磨、焼成、端部電極の塗布、焼付けの各工程を実施し、
Ａｇ下地電極を備えた積層型チップバリスタ素体１を用
意した。
い、酸化亜鉛系バリスタ材料層と内部電極材料層を交互
に積層してグリーンシートを作製し、切断、バレル研
磨、焼成、端部電極の塗布、焼付けの各工程を実施し、
Ａｇ下地電極を備えた積層型チップバリスタ素体１を用
意した。
【００２３】これに続いて、金属拡散層４を形成する工
程では、金属拡散源８として炭酸リチウム（Ｌｉ2Ｃ
Ｏ3）粉末を１×１０-4ｍｏｌ／ｃｍ3敷き詰めた密閉こ
う鉢６ａ、６ｂの中に適宜間隔をおいて網７の上にバリ
スタ素体１を載置して、これを７００℃にて１時間、熱
処理を行った。
程では、金属拡散源８として炭酸リチウム（Ｌｉ2Ｃ
Ｏ3）粉末を１×１０-4ｍｏｌ／ｃｍ3敷き詰めた密閉こ
う鉢６ａ、６ｂの中に適宜間隔をおいて網７の上にバリ
スタ素体１を載置して、これを７００℃にて１時間、熱
処理を行った。
【００２４】最後に、酸性Ｎｉメッキ液槽中にて２〜５
μｍ厚のＮｉメッキ膜と酸性Ｓｎ／Ｐｂメッキ液槽中に
て３〜５μｍ厚のＳｎ／Ｐｂメッキ膜を生成させて所期
の積層型チップバリスタを完成させた。
μｍ厚のＮｉメッキ膜と酸性Ｓｎ／Ｐｂメッキ液槽中に
て３〜５μｍ厚のＳｎ／Ｐｂメッキ膜を生成させて所期
の積層型チップバリスタを完成させた。
【００２５】金属Ｌｉイオン濃度比（Ｍ１／Ｍ２）は、
バリスタ素体１の表面近傍における金属Ｌｉイオン濃度
Ｍ１、表面から深さ１０μｍにおける金属Ｌｉイオン濃
度Ｍ２とを二次イオン質量分析法（ＳＩＭＳ）を用いて
測定して得たものである。
バリスタ素体１の表面近傍における金属Ｌｉイオン濃度
Ｍ１、表面から深さ１０μｍにおける金属Ｌｉイオン濃
度Ｍ２とを二次イオン質量分析法（ＳＩＭＳ）を用いて
測定して得たものである。
【００２６】バリスタ素体１内部に拡散した金属Ｌｉは
内部電極２まで到達しないことが望ましく、また実際に
ＳＩＭＳにより測定したところ、１０μｍ以上深いとこ
ろでは拡散金属イオン強度が一定となり、つまり拡散し
ていないため、深さ１０μｍを内部の金属量の代表値と
した。
内部電極２まで到達しないことが望ましく、また実際に
ＳＩＭＳにより測定したところ、１０μｍ以上深いとこ
ろでは拡散金属イオン強度が一定となり、つまり拡散し
ていないため、深さ１０μｍを内部の金属量の代表値と
した。
【００２７】また、外観上の良否の判定は、端部電極３
以外の部分（バリスタ素体表面）にメッキされたものを
不良として判断した。この判定は最終製品の信頼性を維
持するためにも必要な項目である。
以外の部分（バリスタ素体表面）にメッキされたものを
不良として判断した。この判定は最終製品の信頼性を維
持するためにも必要な項目である。
【００２８】更に、特性上の良否の判定は、２５０Ａ、
８／２０μｓｅｃの標準インパルス電流を１回印加した
後にバリスタ電圧が１０％以上変化したものを不良とし
て判断した。
８／２０μｓｅｃの標準インパルス電流を１回印加した
後にバリスタ電圧が１０％以上変化したものを不良とし
て判断した。
【００２９】こうして得られたバリスタの金属Ｌｉの金
属イオン濃度を測定したところ、その比（Ｍ１／Ｍ２）
の値として１０が得られた。このときの表面近傍の酸化
亜鉛粒子５の抵抗値を増大させる効果（比抵抗１．２７
×１０5Ω・ｃｍ）が得られたので、ガラスコートを無
くしても、電気メッキによるチップバリスタの外観不良
が無くなり、バリスタ本来の特性も劣化せずに十分に発
揮された。
属イオン濃度を測定したところ、その比（Ｍ１／Ｍ２）
の値として１０が得られた。このときの表面近傍の酸化
亜鉛粒子５の抵抗値を増大させる効果（比抵抗１．２７
×１０5Ω・ｃｍ）が得られたので、ガラスコートを無
くしても、電気メッキによるチップバリスタの外観不良
が無くなり、バリスタ本来の特性も劣化せずに十分に発
揮された。
【００３０】（実施例２）前記実施例１の実験条件のう
ち、熱処理温度を変えて８００℃、９００℃、９３０
℃、１０００℃、１０７０℃、１０９０℃として実験を
行った以外は全て同条件である。
ち、熱処理温度を変えて８００℃、９００℃、９３０
℃、１０００℃、１０７０℃、１０９０℃として実験を
行った以外は全て同条件である。
【００３１】上記の熱処理条件により、金属Ｌｉの金属
イオン濃度比（Ｍ１／Ｍ２）は、それぞれ５０、５０
０、１０００、５０００、３００００、４９０００とな
った。
イオン濃度比（Ｍ１／Ｍ２）は、それぞれ５０、５０
０、１０００、５０００、３００００、４９０００とな
った。
【００３２】これらによっても表面近傍の酸化亜鉛粒子
５の抵抗値を十分に増大させる効果（比抵抗２．４６×
１０5Ω・ｃｍ以上）が得られた。また、電気メッキに
おけるチップバリスタの外観不良も無く、バリスタ本来
の特性が十分に発揮されることも前記実施例１の場合と
同様である。
５の抵抗値を十分に増大させる効果（比抵抗２．４６×
１０5Ω・ｃｍ以上）が得られた。また、電気メッキに
おけるチップバリスタの外観不良も無く、バリスタ本来
の特性が十分に発揮されることも前記実施例１の場合と
同様である。
【００３３】（実施例３）前記実施例１並びに実施例２
の実験条件のうち、金属拡散源８を炭酸リチウム（Ｌｉ
2ＣＯ3）粉末から炭酸ナトリウム（Ｎａ2ＣＯ3）粉末と
変えた以外は全て同条件である。
の実験条件のうち、金属拡散源８を炭酸リチウム（Ｌｉ
2ＣＯ3）粉末から炭酸ナトリウム（Ｎａ2ＣＯ3）粉末と
変えた以外は全て同条件である。
【００３４】こうして得られたバリスタの金属Ｎａの金
属イオン濃度比（Ｍ１／Ｍ２）が１０以上となった。こ
のときも、金属Ｌｉを拡散させたときと同様に表面近傍
の酸化亜鉛粒子５の抵抗値を増大させる効果（比抵抗
１．０４×１０5Ω・ｃｍ以上）が得られたので、ガラ
スコートを無くしても、電気メッキによるチップバリス
タの外観不良が無くなり、バリスタ本来の特性も十分に
発揮される。
属イオン濃度比（Ｍ１／Ｍ２）が１０以上となった。こ
のときも、金属Ｌｉを拡散させたときと同様に表面近傍
の酸化亜鉛粒子５の抵抗値を増大させる効果（比抵抗
１．０４×１０5Ω・ｃｍ以上）が得られたので、ガラ
スコートを無くしても、電気メッキによるチップバリス
タの外観不良が無くなり、バリスタ本来の特性も十分に
発揮される。
【００３５】（比較例１）前記実施例１及び実施例２の
実験条件のうち、熱処理温度を７００℃以下、具体的に
は５００℃と６００℃、及び１０９０℃以上、具体的に
は１１００℃とした以外は全て同条件である。
実験条件のうち、熱処理温度を７００℃以下、具体的に
は５００℃と６００℃、及び１０９０℃以上、具体的に
は１１００℃とした以外は全て同条件である。
【００３６】これらの熱処理温度の中で５００℃及び６
００℃のときには、金属Ｌｉの金属イオン濃度比（Ｍ１
／Ｍ２）が１及び５となり１０未満であった。このと
き、表面近傍の酸化亜鉛粒子５の抵抗値を十分に増大さ
せることができず（比抵抗１０4Ω・ｃｍ未満）、電気
メッキにおけるチップバリスタの外観不良率が６０％及
び４０％となった。ただし、バリスタの本来の特性には
影響がなかった。また、熱処理温度が１１００℃のとき
には、金属Ｌｉの金属イオン濃度比（Ｍ１／Ｍ２）が５
００００に達した。このとき、表面近傍の酸化亜鉛粒子
５の抵抗値を十分に増大することができたので、電気メ
ッキにおけるチップバリスタの外観不良は無かったが、
標準インパルス電流を印加したときのバリスタ電圧が降
下してしまいバリスタ本来の特性は発揮されなかった。
００℃のときには、金属Ｌｉの金属イオン濃度比（Ｍ１
／Ｍ２）が１及び５となり１０未満であった。このと
き、表面近傍の酸化亜鉛粒子５の抵抗値を十分に増大さ
せることができず（比抵抗１０4Ω・ｃｍ未満）、電気
メッキにおけるチップバリスタの外観不良率が６０％及
び４０％となった。ただし、バリスタの本来の特性には
影響がなかった。また、熱処理温度が１１００℃のとき
には、金属Ｌｉの金属イオン濃度比（Ｍ１／Ｍ２）が５
００００に達した。このとき、表面近傍の酸化亜鉛粒子
５の抵抗値を十分に増大することができたので、電気メ
ッキにおけるチップバリスタの外観不良は無かったが、
標準インパルス電流を印加したときのバリスタ電圧が降
下してしまいバリスタ本来の特性は発揮されなかった。
【００３７】（比較例２）前記比較例１の実験条件のう
ち、金属拡散源８を炭酸リチウム（Ｌｉ2ＣＯ3）粉末か
ら炭酸ナトリウム（Ｎａ2ＣＯ3）粉末と変えた以外は全
て同条件である。
ち、金属拡散源８を炭酸リチウム（Ｌｉ2ＣＯ3）粉末か
ら炭酸ナトリウム（Ｎａ2ＣＯ3）粉末と変えた以外は全
て同条件である。
【００３８】これらの熱処理温度の中で５００℃及び６
００℃のときには、金属Ｎａの金属イオン濃度比（Ｍ１
／Ｍ２）が１及び５となり１０未満であった。このと
き、表面近傍の酸化亜鉛粒子５の抵抗値を十分に増大さ
せることができず、電気メッキにおけるチップバリスタ
の外観不良率６０％及び４５％となった。ただし、バリ
スタの本来の特性には影響がなかった。また、熱処理温
度が１１００℃のときには、金属Ｎａの金属イオン濃度
比（Ｍ１／Ｍ２）が５００００に達した。このとき、表
面近傍の酸化亜鉛粒子５の抵抗値を十分に増大すること
ができたので、電気メッキにおけるチップバリスタの外
観不良は無かったが、バリスタの本来の特性は発揮され
なかった。
００℃のときには、金属Ｎａの金属イオン濃度比（Ｍ１
／Ｍ２）が１及び５となり１０未満であった。このと
き、表面近傍の酸化亜鉛粒子５の抵抗値を十分に増大さ
せることができず、電気メッキにおけるチップバリスタ
の外観不良率６０％及び４５％となった。ただし、バリ
スタの本来の特性には影響がなかった。また、熱処理温
度が１１００℃のときには、金属Ｎａの金属イオン濃度
比（Ｍ１／Ｍ２）が５００００に達した。このとき、表
面近傍の酸化亜鉛粒子５の抵抗値を十分に増大すること
ができたので、電気メッキにおけるチップバリスタの外
観不良は無かったが、バリスタの本来の特性は発揮され
なかった。
【００３９】以上の実験の結果をまとめたものを表１に
示す。
示す。
【００４０】
【表１】
【００４１】金属Ｌｉまたは金属Ｎａの金属イオン濃度
比（Ｍ１／Ｍ２）を１０以上とすることによって、表面
近傍の酸化亜鉛粒子５の抵抗値を増大させる効果が得ら
れるので、ガラスコートを無くしても、電気メッキによ
るチップバリスタの外観不良が無くなり、バリスタの本
来の特性も十分に発揮される。
比（Ｍ１／Ｍ２）を１０以上とすることによって、表面
近傍の酸化亜鉛粒子５の抵抗値を増大させる効果が得ら
れるので、ガラスコートを無くしても、電気メッキによ
るチップバリスタの外観不良が無くなり、バリスタの本
来の特性も十分に発揮される。
【００４２】一方、前記金属イオン濃度の比が１０未満
であると、電気メッキによるチップバリスタの外観不良
率が４０％以上になってしまい、歩留まりが悪いばかり
でなく信頼性の確保ができない。また、金属イオン濃度
の比が５００００以上であると、電気メッキによるチッ
プバリスタの外観不良は無くなるものの、バリスタ材料
組成が変化することになり、サージ吸収機能が低下し
て、バリスタの本来の特性が得られないことがわかっ
た。
であると、電気メッキによるチップバリスタの外観不良
率が４０％以上になってしまい、歩留まりが悪いばかり
でなく信頼性の確保ができない。また、金属イオン濃度
の比が５００００以上であると、電気メッキによるチッ
プバリスタの外観不良は無くなるものの、バリスタ材料
組成が変化することになり、サージ吸収機能が低下し
て、バリスタの本来の特性が得られないことがわかっ
た。
【００４３】この結果から、二次イオン質量分析法（Ｓ
ＩＭＳ）による測定結果を基にして、前記金属イオン濃
度の比（Ｍ１／Ｍ２）を１０≦（Ｍ１／Ｍ２）＜５００
００となるように設定することが望ましいことが解っ
た。
ＩＭＳ）による測定結果を基にして、前記金属イオン濃
度の比（Ｍ１／Ｍ２）を１０≦（Ｍ１／Ｍ２）＜５００
００となるように設定することが望ましいことが解っ
た。
【００４４】
【発明の効果】以上のことから理解されるように、本発
明に係わる積層型チップバリスタは、チップバリスタ素
体の表面側から酸化亜鉛粒子内部に金属Ｌｉまたは金属
Ｎａを拡散させることによって、当該チップバリスタ素
体の表面近傍における酸化亜鉛粒子の抵抗値を増大させ
ることができ、見かけ上バリスタ表面近傍の酸化亜鉛粒
子が絶縁体状態になる。このため、所要の電気メッキを
実施するときにバリスタ表面より電流が流入しなくな
り、チップバリスタ素体の表面にメッキが着かなくな
り、外観不良の発生がなくなる。このために、チップバ
リスタ素体の表面にガラスコート等の保護層を形成させ
る必要が無くなり、その製造工程が簡略化され、低コス
トで積層型チップバリスタを提供することができる。こ
れに加えて、最終製品の歩留まりが良くなり、高信頼性
のものにすることができる。
明に係わる積層型チップバリスタは、チップバリスタ素
体の表面側から酸化亜鉛粒子内部に金属Ｌｉまたは金属
Ｎａを拡散させることによって、当該チップバリスタ素
体の表面近傍における酸化亜鉛粒子の抵抗値を増大させ
ることができ、見かけ上バリスタ表面近傍の酸化亜鉛粒
子が絶縁体状態になる。このため、所要の電気メッキを
実施するときにバリスタ表面より電流が流入しなくな
り、チップバリスタ素体の表面にメッキが着かなくな
り、外観不良の発生がなくなる。このために、チップバ
リスタ素体の表面にガラスコート等の保護層を形成させ
る必要が無くなり、その製造工程が簡略化され、低コス
トで積層型チップバリスタを提供することができる。こ
れに加えて、最終製品の歩留まりが良くなり、高信頼性
のものにすることができる。
【図１】本発明における積層型チップバリスタの（ａ）
斜視図と（ｂ）断面図。
斜視図と（ｂ）断面図。
【図２】本発明におけるバリスタ表面部分における
（ａ）酸化亜鉛粒子の模式図と（ｂ）表面からの距離
（深さ）と金属イオン濃度との関係を示す図。
（ａ）酸化亜鉛粒子の模式図と（ｂ）表面からの距離
（深さ）と金属イオン濃度との関係を示す図。
【図３】本発明における金属拡散工程を示す図。
【図４】本発明における金属拡散工程手順を示す図。
【図５】従来例における積層型チップバリスタの（ａ）
斜視図と（ｂ）断面図。
斜視図と（ｂ）断面図。
【図６】従来例における金属拡散工程手順を示す図。
１：バリスタ素体 ２：内部電極 ３：端部電極 ４：金属拡散層 ５：酸化亜鉛粒子 ６ａ：こう鉢 ６ｂ：ふた ７：網 ８：拡散金属源 ９：バリスタ素体 １０：内部電極 １１：端部電極 １２：絶縁保護層
Claims (2)
- 【請求項１】酸化亜鉛系バリスタ材料層と電極材料層と
を交互に積層した積層型チップバリスタにおいて、 二次イオン質量分析法（ＳＩＭＳ）による測定結果が、
チップバリスタ素体の表面近傍に含まれる金属Ｌｉまた
は金属Ｎａのイオン濃度をＭ１とし、これより深い位置
（表面から深さ１０μｍ）に含まれる金属Ｌｉまたは金
属Ｎａのイオン濃度をＭ２としたときに、この金属イオ
ン濃度比（Ｍ１／Ｍ２）が、１０≦（Ｍ１／Ｍ２）＜５
００００であることを特徴とする積層型チップバリス
タ。 - 【請求項２】酸化亜鉛系バリスタ材料層と電極材料層と
を交互に積層した積層型チップバリスタの製造方法にお
いて、 積層型チップバリスタ素体を焼成し、端部電極を塗布
し、焼付けた後に、密閉こう鉢の内部に炭酸リチウムま
たは炭酸ナトリウムの粉末を入れ、前記素体相互に適宜
間隔を置いて前記素体を保持し、加熱することによっ
て、Ｌｉ雰囲気またはＮａ雰囲気中で熱処理を行うこと
を特徴とする請求項１に記載の積層型チップバリスタの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04970296A JP3735151B2 (ja) | 1996-03-07 | 1996-03-07 | 積層型チップバリスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04970296A JP3735151B2 (ja) | 1996-03-07 | 1996-03-07 | 積層型チップバリスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09246017A true JPH09246017A (ja) | 1997-09-19 |
| JP3735151B2 JP3735151B2 (ja) | 2006-01-18 |
Family
ID=12838527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04970296A Expired - Lifetime JP3735151B2 (ja) | 1996-03-07 | 1996-03-07 | 積層型チップバリスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3735151B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0973176A1 (en) * | 1997-06-30 | 2000-01-19 | Harris Corporation | Nickel barrier end termination and method |
| JP2004015016A (ja) * | 2002-06-11 | 2004-01-15 | Murata Mfg Co Ltd | チップ型電子部品及びチップ型電子部品の製造方法 |
| US6813137B2 (en) | 2002-10-29 | 2004-11-02 | Tdk Corporation | Chip shaped electronic device and a method of producing the same |
| KR100706686B1 (ko) * | 2004-04-09 | 2007-04-11 | 티디케이가부시기가이샤 | 적층형 전자 부품 및 그 제조 방법 |
| JP2007242706A (ja) * | 2006-03-06 | 2007-09-20 | Tdk Corp | セラミック電子部品の製造方法 |
| JP2007242715A (ja) * | 2006-03-06 | 2007-09-20 | Tdk Corp | セラミック電子部品の製造方法 |
| JP2007273820A (ja) * | 2006-03-31 | 2007-10-18 | Tdk Corp | バリスタ素体及びバリスタ |
| US7355251B2 (en) | 2005-10-11 | 2008-04-08 | Tdk Corporation | Light emitting device |
| US7372357B2 (en) | 2006-03-31 | 2008-05-13 | Tdk Corporation | Varistor body and varistor |
| CN101339847A (zh) * | 2007-07-04 | 2009-01-07 | Tdk株式会社 | 陶瓷电子部件 |
| JP2010027804A (ja) * | 2008-07-17 | 2010-02-04 | Tdk Corp | 積層チップバリスタおよびその製造方法 |
| CN102315017A (zh) * | 2010-06-17 | 2012-01-11 | 株式会社村田制作所 | 陶瓷电子元件及其制造方法 |
| CN102890990A (zh) * | 2011-07-21 | 2013-01-23 | Tdk株式会社 | 可变电阻以及可变电阻的制造方法 |
| TWI667667B (zh) * | 2016-09-26 | 2019-08-01 | 立昌先進科技股份有限公司 | 一種提高多層貼片式變阻器通流面積的製法及其製得的變阻器元件 |
| US11183334B2 (en) | 2019-06-24 | 2021-11-23 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102020122299B3 (de) | 2020-08-26 | 2022-02-03 | Tdk Electronics Ag | Vielschichtvaristor und Verfahren zur Herstellung eines Vielschichtvaristors |
-
1996
- 1996-03-07 JP JP04970296A patent/JP3735151B2/ja not_active Expired - Lifetime
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0973176A1 (en) * | 1997-06-30 | 2000-01-19 | Harris Corporation | Nickel barrier end termination and method |
| JP2004015016A (ja) * | 2002-06-11 | 2004-01-15 | Murata Mfg Co Ltd | チップ型電子部品及びチップ型電子部品の製造方法 |
| US6813137B2 (en) | 2002-10-29 | 2004-11-02 | Tdk Corporation | Chip shaped electronic device and a method of producing the same |
| CN1329930C (zh) * | 2002-10-29 | 2007-08-01 | Tdk株式会社 | 芯片状电子部件及其制造方法 |
| KR100706686B1 (ko) * | 2004-04-09 | 2007-04-11 | 티디케이가부시기가이샤 | 적층형 전자 부품 및 그 제조 방법 |
| US7355251B2 (en) | 2005-10-11 | 2008-04-08 | Tdk Corporation | Light emitting device |
| JP2007242706A (ja) * | 2006-03-06 | 2007-09-20 | Tdk Corp | セラミック電子部品の製造方法 |
| JP2007242715A (ja) * | 2006-03-06 | 2007-09-20 | Tdk Corp | セラミック電子部品の製造方法 |
| US7649436B2 (en) | 2006-03-31 | 2010-01-19 | Tdk Corporation | Varistor body and varistor |
| JP2007273820A (ja) * | 2006-03-31 | 2007-10-18 | Tdk Corp | バリスタ素体及びバリスタ |
| US7372357B2 (en) | 2006-03-31 | 2008-05-13 | Tdk Corporation | Varistor body and varistor |
| CN101339847A (zh) * | 2007-07-04 | 2009-01-07 | Tdk株式会社 | 陶瓷电子部件 |
| JP2009016547A (ja) * | 2007-07-04 | 2009-01-22 | Tdk Corp | セラミック電子部品 |
| US7751176B2 (en) | 2007-07-04 | 2010-07-06 | Tdk Corporation | Ceramic electronic component |
| KR101149667B1 (ko) * | 2007-07-04 | 2012-05-25 | 티디케이가부시기가이샤 | 세라믹 전자 부품 |
| JP2010027804A (ja) * | 2008-07-17 | 2010-02-04 | Tdk Corp | 積層チップバリスタおよびその製造方法 |
| CN102315017A (zh) * | 2010-06-17 | 2012-01-11 | 株式会社村田制作所 | 陶瓷电子元件及其制造方法 |
| CN102890990A (zh) * | 2011-07-21 | 2013-01-23 | Tdk株式会社 | 可变电阻以及可变电阻的制造方法 |
| TWI667667B (zh) * | 2016-09-26 | 2019-08-01 | 立昌先進科技股份有限公司 | 一種提高多層貼片式變阻器通流面積的製法及其製得的變阻器元件 |
| US11183334B2 (en) | 2019-06-24 | 2021-11-23 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3735151B2 (ja) | 2006-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3735151B2 (ja) | 積層型チップバリスタ及びその製造方法 | |
| US5339068A (en) | Conductive chip-type ceramic element and method of manufacture thereof | |
| JP3555563B2 (ja) | 積層チップバリスタの製造方法および積層チップバリスタ | |
| US9934907B2 (en) | Laminated ceramic electronic component and manufacturing method therefor | |
| US12046401B2 (en) | Coil component | |
| KR100516759B1 (ko) | 질화알루미늄소결체 및 그로부터 제조된 금속화기판 | |
| US6260258B1 (en) | Method for manufacturing varistor | |
| KR100564930B1 (ko) | 칩 형상 전자 부품 및 그 제조 방법 | |
| JP3735756B2 (ja) | チップ状電子部品およびその製造方法 | |
| JP2006229178A (ja) | 絶縁コーティング層を有する半導性チップ素子及びその製造方法 | |
| US6198618B1 (en) | Conductive paste and ceramic electronic part including the same | |
| US7372357B2 (en) | Varistor body and varistor | |
| US20210020368A1 (en) | Electronic component | |
| JP4020816B2 (ja) | チップ状電子部品およびその製造方法 | |
| JP7534987B2 (ja) | セラミック電子部品 | |
| JP4492578B2 (ja) | バリスタ素体及びバリスタ | |
| JPH0950708A (ja) | 導電性ペースト及び積層セラミック電子部品 | |
| JP2003068508A (ja) | 積層チップバリスタの製造方法 | |
| US20230207159A1 (en) | Multilayer varistor | |
| JP3792642B2 (ja) | 配線基板およびその製造方法 | |
| JP2006203230A (ja) | 配線基板およびそれを用いた電子装置 | |
| KR100834307B1 (ko) | 적층형 칩 바리스터의 제조방법 | |
| JP3857219B2 (ja) | 配線基板およびその製造方法 | |
| JPH08111349A (ja) | チップ部品 | |
| JP2001291604A (ja) | チップ形積層サーミスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040319 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040524 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040526 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040526 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040524 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040526 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040726 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050912 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051021 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081028 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111028 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121028 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121028 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131028 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |