JP3735756B2 - チップ状電子部品およびその製造方法 - Google Patents
チップ状電子部品およびその製造方法 Download PDFInfo
- Publication number
- JP3735756B2 JP3735756B2 JP2002313772A JP2002313772A JP3735756B2 JP 3735756 B2 JP3735756 B2 JP 3735756B2 JP 2002313772 A JP2002313772 A JP 2002313772A JP 2002313772 A JP2002313772 A JP 2002313772A JP 3735756 B2 JP3735756 B2 JP 3735756B2
- Authority
- JP
- Japan
- Prior art keywords
- element body
- chip
- electronic component
- alkali metal
- internal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Thermistors And Varistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ガラスコートなどの絶縁保護層が不要であり、温度変化に強く、しかも半田リフローによっても素子表面の高抵抗を維持可能であり、高信頼性で、製造が容易な積層チップバリスタなどのチップ状電子部品およびその製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化および高性能化に伴い、チップ状電子部品が必要不可欠となってきている。チップ状電子部品は、通常、回路基板上に配置され、印刷された半田とともに、熱処理され回路を形成する。この熱処理を半田リフロー処理と言う。この際、半田中には、還元力の強いフラックスが含まれており、それによってチップ部品の表面が侵されて絶縁抵抗が低下することがある。
【０００３】
チップ状電子部品としての積層チップバリスタも例外ではなく、半田リフローにより、積層チップバリスタの素子表面が還元され、絶縁抵抗が低下し、信頼性が劣るという不具合を生ずる。
【０００４】
この問題を解決するために、積層チップバリスタの素子表面にガラスをコートして、信頼性の向上を図ることが行われている（例えば、特許文献１参照）。
【０００５】
しかしながら、素子表面をガラスで均一にコートして覆うことは、多くの手間がかかる。また、セラミック材とガラス材の熱膨張係数が異なるため、その界面が温度サイクルなどによりダメージを受けやすい。そのため、ガラス層にクラックを生じるおそれがあり、素子を構成するセラミックの絶縁が破壊されるおそれがある。
【０００６】
なお、素子表面にＬｉまたはＮａを拡散させ、素子表面を高抵抗化する方法が提案されている（特許文献２参照）。この特許文献に記載された発明では、素子表面のＬｉまたはＮａのＳＩＭＳイオン強度Ｍ１と、表面から１０μｍの深さ部分でのＬｉまたはＮａのＳＩＭＳイオン強度Ｍ２との比（Ｍ１／Ｍ２）を、１０≦（Ｍ１／Ｍ２）＜５００００としている。
【０００７】
しかしながら、この方法では、電気メッキ時の外観不良を改善することはできても、半田リフローにおけるフラックスからの還元に対しては不十分であることが判明した。すなわち、半田リフロー時に活性化されたフラックスの還元力は、電気メッキの還元力よりも非常に大きいため、ＬｉまたはＮａが拡散している範囲の厚みが１０μｍ程度では、半田リフローにたいしては不十分であった。
【０００８】
【特許文献１】
特開平６−９６９０７号公報
【特許文献２】
特開平９−２４６０１７号公報
【発明が解決しようとする課題】
本発明は、このような実状に鑑みてなされ、ガラスコートなどの絶縁保護層が不要であり、温度変化に強く、しかも半田リフローによっても素子表面の高抵抗を維持可能であり、高信頼性で、製造が容易な積層チップバリスタなどのチップ状電子部品およびその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の観点に係るチップ状電子部品は、酸化亜鉛系材料層と内部電極層とを有する素子本体を持つチップ状電子部品であって、
前記素子本体の表面から深さ１００μｍ範囲を二次イオン質量分析法でＬｉとＺｎとのイオン強度比（Ｌｉ／Ｚｎ）を測定した場合に、０．００１≦（Ｌｉ／Ｚｎ）≦５００であることを特徴とする。
【００１０】
好ましくは、前記イオン強度比が０．０１≦（Ｌｉ／Ｚｎ）≦５００である。
【００１１】
本発明の第２の観点に係るチップ状電子部品は、
酸化亜鉛系材料層と内部電極層とを有する素子本体を持つチップ状電子部品であって、
前記素子本体の表面から深さ１００μｍ範囲を二次イオン質量分析法でＮａとＺｎとのイオン強度比（Ｎａ／Ｚｎ）を測定した場合に、０．００１≦（Ｎａ／Ｚｎ）≦１００であることを特徴とする。
【００１２】
本発明の第３の観点に係るチップ状電子部品は、
酸化亜鉛系材料層と内部電極層とを有する素子本体を持つチップ状電子部品であって、
前記素子本体の表面から深さ１００μｍ範囲を二次イオン質量分析法でＫとＺｎとのイオン強度比（Ｋ／Ｚｎ）を測定した場合に、０．００１≦（Ｋ／Ｚｎ）≦１００であることを特徴とする。
【００１３】
本発明の第４の観点に係るチップ状電子部品は、
酸化亜鉛系材料層と内部電極層とを有する素子本体を持つチップ状電子部品であって、
前記素子本体の表面から深さ１００μｍ範囲を二次イオン質量分析法でＲｂとＺｎとのイオン強度比（Ｒｂ／Ｚｎ）を測定した場合に、０．０１≦（Ｒｂ／Ｚｎ）≦１００であることを特徴とする。
【００１４】
本発明の第５の観点に係るチップ状電子部品は、
酸化亜鉛系材料層と内部電極層とを有する素子本体を持つチップ状電子部品であって、
前記素子本体の表面から深さ１００μｍ範囲を二次イオン質量分析法でＣｓとＺｎとのイオン強度比（Ｃｓ／Ｚｎ）を測定した場合に、０．１≦（Ｃｓ／Ｚｎ）≦１００であることを特徴とする。
【００１５】
本発明の第１の観点に係るチップ状電子部品の製造方法は、
酸化亜鉛系材料層と内部電極層とを有する素子本体を持つチップ状電子部品の製造方法であって、
前記素子本体を形成する工程と、
前記素子本体の表面から素子本体の内部に向けてアルカリ金属（Ａ）を拡散させる工程と、
その後に、前記素子本体の外面に、前記内部電極層に接続する端子電極を形成する工程とを有し、
前記アルカリ金属を拡散させる際に、前記素子本体の表面から深さ１００μｍ範囲を二次イオン質量分析法でアルカリ金属（Ａ）と亜鉛（Ｚｎ）とのイオン強度比（Ａ／Ｚｎ）を測定した場合に、０．００１≦（Ａ／Ｚｎ）≦５００となる条件で、アルカリ金属を拡散させることを特徴とする。
【００１６】
本発明の第２の観点に係るチップ状電子部品の製造方法は、
酸化亜鉛系材料層と内部電極層とを有する素子本体を持つチップ状電子部品の製造方法であって、
前記素子本体を形成する工程と、
前記素子本体の外面に、前記内部電極層に接続する端子電極を形成する工程と、
その後に、前記素子本体の表面から素子本体の内部に向けてアルカリ金属（Ａ）を拡散させる工程と、を有し、
前記アルカリ金属を拡散させる際に、前記素子本体の表面から深さ１００μｍ範囲を二次イオン質量分析法でアルカリ金属（Ａ）と亜鉛（Ｚｎ）とのイオン強度比（Ａ／Ｚｎ）を測定した場合に、０．００１≦（Ａ／Ｚｎ）≦５００となる条件で、アルカリ金属を拡散させることを特徴とする。
【００１７】
好ましくは、前記アルカリ金属が、Ｌｉ，Ｎａ，Ｋ，Ｒｂ，Ｃｓのうちの少なくとも１つである。
【００１８】
好ましくは、前記アルカリ金属を拡散させる際に、前記素子本体の表面に、アルカリ金属の化合物の粉体を付着させた状態で、前記素子本体を、７００〜１０００°Ｃの温度で熱処理し、前記素子本体の表面に対する前記粉体の付着量と、熱処理温度と、熱処理時間との内の少なくとも１つを制御する。
【００１９】
本発明において、チップ状電子部品としては、特に限定されないが、好ましくは、前記素子本体が、酸化亜鉛系電圧非直線性抵抗体層と内部電極層とが交互に積層された構造を有し、前記チップ状電子部品が、積層型チップバリスタである。
【００２０】
本発明者は、素子本体の表面から深さ１００μｍ範囲を二次イオン質量分析法でアルカリ金属（Ａ）と亜鉛（Ｚｎ）とのイオン強度比（Ａ／Ｚｎ）を測定した場合に、所定範囲のイオン強度比とすることにより、半田リフローにおけるフラックスによる絶縁抵抗値の低下を防止でき、半田リフロー後の絶縁不良率を大幅に低減できることを新たに見出した。
【００２１】
アルカリ金属が拡散している素子本体の表面から深さ１００μｍ範囲の状態は、必ずしも明らかではないが、素子本体の外側に位置する酸化亜鉛系材料層に含まれる酸化亜鉛粒子中に、アルカリ金属が固溶していると考えられる。本発明では、前記のイオン強度比を所定範囲にすることで、この素子本体の表面から深さ１００μｍ範囲は、他の部分に比べて、高抵抗層となり、半田リフローによるフラックスの還元作用から素子表面を電流がリークするのを防止する。そのため、半田リフロー後の絶縁抵抗値の低下を防止できると共に、絶縁不良率を低下させることが可能になる。
【００２２】
なお、本発明のチップ状電子部品では、前記の特許文献２において定義しているＭ１／Ｍ２が約１になり、特許文献２に規定している１０≦（Ｍ１／Ｍ２）≦５００００の範囲を外れることになる。しかしながら、本発明者は、本発明の範囲とすることにより、半田リフロー後の絶縁抵抗値の低下を防止できると共に、絶縁不良率を低下させることが可能になることを始めて見出した。
【００２３】
また、本発明では、アルカリ金属供給源を素子本体の表面に付着させ、熱処理にてアルカリ金属を素子本体の表面から内部に向けて拡散させることにより高抵抗層を形成し、従来と異なり、絶縁ガラス層をコーティングする必要が無いため、複雑な設備や工程が不要であり、容易且つ安価に高信頼性のチップ状電子部品を製造することができる。
【００２４】
【発明の実施の形態】
以下、本発明を、図面に示す実施形態に基づき説明する。
図１は本発明の一実施形態に係る積層チップバリスタの概略断面図、
図２は本発明の一実施形態に係る積層チップバリスタの製造工程を示すフローチャート図、
図３は本発明の他の実施形態に係る積層チップバリスタの製造工程を示すフローチャート図である。
【００２５】
積層チップバリスタ
図１に示すように、チップ状電子部品の一例としての積層チップバリスタ１０は、電圧非直線性抵抗体層１と内部電極層２とが交互に積層された構造の素子本体１２を有する。内部電極層２は、素子本体１２の対向する両端面から交互に露出しており、それぞれの外部端子電極３に接続してあり、バリスタ回路を形成している。
【００２６】
内部電極層２の積層方向外側には、最外層１ａが積層され、内部電極層２が保護されている。最外層１ａは、通常、抵抗体層１と同じ材質で構成される。抵抗体層１の材質については後述する。また、素子本体１２の周囲に形成してある高抵抗体層４についても後述する。
【００２７】
素子本体の形状は、特に制限はないが、通常、直方体状とされる。また、その寸法にも特に制限はなく、用途に応じて適当な寸法とすればよいが、通常、縦（０．６〜５．６ｍｍ）×横（０．３〜５．０ｍｍ）×厚み（０．３〜１．９ｍｍ）程度である。
【００２８】
電圧非直線性抵抗体層１
電圧非直線性抵抗体層１（最外層１ａも同様）は、酸化亜鉛系バリスタ材料層で構成される。この酸化亜鉛系バリスタ材料層は、例えばＺｎＯを主成分とし、副成分として希土類元素、Ｃｏ、IIIｂ族元素（Ｂ、Ａｌ、ＧａおよびＩｎ）、Ｓｉ、Ｃｒ、アルカリ金属元素（Ｋ、ＲｂおよびＣｓ）およびアルカリ土類金属元素（Ｍｇ、Ｃａ、ＳｒおよびＢａ）等を含む材料で構成される。または、ＺｎＯを主成分とし、副成分としてＢｉ、Ｃｏ、Ｍｎ、Ｓｂ、Ａｌ等を含む材料で構成されても良い。
【００２９】
ＺｎＯを含む主成分は、電圧−電流特性における優れた電圧非直線性と、大きなサージ耐量とを発現する物質として作用する。なお、電圧非直線性とは、端子電極３の間に徐々に増大する電圧を印加する際に、素子に流れる電流が非直線的に増大する現象を言う。
【００３０】
抵抗体層１における主成分としてのＺｎＯの含有量は、特に限定されないが、通常、抵抗体層１を構成する全体の材料を１００質量％とした場合に、通常、９９.８〜６９.０質量％である。
【００３１】
内部電極層２
内部電極層２に含有される導電材は、特に限定されないが、ＰｄまたはＡｇ−Ｐｄ合金からなることが好ましい。内部電極層２の厚さは、用途に応じて適宜決定すればよいが、通常０．５〜５μｍ程度である。
【００３２】
外部端子電極３
外部端子電極３に含有される導電材は、特に限定されないが、通常、ＡｇやＡｇ−Ｐｄ合金などを用いる。さらに、必要に応じ、ＡｇやＡｇ−Ｐｄ合金などの下地層の表面に、電気メッキ等により、ＮｉおよびＳｎ／Ｐｂ膜を形成する。外部端子電極３の厚さは、用途に応じて適宜決定すればよいが、通常１０〜５０μｍ程度である。
【００３３】
高抵抗層４
高抵抗層４は、素子本体１２の外表面全体を覆うように形成してある。この高抵抗層４は、熱分解して酸化物となるアルカリ金属化合物を素子本体１２の表面に付着させた状態で熱処理することにより、素子本体１２の表面から内部に向けてアルカリ金属を拡散させることにより形成される。
【００３４】
なお、高抵抗層４と素子本体１２の最外層１ａとの境界は、必ずしも明確ではなく、最外層１ａに対してアルカリ金属が拡散した範囲が高抵抗層４となる。この高抵抗層４は、電圧非直線性抵抗体層１を半田リフロー時に保護する役割を有する。
【００３５】
この高抵抗層４の厚みは、特に限定されないが、少なくとも１０μｍ以上であり、内部電極層２までは到達しない厚みである。この厚みが薄すぎると、本発明の効果が少なく、厚すぎると、電圧非直線性抵抗体層１の電気特性に悪影響を及ぼす場合がある。
【００３６】
この高抵抗層４では、その表面（すなわち素子本体１２の表面）から深さ１００μｍ範囲を二次イオン質量分析法でアルカリ金属（Ａ）と亜鉛（Ｚｎ）とのイオン強度比（Ａ／Ｚｎ）を測定した場合に、０．００１≦（Ａ／Ｚｎ）≦５００となる。
【００３７】
なお、イオン強度比は、二次イオン質量分析法（ＳＩＭＳ）により、求めることができる。ＳＩＭＳは、表面層からミクロンオーダで、深さ方向のイオン濃度分布を高感度で測定できる方法である。高エネルギー（数ｋｅＶ〜２０ｋｅＶ）のイオンビームを固体表面に照射すると、スパッタ現象により試料構成原子が中性子またはイオンとして放出される。このようにして、二次的に放出されるイオンを質量分析計で、質量・電荷の比に分けて、試料表面の元素分析および化合物分析を行う方法がＳＩＭＳである。
【００３８】
高抵抗層４中に拡散されるアルカリ金属としては、特に限定されないが、好ましくはＬｉ，Ｎａ，Ｋ，Ｒｂ，Ｃｓのうちの少なくとも１つ、さらに好ましくはＬｉである。
【００３９】
アルカリ金属がＬｉである場合には、ＬｉとＺｎとのイオン強度比（Ｌｉ／Ｚｎ）は、好ましくは０．００１≦（Ｌｉ／Ｚｎ）≦５００、さらに好ましくは０．０１≦（Ｌｉ／Ｚｎ）≦５００である。
【００４０】
アルカリ金属がＮａである場合には、ＮａとＺｎとのイオン強度比（Ｎａ／Ｚｎ）は、好ましくは０．００１≦（Ｎａ／Ｚｎ）≦１００である。
【００４１】
アルカリ金属がＫである場合には、ＫとＺｎとのイオン強度比（Ｋ／Ｚｎ）は、好ましくは０．００１≦（Ｋ／Ｚｎ）≦１００である。
【００４２】
アルカリ金属がＲｂである場合には、ＲｂとＺｎとのイオン強度比（Ｒｂ／Ｚｎ）は、好ましくは０．０１≦（Ｒｂ／Ｚｎ）≦１００である。
【００４３】
アルカリ金属がＣｓである場合には、ＣｓとＺｎとのイオン強度比（Ｃｓ／Ｚｎ）は、好ましくは０．１≦（Ｃｓ／Ｚｎ）≦１００である。
【００４４】
イオン強度比が小さすぎる場合には、半田リフロー後の絶縁抵抗値が、低すぎる傾向にあり、イオン強度比が大きすぎると、電圧非直線性抵抗体層１の電気特性に悪影響を及ぼすおそれがあると共に、半田リフロー後の絶縁抵抗値の増大が低下する傾向にある。
【００４５】
積層チップバリスタ１０の製造方法
次に、図２に基づいて、本発明に係る積層チップバリスタ１０の製造工程を説明する。
【００４６】
まず、印刷工法またはシート工法等により、内部電極層２が１層おきに互い違いに両端部に露出するように、電圧非直線性抵抗体層１（バリスタ層）と内部電極層２を交互に積層し、その積層方向の両端に最外層１ａを積層し、積層体を形成する（図２の工程ａ）。
【００４７】
次に、この積層体を切断し、グリーンチップを得る（工程ｂ）。
【００４８】
次に、必要に応じて脱バインダー処理を行い、グリーンチップを焼成し、チップ本体１２となるチップ素体を得る（工程ｃ）。
【００４９】
得られたチップ素体を密閉回転ポットにより、チップ素体の表面にアルカリ金属化合物を付着させる（工程ｄ）。アルカリ金属化合物としては、特に限定されないが、熱処理することにより、アルカリ金属が素子本体１２の表面から内部に拡散できる化合物であり、アルカリ金属の酸化物、水酸化物、塩化物、硝酸塩、硼酸塩、炭酸塩および蓚酸塩等が用いられる。アルカリ金属化合物の付着量を制御することにより、前記のイオン強度比を制御することができる。
【００５０】
次に、このアルカリ金属化合物が付着しているチップ素体を電気炉で、所定の温度、および時間で熱処理する（工程ｅ）。その結果、アルカリ金属化合物からアルカリ金属がチップ素体の表面から内部に向けて拡散し、高抵抗体層４が形成された素子本体１２が得られる。このときの熱処理温度および熱処理時間により、前記のイオン強度比を制御することができると共に、高抵抗層４の厚みを制御することができる。好ましい熱処理温度は、７００〜１０００°Ｃであり、熱処理雰囲気は大気中である。また、熱処理時間は、好ましくは１０分〜４時間である。
【００５１】
次に、熱処理後の素体の両端部に端子電極を塗布、焼き付けしてＡｇ下地電極を形成する（工程ｆ）。ここでは、下地電極材として、Ａｇを選択しているが、素子本体１２に対する焼き付きが良く、内部電極層２を構成する材質との接続性が良く、また、後続のメッキ工程でメッキが付き易い材料であれば、いずれの材料も使用できる。
【００５２】
最後に、下地電極の表面に電気メッキにより、Ｎｉメッキ膜および／またはＳｎ／Ｐｂメッキ膜を形成し（工程ｇ）、積層チップバリスタ１０を得る。
【００５３】
なお、アルカリ金属を素子本体１２の表面から拡散させるための手段としては、上記の手段に限らず、たとえば以下の手段を採用することができる。すなわち、端子電極３を形成する前の素子本体１２をアルカリ供給源中に埋めて熱処理する方法、スプレーなどで溶液化したアルカリ供給源を素子本体１２の外周に均一に振りかけた後に熱処理する方法、アルカリ金属供給源粉が混じるエアを素子本体１２の外周に均一に振りかけた後に熱処理する方法などが例示される。
【００５４】
これらの方法では、素子本体１２の両端部に露出している内部電極層２の露出端面に対してもアルカリ金属が多少拡散することになるが、内部電極層２の導電性に影響を与えることはない。
【００５５】
なお、内部電極層２の露出端面に対するアルカリ金属の拡散を確実に防止するには、たとえば図３に示すように、高抵抗層の形成（工程ｄおよびｅ）を、端子電極形成（工程ｆ）の後に行っても良い。その場合には、図１に示す高抵抗層４は、端子電極３の内側には形成されない。したがって、アルカリ金属が内部電極層２の露出端面から拡散することもない。また、端子電極を塗布乾燥後、アルカリ金属を表面に付着させ、焼付を行うと、焼付とともに、アルカリ金属の素体への拡散も同時に行え、工程の簡略化ができる。
【００５６】
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。
【００５７】
【実施例】
以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。
【００５８】
実施例１
図２に示す工程ａ〜ｃおよび通常方法に従い、１６０８形状（外形寸法：１．６ｍｍ×０．８ｍｍ×０．８ｍｍ）の素子本体１２となるチップ素体を形成した。なお、チップ素体の非直線性抵抗体層１および最外層１ａは、酸化亜鉛系材料で構成してあり、具体的には、純度９９.９％のＺｎＯ（９９.７２５モル％）に、Ｐｒを０.５モル％、Ｃｏを１.５モル％、Ａｌを０.００５モル％、Ｋを０.０５モル％、Ｃｒを０.１モル％、Ｃａを０.１モル％、Ｓｉを０.０２モル％、の割合で添加したもので構成した。また、内部電極層２は、Ｐｄで構成した。
【００５９】
得られたチップ素体を、密閉回転ポットにより、チップ素体表面にＬｉ２ＣＯ３の粉末を付着させた。Ｌｉ２ＣＯ３の粉末の平均粒径は、３μｍであった。
【００６０】
なお、Ｌｉ２ＣＯ３の投入量は、チップ素体１個当り、０．００１μｇ〜１０ｍｇの範囲とした。この投入量の増減により、後述するイオン強度比が異なる試料が得られることになる。
【００６１】
Ｌｉ２ＣＯ３の粉末が付着したチップ素体を、７００〜１０００°Ｃの熱処理温度で、１０分〜４時間、空気中で熱処理し、チップ素体の表面からＬｉを拡散させ、その表面近傍に高抵抗層４を形成した。これらの熱処理温度および熱処理時間を変化させることで、後述するイオン強度比が異なる試料が得られることになる。
【００６２】
その後は、通常の方法で、Ａｇ下地電極を形成し、下地電極の表面に電気メッキにより、Ｎｉメッキ膜およびＳｎ／Ｐｂメッキ膜を形成して端子電極３を形成し、積層チップバリスタ１０を得た。
【００６３】
このようにして得られた複数の積層チップバリスタ試料について、素子本体の表面から１００μｍ範囲を二次イオン質量分析法でＬｉとＺｎとのイオン強度比（Ｌｉ／Ｚｎ）を測定した。また、半田リフロー前後の絶縁抵抗値を測定し、絶縁不良率を求め、表１にまとめた。
【００６４】
なお、半田リフローは、基板にフラックス入りのクリーム半田を印刷し、素子をマウントした後、ピーク温度が２３０℃であるリフロー炉を通すことにより行った。
【００６５】
Ｌｉ／Ｚｎのイオン強度比は、二次イオン質量分析法（ＳＩＭＳ）により、深さ１００μｍまでの値を平均して求めた。また、絶縁抵抗値は、印加電圧３Ｖで測定し、１００個の平均値から求め、絶縁不良率は、１ＭΩに満たない素子を不良として計算した。なお、半田リフロー前の素子は、いずれも、絶縁抵抗は１００ＭΩ以上であった。
【００６６】
【表１】
【００６７】
表１に示すように、イオン強度比が０．０００１以下の素子は、リフロー後における絶縁抵抗値の平均が１ＭΩ以下に低く、リフロー後の絶縁不良率も高い（試料１）。一方、イオン強度比が０．００１以上、５００以下の素子は、絶縁抵抗値の平均が４．８ＭΩより大きく、不良率は全て０であった（試料２〜８）。特に、０．０１以上５００以下の素子は、絶縁抵抗値の平均が１２ＭΩより大きく、より好ましいことが確認できた。なお、イオン強度比が１０００以上のサンプルは、作製できなかった（試料９）。
【００６８】
また、試料番号１〜８については、Ｌｉ拡散処理の前後において、バリスタ特性（電圧非直線性）は変化しないことが、別の実験により確認された。
【００６９】
実施例２
Ｌｉ２ＣＯ３の代わりに、Ｎａ２ＣＯ３を用いる以外は、実施例１と同様の条件で、素子を作製した。
この結果を表２にまとめた。
【００７０】
【表２】
【００７１】
表２に示すように、イオン強度比が０．０００１以下の素子は、リフロー後の絶縁抵抗値が１ＭΩ以下と低く、リフロー後の絶縁不良率も高い（試料１０）。一方、イオン強度比が０．００１以上１００以下の素子は、リフロー後の絶縁抵抗値の平均が３．６ＭΩより大きく、不良率は５％以下であった（試料１１〜１６）。特に、０．０１以上１００以下の素子は、絶縁抵抗値の平均が１０ＭΩより大きく、より好ましいことが確認できた。なお、イオン強度比が５００以上のサンプルは、作製できなかった（試料１７）。
【００７２】
また、試料番号１０〜１６については、Ｎａ拡散処理の前後において、バリスタ特性（電圧非直線性）は変化しないことが、別の実験により確認された。
【００７３】
実施例３
Ｌｉ２ＣＯ３の代わりに、Ｋ２ＣＯ３を用いる以外は、実施例１と同様の条件で、素子を作製した。
この結果を表３にまとめた。
【００７４】
【表３】
【００７５】
表３に示すように、イオン強度比が０．０００１以下の素子は、リフロー後の絶縁抵抗値が１ＭΩ以下と低く、リフロー後の絶縁不良率も高い（試料１８）。一方、イオン強度比が０．００１以上１００以下の素子は、リフロー後の絶縁抵抗値の平均が１１ＭΩより大きく、不良率は０％以下であった（試料１９〜２４）。特に、０．０１以上１００以下の素子は、絶縁抵抗値の平均が２１ＭΩより大きく、より好ましいことが確認できた。なお、イオン強度比が５００以上のサンプルは、作製できなかった（試料２５）。
【００７６】
また、試料番号１８〜２４については、Ｋ拡散処理の前後において、バリスタ特性（電圧非直線性）は変化しないことが、別の実験により確認された。
【００７７】
実施例４
Ｌｉ２ＣＯ３の代わりに、Ｒｂ２ＣＯ３を用いる以外は、実施例１と同様の条件で、素子を作製した。
この結果を表４にまとめた。
【００７８】
【表４】
【００７９】
表４に示すように、イオン強度比が０．００１以下の素子は、リフロー後の絶縁抵抗値が１ＭΩ以下と低く、リフロー後の絶縁不良率も高い（試料２６と２７）。一方、イオン強度比が０．０１以上１００以下の素子は、リフロー後の絶縁抵抗値の平均が３．５ＭΩより大きく、不良率は３％以下であった（試料２８〜３２）。特に、０．１以上１００以下の素子は、絶縁抵抗値の平均が１２ＭΩより大きく、より好ましいことが確認できた。なお、イオン強度比が５００以上のサンプルは、作製できなかった（試料３３）。
【００８０】
また、試料番号２６〜３２については、Ｒｂ拡散処理の前後において、バリスタ特性（電圧非直線性）は変化しないことが、別の実験により確認された。
【００８１】
実施例５
Ｌｉ２ＣＯ３の代わりに、Ｃｓ２ＣＯ３を用いる以外は、実施例１と同様の条件で、素子を作製した。
この結果を表２にまとめた。
【００８２】
【表５】
【００８３】
表５に示すように、イオン強度比が０．０１以下の素子は、リフロー後の絶縁抵抗値が２．１ＭΩ以下と低く、リフロー後の絶縁不良率も高い（試料３４〜３６）。一方、イオン強度比が０．１以上１００以下の素子は、リフロー後の絶縁抵抗値の平均が１０ＭΩより大きく、不良率は０％以下であった（試料３７〜４０）。特に、１以上１００以下の素子は、絶縁抵抗値の平均が３０ＭΩより大きく、より好ましいことが確認できた。なお、イオン強度比が５００以上のサンプルは、作製できなかった（試料４１）。
【００８４】
また、試料番号３４〜４０については、Ｃｓ拡散処理の前後において、バリスタ特性（電圧非直線性）は変化しないことが、別の実験により確認された。
【００８５】
比較例１
Ｌｉ２ＣＯ３を付着させて熱処理する工程を除いた以外は、実施例１と同様の条件で、素子を作製した。
【００８６】
得られた素子は、リフロー前の絶縁抵抗が１００ＭΩ以上であったが、リフロー後は、０．６ＭΩになり、リフロー後の絶縁不良率は１００％であった。
【００８７】
【発明の効果】
以上説明してきたように、本発明によれば、ガラスコートなどの絶縁保護層が不要であり、温度変化に強く、しかも半田リフローによっても素子表面の高抵抗を維持可能であり、高信頼性で、製造が容易な積層チップバリスタなどのチップ状電子部品およびその製造方法を提供することができる。
【図面の簡単な説明】
【図１】 図１は本発明の一実施形態に係る積層チップバリスタの概略断面図である。
【図２】 図２は本発明の一実施形態に係る積層チップバリスタの製造工程を示すフローチャート図である。
【図３】 図３は本発明の他の実施形態に係る積層チップバリスタの製造工程を示すフローチャート図である。
【符号の説明】
１… 電圧非直線性抵抗体層
２… 内部電極層
３… 端子電極
４… 高抵抗層
１０… 積層チップバリスタ
１２… 素子本体
【発明の属する技術分野】
本発明は、ガラスコートなどの絶縁保護層が不要であり、温度変化に強く、しかも半田リフローによっても素子表面の高抵抗を維持可能であり、高信頼性で、製造が容易な積層チップバリスタなどのチップ状電子部品およびその製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化および高性能化に伴い、チップ状電子部品が必要不可欠となってきている。チップ状電子部品は、通常、回路基板上に配置され、印刷された半田とともに、熱処理され回路を形成する。この熱処理を半田リフロー処理と言う。この際、半田中には、還元力の強いフラックスが含まれており、それによってチップ部品の表面が侵されて絶縁抵抗が低下することがある。
【０００３】
チップ状電子部品としての積層チップバリスタも例外ではなく、半田リフローにより、積層チップバリスタの素子表面が還元され、絶縁抵抗が低下し、信頼性が劣るという不具合を生ずる。
【０００４】
この問題を解決するために、積層チップバリスタの素子表面にガラスをコートして、信頼性の向上を図ることが行われている（例えば、特許文献１参照）。
【０００５】
しかしながら、素子表面をガラスで均一にコートして覆うことは、多くの手間がかかる。また、セラミック材とガラス材の熱膨張係数が異なるため、その界面が温度サイクルなどによりダメージを受けやすい。そのため、ガラス層にクラックを生じるおそれがあり、素子を構成するセラミックの絶縁が破壊されるおそれがある。
【０００６】
なお、素子表面にＬｉまたはＮａを拡散させ、素子表面を高抵抗化する方法が提案されている（特許文献２参照）。この特許文献に記載された発明では、素子表面のＬｉまたはＮａのＳＩＭＳイオン強度Ｍ１と、表面から１０μｍの深さ部分でのＬｉまたはＮａのＳＩＭＳイオン強度Ｍ２との比（Ｍ１／Ｍ２）を、１０≦（Ｍ１／Ｍ２）＜５００００としている。
【０００７】
しかしながら、この方法では、電気メッキ時の外観不良を改善することはできても、半田リフローにおけるフラックスからの還元に対しては不十分であることが判明した。すなわち、半田リフロー時に活性化されたフラックスの還元力は、電気メッキの還元力よりも非常に大きいため、ＬｉまたはＮａが拡散している範囲の厚みが１０μｍ程度では、半田リフローにたいしては不十分であった。
【０００８】
【特許文献１】
特開平６−９６９０７号公報
【特許文献２】
特開平９−２４６０１７号公報
【発明が解決しようとする課題】
本発明は、このような実状に鑑みてなされ、ガラスコートなどの絶縁保護層が不要であり、温度変化に強く、しかも半田リフローによっても素子表面の高抵抗を維持可能であり、高信頼性で、製造が容易な積層チップバリスタなどのチップ状電子部品およびその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の観点に係るチップ状電子部品は、酸化亜鉛系材料層と内部電極層とを有する素子本体を持つチップ状電子部品であって、
前記素子本体の表面から深さ１００μｍ範囲を二次イオン質量分析法でＬｉとＺｎとのイオン強度比（Ｌｉ／Ｚｎ）を測定した場合に、０．００１≦（Ｌｉ／Ｚｎ）≦５００であることを特徴とする。
【００１０】
好ましくは、前記イオン強度比が０．０１≦（Ｌｉ／Ｚｎ）≦５００である。
【００１１】
本発明の第２の観点に係るチップ状電子部品は、
酸化亜鉛系材料層と内部電極層とを有する素子本体を持つチップ状電子部品であって、
前記素子本体の表面から深さ１００μｍ範囲を二次イオン質量分析法でＮａとＺｎとのイオン強度比（Ｎａ／Ｚｎ）を測定した場合に、０．００１≦（Ｎａ／Ｚｎ）≦１００であることを特徴とする。
【００１２】
本発明の第３の観点に係るチップ状電子部品は、
酸化亜鉛系材料層と内部電極層とを有する素子本体を持つチップ状電子部品であって、
前記素子本体の表面から深さ１００μｍ範囲を二次イオン質量分析法でＫとＺｎとのイオン強度比（Ｋ／Ｚｎ）を測定した場合に、０．００１≦（Ｋ／Ｚｎ）≦１００であることを特徴とする。
【００１３】
本発明の第４の観点に係るチップ状電子部品は、
酸化亜鉛系材料層と内部電極層とを有する素子本体を持つチップ状電子部品であって、
前記素子本体の表面から深さ１００μｍ範囲を二次イオン質量分析法でＲｂとＺｎとのイオン強度比（Ｒｂ／Ｚｎ）を測定した場合に、０．０１≦（Ｒｂ／Ｚｎ）≦１００であることを特徴とする。
【００１４】
本発明の第５の観点に係るチップ状電子部品は、
酸化亜鉛系材料層と内部電極層とを有する素子本体を持つチップ状電子部品であって、
前記素子本体の表面から深さ１００μｍ範囲を二次イオン質量分析法でＣｓとＺｎとのイオン強度比（Ｃｓ／Ｚｎ）を測定した場合に、０．１≦（Ｃｓ／Ｚｎ）≦１００であることを特徴とする。
【００１５】
本発明の第１の観点に係るチップ状電子部品の製造方法は、
酸化亜鉛系材料層と内部電極層とを有する素子本体を持つチップ状電子部品の製造方法であって、
前記素子本体を形成する工程と、
前記素子本体の表面から素子本体の内部に向けてアルカリ金属（Ａ）を拡散させる工程と、
その後に、前記素子本体の外面に、前記内部電極層に接続する端子電極を形成する工程とを有し、
前記アルカリ金属を拡散させる際に、前記素子本体の表面から深さ１００μｍ範囲を二次イオン質量分析法でアルカリ金属（Ａ）と亜鉛（Ｚｎ）とのイオン強度比（Ａ／Ｚｎ）を測定した場合に、０．００１≦（Ａ／Ｚｎ）≦５００となる条件で、アルカリ金属を拡散させることを特徴とする。
【００１６】
本発明の第２の観点に係るチップ状電子部品の製造方法は、
酸化亜鉛系材料層と内部電極層とを有する素子本体を持つチップ状電子部品の製造方法であって、
前記素子本体を形成する工程と、
前記素子本体の外面に、前記内部電極層に接続する端子電極を形成する工程と、
その後に、前記素子本体の表面から素子本体の内部に向けてアルカリ金属（Ａ）を拡散させる工程と、を有し、
前記アルカリ金属を拡散させる際に、前記素子本体の表面から深さ１００μｍ範囲を二次イオン質量分析法でアルカリ金属（Ａ）と亜鉛（Ｚｎ）とのイオン強度比（Ａ／Ｚｎ）を測定した場合に、０．００１≦（Ａ／Ｚｎ）≦５００となる条件で、アルカリ金属を拡散させることを特徴とする。
【００１７】
好ましくは、前記アルカリ金属が、Ｌｉ，Ｎａ，Ｋ，Ｒｂ，Ｃｓのうちの少なくとも１つである。
【００１８】
好ましくは、前記アルカリ金属を拡散させる際に、前記素子本体の表面に、アルカリ金属の化合物の粉体を付着させた状態で、前記素子本体を、７００〜１０００°Ｃの温度で熱処理し、前記素子本体の表面に対する前記粉体の付着量と、熱処理温度と、熱処理時間との内の少なくとも１つを制御する。
【００１９】
本発明において、チップ状電子部品としては、特に限定されないが、好ましくは、前記素子本体が、酸化亜鉛系電圧非直線性抵抗体層と内部電極層とが交互に積層された構造を有し、前記チップ状電子部品が、積層型チップバリスタである。
【００２０】
本発明者は、素子本体の表面から深さ１００μｍ範囲を二次イオン質量分析法でアルカリ金属（Ａ）と亜鉛（Ｚｎ）とのイオン強度比（Ａ／Ｚｎ）を測定した場合に、所定範囲のイオン強度比とすることにより、半田リフローにおけるフラックスによる絶縁抵抗値の低下を防止でき、半田リフロー後の絶縁不良率を大幅に低減できることを新たに見出した。
【００２１】
アルカリ金属が拡散している素子本体の表面から深さ１００μｍ範囲の状態は、必ずしも明らかではないが、素子本体の外側に位置する酸化亜鉛系材料層に含まれる酸化亜鉛粒子中に、アルカリ金属が固溶していると考えられる。本発明では、前記のイオン強度比を所定範囲にすることで、この素子本体の表面から深さ１００μｍ範囲は、他の部分に比べて、高抵抗層となり、半田リフローによるフラックスの還元作用から素子表面を電流がリークするのを防止する。そのため、半田リフロー後の絶縁抵抗値の低下を防止できると共に、絶縁不良率を低下させることが可能になる。
【００２２】
なお、本発明のチップ状電子部品では、前記の特許文献２において定義しているＭ１／Ｍ２が約１になり、特許文献２に規定している１０≦（Ｍ１／Ｍ２）≦５００００の範囲を外れることになる。しかしながら、本発明者は、本発明の範囲とすることにより、半田リフロー後の絶縁抵抗値の低下を防止できると共に、絶縁不良率を低下させることが可能になることを始めて見出した。
【００２３】
また、本発明では、アルカリ金属供給源を素子本体の表面に付着させ、熱処理にてアルカリ金属を素子本体の表面から内部に向けて拡散させることにより高抵抗層を形成し、従来と異なり、絶縁ガラス層をコーティングする必要が無いため、複雑な設備や工程が不要であり、容易且つ安価に高信頼性のチップ状電子部品を製造することができる。
【００２４】
【発明の実施の形態】
以下、本発明を、図面に示す実施形態に基づき説明する。
図１は本発明の一実施形態に係る積層チップバリスタの概略断面図、
図２は本発明の一実施形態に係る積層チップバリスタの製造工程を示すフローチャート図、
図３は本発明の他の実施形態に係る積層チップバリスタの製造工程を示すフローチャート図である。
【００２５】
積層チップバリスタ
図１に示すように、チップ状電子部品の一例としての積層チップバリスタ１０は、電圧非直線性抵抗体層１と内部電極層２とが交互に積層された構造の素子本体１２を有する。内部電極層２は、素子本体１２の対向する両端面から交互に露出しており、それぞれの外部端子電極３に接続してあり、バリスタ回路を形成している。
【００２６】
内部電極層２の積層方向外側には、最外層１ａが積層され、内部電極層２が保護されている。最外層１ａは、通常、抵抗体層１と同じ材質で構成される。抵抗体層１の材質については後述する。また、素子本体１２の周囲に形成してある高抵抗体層４についても後述する。
【００２７】
素子本体の形状は、特に制限はないが、通常、直方体状とされる。また、その寸法にも特に制限はなく、用途に応じて適当な寸法とすればよいが、通常、縦（０．６〜５．６ｍｍ）×横（０．３〜５．０ｍｍ）×厚み（０．３〜１．９ｍｍ）程度である。
【００２８】
電圧非直線性抵抗体層１
電圧非直線性抵抗体層１（最外層１ａも同様）は、酸化亜鉛系バリスタ材料層で構成される。この酸化亜鉛系バリスタ材料層は、例えばＺｎＯを主成分とし、副成分として希土類元素、Ｃｏ、IIIｂ族元素（Ｂ、Ａｌ、ＧａおよびＩｎ）、Ｓｉ、Ｃｒ、アルカリ金属元素（Ｋ、ＲｂおよびＣｓ）およびアルカリ土類金属元素（Ｍｇ、Ｃａ、ＳｒおよびＢａ）等を含む材料で構成される。または、ＺｎＯを主成分とし、副成分としてＢｉ、Ｃｏ、Ｍｎ、Ｓｂ、Ａｌ等を含む材料で構成されても良い。
【００２９】
ＺｎＯを含む主成分は、電圧−電流特性における優れた電圧非直線性と、大きなサージ耐量とを発現する物質として作用する。なお、電圧非直線性とは、端子電極３の間に徐々に増大する電圧を印加する際に、素子に流れる電流が非直線的に増大する現象を言う。
【００３０】
抵抗体層１における主成分としてのＺｎＯの含有量は、特に限定されないが、通常、抵抗体層１を構成する全体の材料を１００質量％とした場合に、通常、９９.８〜６９.０質量％である。
【００３１】
内部電極層２
内部電極層２に含有される導電材は、特に限定されないが、ＰｄまたはＡｇ−Ｐｄ合金からなることが好ましい。内部電極層２の厚さは、用途に応じて適宜決定すればよいが、通常０．５〜５μｍ程度である。
【００３２】
外部端子電極３
外部端子電極３に含有される導電材は、特に限定されないが、通常、ＡｇやＡｇ−Ｐｄ合金などを用いる。さらに、必要に応じ、ＡｇやＡｇ−Ｐｄ合金などの下地層の表面に、電気メッキ等により、ＮｉおよびＳｎ／Ｐｂ膜を形成する。外部端子電極３の厚さは、用途に応じて適宜決定すればよいが、通常１０〜５０μｍ程度である。
【００３３】
高抵抗層４
高抵抗層４は、素子本体１２の外表面全体を覆うように形成してある。この高抵抗層４は、熱分解して酸化物となるアルカリ金属化合物を素子本体１２の表面に付着させた状態で熱処理することにより、素子本体１２の表面から内部に向けてアルカリ金属を拡散させることにより形成される。
【００３４】
なお、高抵抗層４と素子本体１２の最外層１ａとの境界は、必ずしも明確ではなく、最外層１ａに対してアルカリ金属が拡散した範囲が高抵抗層４となる。この高抵抗層４は、電圧非直線性抵抗体層１を半田リフロー時に保護する役割を有する。
【００３５】
この高抵抗層４の厚みは、特に限定されないが、少なくとも１０μｍ以上であり、内部電極層２までは到達しない厚みである。この厚みが薄すぎると、本発明の効果が少なく、厚すぎると、電圧非直線性抵抗体層１の電気特性に悪影響を及ぼす場合がある。
【００３６】
この高抵抗層４では、その表面（すなわち素子本体１２の表面）から深さ１００μｍ範囲を二次イオン質量分析法でアルカリ金属（Ａ）と亜鉛（Ｚｎ）とのイオン強度比（Ａ／Ｚｎ）を測定した場合に、０．００１≦（Ａ／Ｚｎ）≦５００となる。
【００３７】
なお、イオン強度比は、二次イオン質量分析法（ＳＩＭＳ）により、求めることができる。ＳＩＭＳは、表面層からミクロンオーダで、深さ方向のイオン濃度分布を高感度で測定できる方法である。高エネルギー（数ｋｅＶ〜２０ｋｅＶ）のイオンビームを固体表面に照射すると、スパッタ現象により試料構成原子が中性子またはイオンとして放出される。このようにして、二次的に放出されるイオンを質量分析計で、質量・電荷の比に分けて、試料表面の元素分析および化合物分析を行う方法がＳＩＭＳである。
【００３８】
高抵抗層４中に拡散されるアルカリ金属としては、特に限定されないが、好ましくはＬｉ，Ｎａ，Ｋ，Ｒｂ，Ｃｓのうちの少なくとも１つ、さらに好ましくはＬｉである。
【００３９】
アルカリ金属がＬｉである場合には、ＬｉとＺｎとのイオン強度比（Ｌｉ／Ｚｎ）は、好ましくは０．００１≦（Ｌｉ／Ｚｎ）≦５００、さらに好ましくは０．０１≦（Ｌｉ／Ｚｎ）≦５００である。
【００４０】
アルカリ金属がＮａである場合には、ＮａとＺｎとのイオン強度比（Ｎａ／Ｚｎ）は、好ましくは０．００１≦（Ｎａ／Ｚｎ）≦１００である。
【００４１】
アルカリ金属がＫである場合には、ＫとＺｎとのイオン強度比（Ｋ／Ｚｎ）は、好ましくは０．００１≦（Ｋ／Ｚｎ）≦１００である。
【００４２】
アルカリ金属がＲｂである場合には、ＲｂとＺｎとのイオン強度比（Ｒｂ／Ｚｎ）は、好ましくは０．０１≦（Ｒｂ／Ｚｎ）≦１００である。
【００４３】
アルカリ金属がＣｓである場合には、ＣｓとＺｎとのイオン強度比（Ｃｓ／Ｚｎ）は、好ましくは０．１≦（Ｃｓ／Ｚｎ）≦１００である。
【００４４】
イオン強度比が小さすぎる場合には、半田リフロー後の絶縁抵抗値が、低すぎる傾向にあり、イオン強度比が大きすぎると、電圧非直線性抵抗体層１の電気特性に悪影響を及ぼすおそれがあると共に、半田リフロー後の絶縁抵抗値の増大が低下する傾向にある。
【００４５】
積層チップバリスタ１０の製造方法
次に、図２に基づいて、本発明に係る積層チップバリスタ１０の製造工程を説明する。
【００４６】
まず、印刷工法またはシート工法等により、内部電極層２が１層おきに互い違いに両端部に露出するように、電圧非直線性抵抗体層１（バリスタ層）と内部電極層２を交互に積層し、その積層方向の両端に最外層１ａを積層し、積層体を形成する（図２の工程ａ）。
【００４７】
次に、この積層体を切断し、グリーンチップを得る（工程ｂ）。
【００４８】
次に、必要に応じて脱バインダー処理を行い、グリーンチップを焼成し、チップ本体１２となるチップ素体を得る（工程ｃ）。
【００４９】
得られたチップ素体を密閉回転ポットにより、チップ素体の表面にアルカリ金属化合物を付着させる（工程ｄ）。アルカリ金属化合物としては、特に限定されないが、熱処理することにより、アルカリ金属が素子本体１２の表面から内部に拡散できる化合物であり、アルカリ金属の酸化物、水酸化物、塩化物、硝酸塩、硼酸塩、炭酸塩および蓚酸塩等が用いられる。アルカリ金属化合物の付着量を制御することにより、前記のイオン強度比を制御することができる。
【００５０】
次に、このアルカリ金属化合物が付着しているチップ素体を電気炉で、所定の温度、および時間で熱処理する（工程ｅ）。その結果、アルカリ金属化合物からアルカリ金属がチップ素体の表面から内部に向けて拡散し、高抵抗体層４が形成された素子本体１２が得られる。このときの熱処理温度および熱処理時間により、前記のイオン強度比を制御することができると共に、高抵抗層４の厚みを制御することができる。好ましい熱処理温度は、７００〜１０００°Ｃであり、熱処理雰囲気は大気中である。また、熱処理時間は、好ましくは１０分〜４時間である。
【００５１】
次に、熱処理後の素体の両端部に端子電極を塗布、焼き付けしてＡｇ下地電極を形成する（工程ｆ）。ここでは、下地電極材として、Ａｇを選択しているが、素子本体１２に対する焼き付きが良く、内部電極層２を構成する材質との接続性が良く、また、後続のメッキ工程でメッキが付き易い材料であれば、いずれの材料も使用できる。
【００５２】
最後に、下地電極の表面に電気メッキにより、Ｎｉメッキ膜および／またはＳｎ／Ｐｂメッキ膜を形成し（工程ｇ）、積層チップバリスタ１０を得る。
【００５３】
なお、アルカリ金属を素子本体１２の表面から拡散させるための手段としては、上記の手段に限らず、たとえば以下の手段を採用することができる。すなわち、端子電極３を形成する前の素子本体１２をアルカリ供給源中に埋めて熱処理する方法、スプレーなどで溶液化したアルカリ供給源を素子本体１２の外周に均一に振りかけた後に熱処理する方法、アルカリ金属供給源粉が混じるエアを素子本体１２の外周に均一に振りかけた後に熱処理する方法などが例示される。
【００５４】
これらの方法では、素子本体１２の両端部に露出している内部電極層２の露出端面に対してもアルカリ金属が多少拡散することになるが、内部電極層２の導電性に影響を与えることはない。
【００５５】
なお、内部電極層２の露出端面に対するアルカリ金属の拡散を確実に防止するには、たとえば図３に示すように、高抵抗層の形成（工程ｄおよびｅ）を、端子電極形成（工程ｆ）の後に行っても良い。その場合には、図１に示す高抵抗層４は、端子電極３の内側には形成されない。したがって、アルカリ金属が内部電極層２の露出端面から拡散することもない。また、端子電極を塗布乾燥後、アルカリ金属を表面に付着させ、焼付を行うと、焼付とともに、アルカリ金属の素体への拡散も同時に行え、工程の簡略化ができる。
【００５６】
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。
【００５７】
【実施例】
以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。
【００５８】
実施例１
図２に示す工程ａ〜ｃおよび通常方法に従い、１６０８形状（外形寸法：１．６ｍｍ×０．８ｍｍ×０．８ｍｍ）の素子本体１２となるチップ素体を形成した。なお、チップ素体の非直線性抵抗体層１および最外層１ａは、酸化亜鉛系材料で構成してあり、具体的には、純度９９.９％のＺｎＯ（９９.７２５モル％）に、Ｐｒを０.５モル％、Ｃｏを１.５モル％、Ａｌを０.００５モル％、Ｋを０.０５モル％、Ｃｒを０.１モル％、Ｃａを０.１モル％、Ｓｉを０.０２モル％、の割合で添加したもので構成した。また、内部電極層２は、Ｐｄで構成した。
【００５９】
得られたチップ素体を、密閉回転ポットにより、チップ素体表面にＬｉ２ＣＯ３の粉末を付着させた。Ｌｉ２ＣＯ３の粉末の平均粒径は、３μｍであった。
【００６０】
なお、Ｌｉ２ＣＯ３の投入量は、チップ素体１個当り、０．００１μｇ〜１０ｍｇの範囲とした。この投入量の増減により、後述するイオン強度比が異なる試料が得られることになる。
【００６１】
Ｌｉ２ＣＯ３の粉末が付着したチップ素体を、７００〜１０００°Ｃの熱処理温度で、１０分〜４時間、空気中で熱処理し、チップ素体の表面からＬｉを拡散させ、その表面近傍に高抵抗層４を形成した。これらの熱処理温度および熱処理時間を変化させることで、後述するイオン強度比が異なる試料が得られることになる。
【００６２】
その後は、通常の方法で、Ａｇ下地電極を形成し、下地電極の表面に電気メッキにより、Ｎｉメッキ膜およびＳｎ／Ｐｂメッキ膜を形成して端子電極３を形成し、積層チップバリスタ１０を得た。
【００６３】
このようにして得られた複数の積層チップバリスタ試料について、素子本体の表面から１００μｍ範囲を二次イオン質量分析法でＬｉとＺｎとのイオン強度比（Ｌｉ／Ｚｎ）を測定した。また、半田リフロー前後の絶縁抵抗値を測定し、絶縁不良率を求め、表１にまとめた。
【００６４】
なお、半田リフローは、基板にフラックス入りのクリーム半田を印刷し、素子をマウントした後、ピーク温度が２３０℃であるリフロー炉を通すことにより行った。
【００６５】
Ｌｉ／Ｚｎのイオン強度比は、二次イオン質量分析法（ＳＩＭＳ）により、深さ１００μｍまでの値を平均して求めた。また、絶縁抵抗値は、印加電圧３Ｖで測定し、１００個の平均値から求め、絶縁不良率は、１ＭΩに満たない素子を不良として計算した。なお、半田リフロー前の素子は、いずれも、絶縁抵抗は１００ＭΩ以上であった。
【００６６】
【表１】
表１に示すように、イオン強度比が０．０００１以下の素子は、リフロー後における絶縁抵抗値の平均が１ＭΩ以下に低く、リフロー後の絶縁不良率も高い（試料１）。一方、イオン強度比が０．００１以上、５００以下の素子は、絶縁抵抗値の平均が４．８ＭΩより大きく、不良率は全て０であった（試料２〜８）。特に、０．０１以上５００以下の素子は、絶縁抵抗値の平均が１２ＭΩより大きく、より好ましいことが確認できた。なお、イオン強度比が１０００以上のサンプルは、作製できなかった（試料９）。
【００６８】
また、試料番号１〜８については、Ｌｉ拡散処理の前後において、バリスタ特性（電圧非直線性）は変化しないことが、別の実験により確認された。
【００６９】
実施例２
Ｌｉ２ＣＯ３の代わりに、Ｎａ２ＣＯ３を用いる以外は、実施例１と同様の条件で、素子を作製した。
この結果を表２にまとめた。
【００７０】
【表２】
表２に示すように、イオン強度比が０．０００１以下の素子は、リフロー後の絶縁抵抗値が１ＭΩ以下と低く、リフロー後の絶縁不良率も高い（試料１０）。一方、イオン強度比が０．００１以上１００以下の素子は、リフロー後の絶縁抵抗値の平均が３．６ＭΩより大きく、不良率は５％以下であった（試料１１〜１６）。特に、０．０１以上１００以下の素子は、絶縁抵抗値の平均が１０ＭΩより大きく、より好ましいことが確認できた。なお、イオン強度比が５００以上のサンプルは、作製できなかった（試料１７）。
【００７２】
また、試料番号１０〜１６については、Ｎａ拡散処理の前後において、バリスタ特性（電圧非直線性）は変化しないことが、別の実験により確認された。
【００７３】
実施例３
Ｌｉ２ＣＯ３の代わりに、Ｋ２ＣＯ３を用いる以外は、実施例１と同様の条件で、素子を作製した。
この結果を表３にまとめた。
【００７４】
【表３】
表３に示すように、イオン強度比が０．０００１以下の素子は、リフロー後の絶縁抵抗値が１ＭΩ以下と低く、リフロー後の絶縁不良率も高い（試料１８）。一方、イオン強度比が０．００１以上１００以下の素子は、リフロー後の絶縁抵抗値の平均が１１ＭΩより大きく、不良率は０％以下であった（試料１９〜２４）。特に、０．０１以上１００以下の素子は、絶縁抵抗値の平均が２１ＭΩより大きく、より好ましいことが確認できた。なお、イオン強度比が５００以上のサンプルは、作製できなかった（試料２５）。
【００７６】
また、試料番号１８〜２４については、Ｋ拡散処理の前後において、バリスタ特性（電圧非直線性）は変化しないことが、別の実験により確認された。
【００７７】
実施例４
Ｌｉ２ＣＯ３の代わりに、Ｒｂ２ＣＯ３を用いる以外は、実施例１と同様の条件で、素子を作製した。
この結果を表４にまとめた。
【００７８】
【表４】
表４に示すように、イオン強度比が０．００１以下の素子は、リフロー後の絶縁抵抗値が１ＭΩ以下と低く、リフロー後の絶縁不良率も高い（試料２６と２７）。一方、イオン強度比が０．０１以上１００以下の素子は、リフロー後の絶縁抵抗値の平均が３．５ＭΩより大きく、不良率は３％以下であった（試料２８〜３２）。特に、０．１以上１００以下の素子は、絶縁抵抗値の平均が１２ＭΩより大きく、より好ましいことが確認できた。なお、イオン強度比が５００以上のサンプルは、作製できなかった（試料３３）。
【００８０】
また、試料番号２６〜３２については、Ｒｂ拡散処理の前後において、バリスタ特性（電圧非直線性）は変化しないことが、別の実験により確認された。
【００８１】
実施例５
Ｌｉ２ＣＯ３の代わりに、Ｃｓ２ＣＯ３を用いる以外は、実施例１と同様の条件で、素子を作製した。
この結果を表２にまとめた。
【００８２】
【表５】
表５に示すように、イオン強度比が０．０１以下の素子は、リフロー後の絶縁抵抗値が２．１ＭΩ以下と低く、リフロー後の絶縁不良率も高い（試料３４〜３６）。一方、イオン強度比が０．１以上１００以下の素子は、リフロー後の絶縁抵抗値の平均が１０ＭΩより大きく、不良率は０％以下であった（試料３７〜４０）。特に、１以上１００以下の素子は、絶縁抵抗値の平均が３０ＭΩより大きく、より好ましいことが確認できた。なお、イオン強度比が５００以上のサンプルは、作製できなかった（試料４１）。
【００８４】
また、試料番号３４〜４０については、Ｃｓ拡散処理の前後において、バリスタ特性（電圧非直線性）は変化しないことが、別の実験により確認された。
【００８５】
比較例１
Ｌｉ２ＣＯ３を付着させて熱処理する工程を除いた以外は、実施例１と同様の条件で、素子を作製した。
【００８６】
得られた素子は、リフロー前の絶縁抵抗が１００ＭΩ以上であったが、リフロー後は、０．６ＭΩになり、リフロー後の絶縁不良率は１００％であった。
【００８７】
【発明の効果】
以上説明してきたように、本発明によれば、ガラスコートなどの絶縁保護層が不要であり、温度変化に強く、しかも半田リフローによっても素子表面の高抵抗を維持可能であり、高信頼性で、製造が容易な積層チップバリスタなどのチップ状電子部品およびその製造方法を提供することができる。
【図面の簡単な説明】
【図１】 図１は本発明の一実施形態に係る積層チップバリスタの概略断面図である。
【図２】 図２は本発明の一実施形態に係る積層チップバリスタの製造工程を示すフローチャート図である。
【図３】 図３は本発明の他の実施形態に係る積層チップバリスタの製造工程を示すフローチャート図である。
【符号の説明】
１… 電圧非直線性抵抗体層
２… 内部電極層
３… 端子電極
４… 高抵抗層
１０… 積層チップバリスタ
１２… 素子本体
Claims (11)
- 酸化亜鉛系材料層と内部電極層とを有する素子本体を持つチップ状電子部品であって、
前記素子本体の表面から深さ１００μｍ範囲を二次イオン質量分析法でＬｉとＺｎとのイオン強度比（Ｌｉ／Ｚｎ）を測定した場合に、０．００１≦（Ｌｉ／Ｚｎ）≦５００であることを特徴とするチップ状電子部品。 - 前記イオン強度比が０．０１≦（Ｌｉ／Ｚｎ）≦５００であることを特徴とする請求項１に記載のチップ状電子部品。
- 酸化亜鉛系材料層と内部電極層とを有する素子本体を持つチップ状電子部品であって、
前記素子本体の表面から深さ１００μｍ範囲を二次イオン質量分析法でＮａとＺｎとのイオン強度比（Ｎａ／Ｚｎ）を測定した場合に、０．００１≦（Ｎａ／Ｚｎ）≦１００であることを特徴とするチップ状電子部品。 - 酸化亜鉛系材料層と内部電極層とを有する素子本体を持つチップ状電子部品であって、
前記素子本体の表面から深さ１００μｍ範囲を二次イオン質量分析法でＫとＺｎとのイオン強度比（Ｋ／Ｚｎ）を測定した場合に、０．００１≦（Ｋ／Ｚｎ）≦１００であることを特徴とするチップ状電子部品。 - 酸化亜鉛系材料層と内部電極層とを有する素子本体を持つチップ状電子部品であって、
前記素子本体の表面から深さ１００μｍ範囲を二次イオン質量分析法でＲｂとＺｎとのイオン強度比（Ｒｂ／Ｚｎ）を測定した場合に、０．０１≦（Ｒｂ／Ｚｎ）≦１００であることを特徴とするチップ状電子部品。 - 酸化亜鉛系材料層と内部電極層とを有する素子本体を持つチップ状電子部品であって、
前記素子本体の表面から深さ１００μｍ範囲を二次イオン質量分析法でＣｓとＺｎとのイオン強度比（Ｃｓ／Ｚｎ）を測定した場合に、０．１≦（Ｃｓ／Ｚｎ）≦１００であることを特徴とするチップ状電子部品。 - 前記素子本体が、酸化亜鉛系電圧非直線性抵抗体層と内部電極層とが交互に積層された構造を有し、前記チップ状電子部品が、積層型チップバリスタである請求項１〜６のいずれかに記載のチップ状電子部品。
- 酸化亜鉛系材料層と内部電極層とを有する素子本体を持つチップ状電子部品の製造方法であって、
前記素子本体を形成する工程と、
前記素子本体の表面から素子本体の内部に向けてアルカリ金属（Ａ）を拡散させる工程と、
その後に、前記素子本体の外面に、前記内部電極層に接続する端子電極を形成する工程とを有し、
前記アルカリ金属を拡散させる際に、前記素子本体の表面から深さ１００μｍ範囲を二次イオン質量分析法でアルカリ金属（Ａ）と亜鉛（Ｚｎ）とのイオン強度比（Ａ／Ｚｎ）を測定した場合に、０．００１≦（Ａ／Ｚｎ）≦５００となる条件で、アルカリ金属を拡散させることを特徴とするチップ状電子部品の製造方法。 - 酸化亜鉛系材料層と内部電極層とを有する素子本体を持つチップ状電子部品の製造方法であって、
前記素子本体を形成する工程と、
前記素子本体の外面に、前記内部電極層に接続する端子電極を形成する工程と、
その後に、前記素子本体の表面から素子本体の内部に向けてアルカリ金属（Ａ）を拡散させる工程と、を有し、
前記アルカリ金属を拡散させる際に、前記素子本体の表面から深さ１００μｍ範囲を二次イオン質量分析法でアルカリ金属（Ａ）と亜鉛（Ｚｎ）とのイオン強度比（Ａ／Ｚｎ）を測定した場合に、０．００１≦（Ａ／Ｚｎ）≦５００となる条件で、アルカリ金属を拡散させることを特徴とするチップ状電子部品の製造方法。 - 前記アルカリ金属が、Ｌｉ，Ｎａ，Ｋ，Ｒｂ，Ｃｓのうちの少なくとも１つであることを特徴とする請求項８または９に記載のチップ状電子部品の製造方法。
- 前記アルカリ金属を拡散させる際に、前記素子本体の表面に、アルカリ金属の化合物の粉体を付着させた状態で、前記素子本体を、７００〜１０００°Ｃの温度で熱処理し、前記素子本体の表面に対する前記粉体の付着量と、熱処理温度と、熱処理時間との内の少なくとも１つを制御することを特徴とする請求項８〜１０のいずれかに記載のチップ状電子部品の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002313772A JP3735756B2 (ja) | 2002-10-29 | 2002-10-29 | チップ状電子部品およびその製造方法 |
| CNB2003101204559A CN1329930C (zh) | 2002-10-29 | 2003-10-29 | 芯片状电子部件及其制造方法 |
| KR1020030075849A KR100564930B1 (ko) | 2002-10-29 | 2003-10-29 | 칩 형상 전자 부품 및 그 제조 방법 |
| TW092130010A TWI240933B (en) | 2002-10-29 | 2003-10-29 | Chip-shaped electronic component and manufacturing method thereof |
| US10/694,802 US6813137B2 (en) | 2002-10-29 | 2003-10-29 | Chip shaped electronic device and a method of producing the same |
| DE10350343.9A DE10350343B4 (de) | 2002-10-29 | 2003-10-29 | Chipförmiger Varistor und Verfahren zu dessen Herstellung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002313772A JP3735756B2 (ja) | 2002-10-29 | 2002-10-29 | チップ状電子部品およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004152824A JP2004152824A (ja) | 2004-05-27 |
| JP3735756B2 true JP3735756B2 (ja) | 2006-01-18 |
Family
ID=32458274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002313772A Expired - Lifetime JP3735756B2 (ja) | 2002-10-29 | 2002-10-29 | チップ状電子部品およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3735756B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4506066B2 (ja) * | 2002-06-11 | 2010-07-21 | 株式会社村田製作所 | チップ型電子部品及びチップ型電子部品の製造方法 |
| JP4082696B2 (ja) | 2004-04-09 | 2008-04-30 | Ｔｄｋ株式会社 | 積層型電子部品及びその製造方法 |
| JP4246716B2 (ja) | 2005-05-02 | 2009-04-02 | Ｔｄｋ株式会社 | 積層型フィルタ |
| JP4492578B2 (ja) * | 2006-03-31 | 2010-06-30 | Ｔｄｋ株式会社 | バリスタ素体及びバリスタ |
| JP2007299777A (ja) * | 2006-04-27 | 2007-11-15 | Tdk Corp | 積層型半導体セラミクス |
| JP4952175B2 (ja) * | 2006-09-29 | 2012-06-13 | Ｔｄｋ株式会社 | バリスタ |
| JP4957155B2 (ja) * | 2006-09-29 | 2012-06-20 | Ｔｄｋ株式会社 | バリスタ |
| JP4998800B2 (ja) * | 2008-07-17 | 2012-08-15 | Ｔｄｋ株式会社 | 積層チップバリスタおよびその製造方法 |
| TWI667667B (zh) * | 2016-09-26 | 2019-08-01 | 立昌先進科技股份有限公司 | 一種提高多層貼片式變阻器通流面積的製法及其製得的變阻器元件 |
-
2002
- 2002-10-29 JP JP2002313772A patent/JP3735756B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004152824A (ja) | 2004-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9997293B2 (en) | Ceramic electronic component and manufacturing method therefor | |
| US6604276B2 (en) | Method for fabricating a chip-type varistor having a glass coating layer | |
| JP3735151B2 (ja) | 積層型チップバリスタ及びその製造方法 | |
| JP3036567B2 (ja) | 導電性チップ型セラミック素子及びその製造方法 | |
| JP2014053551A (ja) | セラミック電子部品 | |
| KR100706686B1 (ko) | 적층형 전자 부품 및 그 제조 방법 | |
| KR100564930B1 (ko) | 칩 형상 전자 부품 및 그 제조 방법 | |
| JP3735756B2 (ja) | チップ状電子部品およびその製造方法 | |
| US6260258B1 (en) | Method for manufacturing varistor | |
| JP2006229178A (ja) | 絶縁コーティング層を有する半導性チップ素子及びその製造方法 | |
| US7372357B2 (en) | Varistor body and varistor | |
| JP4020816B2 (ja) | チップ状電子部品およびその製造方法 | |
| JP3008567B2 (ja) | チップ型バリスタ | |
| JP5835047B2 (ja) | セラミック電子部品 | |
| JP5803375B2 (ja) | 積層チップバリスタ及び積層チップバリスタの製造方法 | |
| JP4492578B2 (ja) | バリスタ素体及びバリスタ | |
| JP2003272906A (ja) | セラミック素子及びその製造方法 | |
| JP2003068508A (ja) | 積層チップバリスタの製造方法 | |
| JP4539671B2 (ja) | 電子部品及びその製造方法 | |
| US20230207159A1 (en) | Multilayer varistor | |
| JPH09162452A (ja) | セラミック素子及びその製造方法 | |
| JP2011124403A (ja) | 電子部品の製造方法 | |
| JP4710654B2 (ja) | 積層型チップバリスタの製造方法 | |
| JPH0974003A (ja) | セラミック電子部品 | |
| JP2023092246A (ja) | 積層バリスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051011 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3735756 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131104 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |