JP2003068508A - 積層チップバリスタの製造方法 - Google Patents

積層チップバリスタの製造方法

Info

Publication number
JP2003068508A
JP2003068508A JP2001254853A JP2001254853A JP2003068508A JP 2003068508 A JP2003068508 A JP 2003068508A JP 2001254853 A JP2001254853 A JP 2001254853A JP 2001254853 A JP2001254853 A JP 2001254853A JP 2003068508 A JP2003068508 A JP 2003068508A
Authority
JP
Japan
Prior art keywords
glass
layer
varistor
electrode layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001254853A
Other languages
English (en)
Inventor
Yoshikazu Yoshida
義和 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2001254853A priority Critical patent/JP2003068508A/ja
Publication of JP2003068508A publication Critical patent/JP2003068508A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】 【課題】 積層チップバリスタの外部電極の外側電極
層のめっき付与性を高め、下地電極層の上に形成するガ
ラス層の厚みバラツキを抑え、電気めっき時のバリスタ
本体へのめっき付着や絶縁抵抗の劣化を防止する。 【解決手段】 酸化亜鉛系セラミック材料からなるバリ
スタ本体の両端部に、まず、金属成分とガラス成分とを
付与し、熱処理することによって、下地電極層を形成
し、次に、前記下地電極層上にガラス成分を付与して熱
処理する工程を、同じガラス成分で少なくとも2回以上
繰り返してガラス層を形成し、さらに、前記ガラス層上
にガラス成分を含まない金属成分を付与し、熱処理する
ことによって、外側電極層を形成し、さらにまた、前記
外側電極層上に半田付け性の良好な金属からなる電気め
っき膜を形成する。各工程の熱処理温度は、下地電極層
形成、ガラス層形成、外側電極層形成の順に低くなるよ
うにする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、積層チップバリ
スタの製造方法に関するものであり、特に、積層チップ
バリスタの外部電極形成方法の改良に関する。
【0002】
【従来の技術】積層チップバリスタは、一般的に酸化亜
鉛系セラミック材料からなる複数のバリスタ層およびバ
リスタ層を介して互いに対向する少なくとも一対の内部
電極を含むバリスタ本体と、前記バリスタ本体の外表面
上の特定の部分にそれぞれ形成される一対の外部電極
と、を備えている。外部電極の一方および他方は、それ
ぞれ特定のバリスタ層を介して対向している内部電極の
一方および他方に電気的に接続されている。
【0003】上述したような積層チップバリスタにおい
て、外部電極は、典型的には、互いに材質の異なる複数
の層から構成され、その最外層は、外部電極に対して良
好な半田付け性を与えるため、半田付け性の良好な金属
からなる膜をもって構成され、このような半田付け性の
良好な金属膜は、通常、電気めっきを施すことによって
形成される。
【0004】上述のような外部電極を備える積層チップ
バリスタの従来技術として、例えば、特開2000−1
64406号公報には、酸化亜鉛系セラミック材料から
なるバリスタ本体の外部電極形成領域に、内部電極に電
気的に接続されるように、ガラス材料を含有する下地電
極層を形成し、次に、ガラス被膜を形成し、さらに、ガ
ラス材料を含有する外側電極層を形成した後、半田付け
性を良好にするために電気めっき層を形成することが記
載されている。前記ガラス被膜は、前記下地電極層上だ
けでなく、前記下地電極以外の領域において露出してい
るバリスタ本体の外表面全体にも形成される。
【0005】
【発明が解決しようとする課題】しかしながら、バリス
タ本体表面に高精度のガラス被膜を形成することは比較
的困難である。例えば、バリスタ本体をガラスペースト
にディッピングする方法では、膜厚が厚くなりすぎ、下
地電極層と外側電極層の導通が悪くなる。ガラス粉末と
バリスタ本体を磁器性のポットに入れて回転させながら
熱処理する方法では、逆に厚く形成できず、バリスタ本
体の外表面がガラス被膜に完全に覆われずに、バリスタ
本体にめっきが付着することがある。
【0006】この発明の目的は、下地電極層の上に形成
するガラス膜の厚みバラツキを抑え、電気めっき時のバ
リスタ本体へのめっき付着や絶縁抵抗の劣化を防止し得
る、積層チップバリスタの製造方法を提供することであ
る。
【0007】
【課題を解決するための手段】この第1の発明にかかる
積層チップバリスタの製造方法は、酸化亜鉛系セラミッ
ク材料からなる複数のバリスタ層および前記バリスタ層
を介して互いに対向する少なくとも一対の内部電極を含
むバリスタ本体を用意する工程と、前記内部電極の特定
のものに電気的に接続されるように、前記バリスタ本体
の外表面上の特定の部分に、金属成分とガラス成分とを
付与し、熱処理することによって、下地電極層を形成す
る工程と、前記下地電極層上にガラス成分(金属成分を
含まない)を付与し、熱処理することによって、ガラス
層を形成する工程を、同じガラス成分で少なくとも2回
以上繰り返す工程と、前記ガラス層上に金属成分(ガラ
ス成分を含まない)を付与し、熱処理することによっ
て、外側電極層を形成し、該外側電極層に含まれる金属
成分を前記ガラス層に拡散させる工程と、前記外側電極
層上に半田付け性の良好な金属からなる電気めっき膜を
形成する工程と、を備えることを特徴とする。
【0008】この第2の発明にかかる積層チップバリス
タの製造方法は、前記各工程の熱処理温度が、下地電極
層形成、ガラス層形成、外側電極層形成の順に低くなる
ことを特徴とする。
【0009】この第3の発明にかかる積層チップバリス
タの製造方法は、前記ガラス層の形成と同時に、前記下
地電極以外の領域において露出している前記バリスタ本
体の外表面上に、前記ガラス層に含まれるガラス成分か
らなる絶縁層を形成する工程を備えることを特徴とす
る。
【0010】これによれば、下地電極層の上に、十分な
厚みの安定したガラス膜を形成することができる。
【0011】
【発明の実施の形態】図1は、この発明の1つの実施の
形態に係る積層チップバリスタ1を示す断面図である。
積層チップバリスタ1は、酸化亜鉛系セラミック材料か
らなる複数のバリスタ層2およびバリスタ層2を介して
互いに対向する複数対の内部電極3a、3bを含むバリ
スタ本体4と、該バリスタ本体4の外表面上の特定の部
分、ここでは両端部にそれぞれ形成された一対の外部電
極5a、5bと、を備える。前記外部電極の一方5aお
よび他方5bは、それぞれ特定の前記バリスタ層2を介
して対向している前記内部電極の一方3aおよび他方3
bに電気的に接続されている。また、外部電極5a、5
b以外の領域のバリスタ本体4の外表面上には、絶縁層
6が形成されている。
【0012】前記外部電極5a、5bは、下地電極層7
a、7bと、該下地電極層7a、7b上に形成されるガ
ラス層8a、8bと、該ガラス層8a、8b上に形成さ
れる外側電極層9a、9bと、該外側電極層9a、9b
上に形成される電気めっき膜10a、10bと、を備え
る。なお、ガラス層8a、8bには、外側電極層9a、
9bの金属成分が拡散しており、下地電極層7a、7b
と外側電極層9a、9bの電気的接続が得られている。
【0013】図2は、前記積層チップバリスタ1の製造
工程流れを示している。以下、図2に従って説明する。
【0014】まず、前記バリスタ本体4は、次のように
して作製される。酸化亜鉛、酸化ビスマス、酸化マンガ
ン、酸化コバルトなどのバリスタ用各粉末を含む混合材
料に、有機バインダ、分散剤および可塑剤などを添加
し、シート成形用スラリーを作製する(P1)。次い
で、前記シート成形用スラリーを、ドクターブレード法
により任意の厚みのセラミックグリーンシートとした後
(P2)、該セラミックグリーンシートを所定の大きさ
の矩形に打ち抜いて(P3)、圧着用グリーンシートを
得る。
【0015】前記圧着用グリーンシート上に、Agを含
む内部電極ペーストを塗布するとともに(P4)、複数
の圧着用グリーンシートを積層、圧着する。この積層グ
リーンシートを、個々のバリスタ本体4となるべき寸法
に切断し、複数の生チップを得る(P5)。そして、前
記生チップを、400〜500℃の温度で脱バインダ処
理した後、900〜1000℃の温度で2時間焼成し、
焼結されたバリスタ本体4を得る(P6)。
【0016】次に、前記外部電極5a、5bおよび絶縁
層6は、次のようにして作製される。まず、下地電極層
7a、7bは、バリスタ本体4の両端部に、AgPd合
金(Ag:Pd=9:1)を金属成分として含み、ガラ
ス成分としてバリウム/カルシウム/珪酸系ガラスを5
〜15重量%含むペーストを塗布し、900℃で焼付け
ることによって形成される(P7)。
【0017】次に、ガラス層8a、8bおよび絶縁層6
は、前記下地電極層7a、7bおよび下地電極層7a、
7b以外の領域において露出しているバリスタ本体4の
外表面、すなわち、下地電極層7a、7bが形成された
バリスタ本体4の外表面全域に、ガラス成分を付与し、
熱処理を行うことにより形成される(P8)。
【0018】具体的には、まず、下地電極層7a、7b
が形成されたバリスタ本体4を、アルミナポット内に数
千個投入し、硼素/珪酸/亜鉛系ガラスを粉末状の形態
をもってバリスタ本体4に対して1重量%添加し、回転
させながら、850℃で2時間加熱する。引き続き、実
質的に同じ工程をさらに1回繰り返す。ただし、このと
きの熱処理温度は750℃とする。
【0019】このガラス被覆形成方法は、ポットの回転
スピード、バリスタ本体4およびガラス粉末の量、熱処
理温度などを調節しつつ、ポット内のバリスタ本体4お
よびガラス粉末を撹拌し、ポットにガラスが付着しない
よう、ガラスが液化するまでの間にバリスタ本体4にガ
ラスを粉体の状態で付着させるものである。
【0020】さらに、外側電極層9a、9bは、ガラス
層8a、8bの上に、Ag(Ag100%、ガラス成分
含まず)からなる金属ペーストを塗布し、650℃で焼
付けることによって形成される(P9)。
【0021】さらに、めっき膜10a、10bは、外側
電極層9a、9bの上に、ニッケルめっき膜、その上に
錫めっき膜を、電気めっきにより形成することによって
得られる(P10)。
【0022】このようにして得られた積層チップバリス
タ1の外部電極5a、5bにおいて、下地電極層7a、
7bは、内部電極3a、3bとの間で良好な電気的導通
を図るように作用する。また、ガラス成分を5〜15重
量%含有させることにより、焼結性を向上させ、緻密な
状態とし、めっき液の侵入を防ぐ作用をより確実とす
る。なお、ガラス成分が5重量%未満だと、バリスタ本
体4との密着強度が不十分であり、昇温高温を繰り返す
と外部電極5a、5bがバリスタ本体4から剥がれてし
まう。一方、ガラス成分が15重量%を超えると、熱処
理時に下地電極層7a、7b表面にガラスフリットが析
出し、次工程で形成するガラス層と反応、相固溶し、外
観不良、特性不良が発生する。
【0023】ガラス層8a、8bは、硼素/珪酸/亜鉛
系ガラスなど、バリスタ本体4内に拡散しても特性に悪
影響を与えない組成のものを用いることにより、特性悪
化をもたらすことなく、下地電極層7a、7bおよび下
地電極層7a、7b以外の領域において露出しているバ
リスタ本体4の外表面に絶縁性の被膜を形成することが
できる。
【0024】なお、ガラス成分を付与する熱処理工程を
2回繰返すことによって、1回の熱処理工程よりも膜厚
を厚くでき、ガラス層8a、8b、および絶縁層6とな
るガラス被膜が、十分な膜厚で形成される。また、ガラ
ス組成を変えずに、同じガラス成分で熱処理工程を2回
繰り返すことにより、異種ガラス間に見られる相互拡散
がなく、部分的に膜厚の厚い箇所や薄い箇所が発生しに
くく、安定した膜厚を得ることができる。
【0025】このとき、2回目の熱処理温度は、1回目
のガラス層を形成する工程の熱処理温度よりも、70℃
〜130℃低くすることが好ましい。これにより、1回
目の熱処理により拡散されたガラス層の再拡散が防止さ
れ、バリスタ特性が保持される。
【0026】なお、ガラス層8a、8bの膜厚は1〜5
μm程度が好ましい。1μm未満だと、バリスタ本体4
の外表面が十分な絶縁性を保つことができず、バリスタ
本体4の外表面にめっき付着が多く発生する。一方、5
μmを超えると、外側電極層9a、9bが拡散しにくく
なり、下地電極層7a、7bと外側電極層9a、9bの
間の抵抗が増えて、サージ耐量が低下してしまう。
【0027】また、ガラス層8a、8bは、下地電極層
7a、7bの空孔部を埋める働きがあり、下地電極層7
a、7bの緻密性が増し、めっき膜10a、10b形成
時のめっき液の内部侵入抑制効果がさらに向上する。
【0028】外側電極層9a、9bは、熱処理によって
金属成分Agがガラス層8a、8bへ拡散し、それによ
って、下地電極層7a、7bおよび外側電極層9a、9
bの電気的接続が得られる。
【0029】また、外側電極層9a、9bにガラスフリ
ットを含まない金属を用いることにより、外側電極層9
a、9b上にガラス成分が浮き出なくなり、めっき膜1
0a、10bの半田塗れ性が低下せず、めっき付与性が
向上する。一般的には、電極材料にガラスフリットが含
有されないと、セラミックスと電極との強度が低下する
が、本構造の場合、下地電極層7a、7bにガラス成分
を多く含み、さらに、ガラス層8a、8b上に外側電極
層9a、9bを形成するので、十分な強度が得られる。
【0030】めっき層10a、10bのニッケルめっき
膜は、半田による電極くわれとAgのマイグレーション
を防止し、その上に形成される錫めっき膜は、半田付け
性を良好なものとするように作用する。なお、めっき層
10a、10bは、ニッケルめっき膜の上に半田めっき
層を形成したものであってもよい。
【0031】なお、積層チップバリスタ1の外部電極5
a、5b形成工程において、各工程の熱処理温度は、下
地電極層7a、7b形成、ガラス層8a、8b形成、外
側電極層9a、9b形成の順に低くなっていることが好
ましい。前工程で形成された層の金属成分及びガラス成
分が拡散、分解するのを防止し、各形成層の機能を低下
させることなく維持するためである。
【0032】ここで、本発明の効果を確認するため、上
記実施の形態において説明した積層チップバリスタ1の
外部電極5a、5bのガラス層8a、8bについて、熱
処理回数、ガラス添加量、および熱処理温度を変えて種
々の積層チップバリスタを作製した。そして、ガラス層
膜厚、バリスタ本体4上へのめっき付着、高温/高湿/
高圧下での絶縁抵抗劣化(プレッシャークッカーテスト
「PCT」)を調べた。その結果を表1に示す。
【0033】なお、ガラス層膜厚は、蛍光X線膜厚計で
測定し、試料10個の最大値と最少値を調べた。また、
バリスタ本体4上へのめっき付着は、試料100個の目
視確認を行った。さらに、高温/高湿/高圧下のプレッ
シャークッカーテストは、試料30個に、121℃、湿
度95%、2気圧で200時間まで18Vの印加電圧を
付加して測定し、試験後の絶縁抵抗が106Ωよりも低
下したものを不良とした。
【0034】
【表1】
【0035】試料No.1〜4に明らかなように、1回
の熱処理でガラス層8a、8bを形成した場合、ガラス
層膜厚は、最大値でも2μm程度であり、最少値は1μ
mを大幅に下回った。そして、バリスタ本体4上へのめ
っき付着(めっき成長)、およびPCTでの絶縁抵抗劣
化がほぼ全数で発生した。これは、ガラス層膜厚が不十
分で、十分な絶縁性を保てなかったからである。
【0036】また、試料No.5に明らかなように、2
回の熱処理でガラス層8a、8bを形成した場合、ガラ
ス層膜厚は、最大値で4.5μm、最少値で1.5μm
と、1〜5μmの範囲であった。しかし、めっき成長の
発生は抑制されたものの、PCTでの絶縁抵抗劣化が3
0%程度発生した。これは、1回目の熱処理のガラス成
分と2回目の熱処理のガラス成分が異なることから異種
ガラス間の相互拡散が発生し、部分的な厚みバラツキが
発生し、膜厚の薄い箇所でバリスタ本体4表面の還元が
起こったからである。
【0037】しかしながら、試料No.6〜9に明らか
なように、2回の熱処理で同じガラス成分を用いてガラ
ス層8a、8bを形成した場合、ガラス層膜厚は、最大
値で5μm、最少値で1.1μmと、1〜5μmの範囲
であった。そして、めっき成長の発生およびPCTでの
絶縁抵抗劣化の発生は、ほぼなくなった。これは、十分
な厚みのガラス層を安定した膜厚で形成できたからであ
る。
【0038】なお、試料No.8、9に明らかなよう
に、2回目の熱処理温度を1回目の熱処理温度より10
0℃低く設定することで、PCTでの絶縁抵抗劣化の発
生が完全になくなった。これは、1回目の熱処理で形成
されたガラス被膜が、2回目の熱処理によってバリスタ
本体4内部に拡散せず、バリスタ特性が確実に保持でき
たからである。
【0039】なお、ガラス層8a、8bを形成するにあ
たって、上記実施例では2回のガラス膜形成工程を実施
したが、下地電極層7a、7bと外側電極層9a、9b
の電気的接続を阻害しない程度に、それ以上繰り返して
実施してもよい。
【0040】
【発明の効果】この積層チップバリスタの製造方法によ
れば、2回以上の熱処理を同じガラス成分を用いて繰返
して、下地電極層およびバリスタ本体表面上にガラス層
を形成することにより、十分な膜厚で厚みバラツキの小
さいガラス被膜を形成することができる。
【0041】また、外側電極層にガラスフリットを含ま
ない金属を用いることにより、外側電極層上にガラス成
分が浮き出なくなり、めっき膜の半田塗れ性が低下せ
ず、次工程でのめっき付与性が向上する。
【0042】さらに、外部電極形成における各工程の熱
処理温度を、下地電極層形成、ガラス層形成、外側電極
層形成の順に低くすることにより、前工程で形成された
層の金属成分及びガラス成分の拡散、分解が防止され、
各形成層の機能を低下させることなく維持することがで
きる。
【0043】これらのことから、下地電極層の上に形成
されるガラス層の膜厚を安定させ、外側電極層のめっき
付与性が高く、電気めっき時のバリスタ本体へのめっき
付着や絶縁抵抗の劣化を防止した、信頼性の高い積層チ
ップバリスタを得ることができる。
【図面の簡単な説明】
【図1】この発明の1つの実施の形態の積層チップバリ
スタを示す断面図である。
【図2】この発明の1つの実施の形態の積層チップバリ
スタの製造方法の概略を示す工程図である。
【符号の説明】
1 積層チップバリスタ 2 バリスタ層 3a、3b 内部電極 4 バリスタ本体 5a、5b 外部電極 6 絶縁層 7a、7b 下地電極層 8a、8b ガラス層 9a、9b 外側電極層 10a、10b めっき膜

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 酸化亜鉛系セラミック材料からなる複数
    のバリスタ層および前記バリスタ層を介して互いに対向
    する少なくとも一対の内部電極を含むバリスタ本体を用
    意する工程と、 前記内部電極の特定のものに電気的に接続されるよう
    に、前記バリスタ本体の外表面上の特定の部分に、金属
    成分とガラス成分とを付与し、熱処理することによっ
    て、下地電極層を形成する工程と、 前記下地電極層上にガラス成分を付与し、熱処理するこ
    とによって、ガラス層を形成する工程を、同じガラス成
    分で少なくとも2回以上繰り返す工程と、 前記ガラス層上に金属成分を付与し、熱処理することに
    よって、外側電極層を形成し、該外側電極層に含まれる
    金属成分を前記ガラス層に拡散させる工程と、 前記外側電極層上に半田付け性の良好な金属からなる電
    気めっき膜を形成する工程と、を備えることを特徴とす
    る積層チップバリスタの製造方法。
  2. 【請求項2】 前記各工程の熱処理温度は、下地電極層
    形成、ガラス層形成、外側電極層形成の順に低くなるこ
    とを特徴とする請求項1に記載の積層チップバリスタの
    製造方法。
  3. 【請求項3】 前記ガラス層の形成と同時に、前記下地
    電極以外の領域において露出している前記バリスタ本体
    の外表面上に、前記ガラス層に含まれるガラス成分から
    なる絶縁層を形成する工程を備えることを特徴とする請
    求項1または請求項2のいずれかに記載の積層チップバ
    リスタの製造方法。
JP2001254853A 2001-08-24 2001-08-24 積層チップバリスタの製造方法 Pending JP2003068508A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001254853A JP2003068508A (ja) 2001-08-24 2001-08-24 積層チップバリスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001254853A JP2003068508A (ja) 2001-08-24 2001-08-24 積層チップバリスタの製造方法

Publications (1)

Publication Number Publication Date
JP2003068508A true JP2003068508A (ja) 2003-03-07

Family

ID=19082946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001254853A Pending JP2003068508A (ja) 2001-08-24 2001-08-24 積層チップバリスタの製造方法

Country Status (1)

Country Link
JP (1) JP2003068508A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006035626A1 (ja) * 2004-09-30 2006-04-06 Matsushita Electric Industrial Co., Ltd. 発光体ユニット
JP2007088173A (ja) * 2005-09-21 2007-04-05 Tdk Corp 積層型チップバリスタ及び電子機器の製造方法
JP2007266457A (ja) * 2006-03-29 2007-10-11 Tdk Corp セラミック電子部品
JP2008244119A (ja) * 2007-03-27 2008-10-09 Tdk Corp 電子部品及びその製造方法
CN113424277A (zh) * 2019-02-15 2021-09-21 三菱综合材料株式会社 热敏电阻的制造方法及热敏电阻
US20230005656A1 (en) * 2016-04-21 2023-01-05 Tdk Corporation Electronic component

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006035626A1 (ja) * 2004-09-30 2006-04-06 Matsushita Electric Industrial Co., Ltd. 発光体ユニット
JP2007088173A (ja) * 2005-09-21 2007-04-05 Tdk Corp 積層型チップバリスタ及び電子機器の製造方法
JP2007266457A (ja) * 2006-03-29 2007-10-11 Tdk Corp セラミック電子部品
JP2008244119A (ja) * 2007-03-27 2008-10-09 Tdk Corp 電子部品及びその製造方法
JP4539671B2 (ja) * 2007-03-27 2010-09-08 Tdk株式会社 電子部品及びその製造方法
US20230005656A1 (en) * 2016-04-21 2023-01-05 Tdk Corporation Electronic component
CN113424277A (zh) * 2019-02-15 2021-09-21 三菱综合材料株式会社 热敏电阻的制造方法及热敏电阻

Similar Documents

Publication Publication Date Title
JP3555563B2 (ja) 積層チップバリスタの製造方法および積層チップバリスタ
JP4683052B2 (ja) セラミック素子
JPH097877A (ja) 多層セラミックチップ型コンデンサ及びその製造方法
JP2000164406A (ja) チップ型電子部品とその製造方法
JP2005505129A (ja) 複数のコンタクト面を有するエレクトロセラミックス構成素子
JP4506066B2 (ja) チップ型電子部品及びチップ型電子部品の製造方法
US6260258B1 (en) Method for manufacturing varistor
JPH09246017A (ja) 積層型チップバリスタ及びその製造方法
JPH10223409A (ja) 積層チップバリスタ及びその製造方法
JP2003068508A (ja) 積層チップバリスタの製造方法
JP3419321B2 (ja) セラミック電子部品およびその製造方法
JP3735756B2 (ja) チップ状電子部品およびその製造方法
US6749891B2 (en) Zinc oxide varistor and method of manufacturing same
JP4637440B2 (ja) セラミック素子の製造方法
CN115036131A (zh) 陶瓷电子部件
KR100465845B1 (ko) 적층 세라믹 커패시터 및 그 전극 조성물
JP2004128221A (ja) チップ型セラミック電子部品の製造方法
JPH04293214A (ja) チップ型電子部品用導電性ペースト
JP4539671B2 (ja) 電子部品及びその製造方法
JP4020816B2 (ja) チップ状電子部品およびその製造方法
JP4492578B2 (ja) バリスタ素体及びバリスタ
JPH10163067A (ja) チップ型電子部品の外部電極
JP2996016B2 (ja) チップ型電子部品の外部電極
JPH0878279A (ja) チップ型電子部品の外部電極形成方法
JPH05129152A (ja) 積層磁器コンデンサ及びその製造方法