JP4506066B2 - チップ型電子部品及びチップ型電子部品の製造方法 - Google Patents

チップ型電子部品及びチップ型電子部品の製造方法 Download PDF

Info

Publication number
JP4506066B2
JP4506066B2 JP2002170428A JP2002170428A JP4506066B2 JP 4506066 B2 JP4506066 B2 JP 4506066B2 JP 2002170428 A JP2002170428 A JP 2002170428A JP 2002170428 A JP2002170428 A JP 2002170428A JP 4506066 B2 JP4506066 B2 JP 4506066B2
Authority
JP
Japan
Prior art keywords
ceramic
chip
terminal electrode
electronic component
type electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2002170428A
Other languages
English (en)
Other versions
JP2004015016A (ja
Inventor
賢二良 三原
敦司 岸本
秀明 新見
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2002170428A priority Critical patent/JP4506066B2/ja
Publication of JP2004015016A publication Critical patent/JP2004015016A/ja
Application granted granted Critical
Publication of JP4506066B2 publication Critical patent/JP4506066B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、セラミック素体の表面に形成される電極にめっき膜を形成したチップ型電子部品、及びその製造方法に関するものである。
【0002】
【従来の技術】
近年、電子部品の面実装対応の要求が強くなり、多くの電子部品においてチップ化が進んでいる。例えば、積層型PTCサーミスタ等は、BaTiO3からなるセラミックグリーンシートと金属粉末を含む導電性ペーストとを交互に積層し、これを一体焼成してセラミック素体を得た後、セラミック素体の端面にAg等の端子電極を焼き付けて作製される。
【0003】
このようにして形成されたチップ型電子部品を基板に実装するにあたり、通常、はんだ付けが行われている。はんだ付けを行う際、はんだの温度が端子電極の融点よりも高い場合、及びはんだ付けに要する時間が長すぎる場合、端子電極が溶融してはんだ中に溶け出す、いわゆるはんだ食われが生じることがある。このはんだ食われを防ぐために、はんだ付けを行う前、端子電極の表面に電解めっき法によってNi等のめっき膜を形成する方法が用いられていた。
【0004】
しかしながら、セラミック素体が絶縁体であっても、セラミック素体の焼結密度が低い場合には、めっき液がセラミック素体の内部に侵入してしまい、セラミック素体の特性が劣化するという問題が生じる。さらに、半導体の性質を有するセラミック素体に焼き付けられた端子電極に電解めっきを施す場合、端子電極が焼き付けられていないセラミック素体にもめっき膜が形成されてしまうという問題が生じる。
【0005】
これを解決する方法として、セラミック素体の表面に絶縁体であるガラス層を形成し、セラミック素体へめっき膜形成、及びめっき液の侵入を防ぐという方法が用いられていた。また、特開平1−116706号公報において、端子電極を有したセラミック素体表面にシラン系カップリング剤で撥水処理をすることによって、セラミック素体へのめっき膜形成、及びめっき液の侵入を防ぐ
方法が用いられていた。
【0006】
【発明が解決しようとする課題】
しかしながら、セラミック素体の表面にガラス層を形成する方法では、セラミック素体にガラス粉末を含んだ溶液をセラミック素体表面に塗布し、熱処理を行った後に常温に戻すと、ガラス層にひびや割れが生じる。これは、ガラス層がSi元素とO元素とが3次元的に網目構造を形成してなる一物質としてセラミック素体の表面に物理的に形成されており、焼成及び熱処理等により温度が変化する場合、セラミック素体とガラス層との熱膨張率及び収縮率が異なるからである。したがって、ガラス層を形成後にセラミック素体に電解めっき法でめっき膜を形成すると、ガラスの割れ目からめっき液がセラミック素体内部に浸透する恐れがあった。
【0007】
また、シラン系カップリング剤で撥水処理をする方法は、NTCサーミスタのような室温での比抵抗が1000Ω・cm前後であるセラミック素体では、端子電極以外のセラミック素体の表面にめっき膜が形成されなかったが、PTCサーミスタのような室温での比抵抗が30Ω・cm以下と低いセラミック素体を用いた場合に、端子電極以外のセラミック素体にめっき膜が形成されることがわかった。
【0008】
さらに、シラン系カップリング剤で撥水処理をする方法では、通常セラミック素体を基板に実装する際には接着剤で基板に仮止めしておき、その後にはんだを用いて実装するという方法が用いられている。この方法を用いてシラン系カップリング剤により撥水処理を行ったセラミック素体を基板に実装する場合、シラン系カップリング剤の撥水性が強すぎるため、接着剤をはじいてしまい、セラミック素体を基板に仮止めできないという問題が生じた。
【0009】
本発明の目的は、比抵抗が低いセラミック素体であっても、端子電極以外のセラミック素体にめっき膜が形成されたり、めっき液が浸入することを防ぎ、基板に実装をする際の接着剤による仮止めが問題なく行えるチップ型電子部品及びその製造方法を提供することにある。
【0010】
【課題を解決するための手段】
上記の目的を達成するために、本願第1の発明のチップ型電子部品は、セラミック素体と、セラミック素体の表面に形成される端子電極と、前記端子電極の表面に形成されるめっき膜と、を有し、基板に実装されるチップ型電子部品であって、前記セラミック素体が半導体セラミックで構成されており、前記チップ型電子部品の最外層として、前記セラミック素体の表面のうち少なくとも前記端子電極が形成されていない部分にチタネート系カップリング剤の被覆層が形成されてなることを特徴とする。
【0011】
このような構成をとることで、セラミック素体の表面のうち少なくとも電極が形成されていない部分にチタネート系カップリング剤の被覆層が形成されるため、セラミック素体にめっき液が浸入するのを防ぐことができる。すなわち、チタネート系カップリング剤の被覆層は、チタネート系カップリング剤の分子がセラミック素体の表面の分子と化学的に結合して、セラミック素体の表面に形成されている。その結果、温度変化が生じた場合にも、セラミック素体の熱膨張や収縮に柔軟に対応することができ、ひびや割れが生じにくいものとなる。
【0012】
また、このような構成をとることで、比抵抗の低いセラミック素体であっても、チタネート系カップリング剤の被覆層がセラミック素体の表面に付着しようとするめっき液をはじくため、セラミック素体の表面にめっき膜が形成されることを防ぐことができる。
【0013】
また、チタネート系カップリング剤の被覆層は端子電極に対して濡れ性が低いという特性を有するので、端子電極を形成したセラミック素体全体にチタネート系カップリング剤を付与したとしても、端子電極とめっき膜の導通を妨げるようなことはない。すなわち、端子電極の表面にはチタネート系カップリング剤の被覆層が斑点状にしか形成されないため、端子電極の表面はめっき膜を形成することができ、端子電極とめっき膜との導通を保つことができる。
【0014】
また、チタネート系カップリング剤は、接着剤との適度な濡れ性を有しているため、接着剤をはじくことがない。むしろ有機物との親和性があるため、セラミック素体と接着剤との濡れを助けることになり、より強固にチップ型電子部品を基板に接着できる。
【0015】
また、本願第2の発明のチップ型電子部品は、セラミック素体の表面と被覆層との間に、無機絶縁層が形成されていることが好ましい。
【0016】
このようなチップ型電子部品は、チタネート系カップリング剤の被覆層を形成する前に、無機絶縁層を形成しておくことで、セラミック素体へのめっき膜の形成を防ぐことができ、セラミック素体内へのめっき液の浸入をより確実に防止することができる。特にセラミック素体の焼結密度が80〜85%と低い場合に効果がある。
【0017】
また、本願第の発明のチップ型電子部品は前記セラミック素体が半導体セラミックで構成されている。
【0018】
このように、セラミック素体が半導体セラミックの場合、セラミック素体にめっき膜が形成されやすいが、第1の発明のような構成にすることにより、セラミック素体にめっき膜が形成されることを防ぎ、めっき液の侵入を防ぐのにより効果的である。
【0019】
また、本願第の発明のチップ型電子部品の製造方法は、セラミック素体と、セラミック素体の表面に形成される端子電極と、前記端子電極の表面に形成されるめっき膜と、を有し、基板に実装されるチップ型電子部品の製造方法であり、セラミック素体の表面に電極ペーストを付与した後、前記電極ペーストを焼き付けて端子電極を形成する第1工程と、少なくとも前記セラミック素体の表面および前記端子電極の表面にチタネート系カップリング剤を付与して被覆層を形成する第2工程と、前記端子電極表面にめっき膜を形成する第3工程と、を備え、前記チップ型電子部品の最外層として、前記セラミック素体の表面のうち少なくとも前記端子電極が形成されていない部分にチタネート系カップリング剤の被覆層が形成されてなるチップ型電子部品の製造方法であることを特徴とする。
【0020】
このような製造方法を用いることによって、セラミック素体表面にはチタネート系カップリング剤の被覆層が形成されるため、セラミック素体へのめっき液の侵入を防止し、セラミック素体表面へのめっき膜の形成を防止できる。また、チタネート系カップリング剤はセラミック素体に対しては濡れ性がよいが、端子電極に対しては濡れ性が低いため、チタネート系カップリング剤を端子電極形成後に付与することで、セラミック素体の表面にはチタネート系カップリング剤からなる被覆層が形成されるが、端子電極の表面にはチタネート系カップリング剤が斑点状にしか付着しないことになる。これにより、端子電極とセラミック素体との間の導通、及び端子電極とめっき膜との間の導通を十分に保つことができる。
【0021】
また、本願第の発明のチップ型電子部品の製造方法は、前記第1工程の前に、前記セラミック素体上にガラス溶液を付与して熱処理するガラス層形成工程をさらに備える方が好ましい。
【0022】
このように端子電極の形成前にガラス層を形成すれば、ガラス層を形成した後に端子電極を焼き付けることで、端子電極形成部分についてはガラス層が端子電極中に拡散するため、端子電極とガラス層との導通を保つことができる。結果としてセラミック素体の表面にガラス層が形成されるため、セラミック素体の焼結密度が低い場合でも確実にめっき液の侵入及びめっき膜の形成を防ぐことができる。
【0023】
また、本願第の発明のチップ型電子部品の製造方法は、前記第1工程と前記第2工程との間に、前記セラミック素体上にガラス溶液を付与して熱処理するガラス層形成工程と、前記ガラス層のうち前記端子電極上に形成されている部分を除去する工程とを備える方が好ましい。
【0024】
このような製造方法を用いることで、端子電極を形成した後に絶縁体であるガラス層を形成したとしても、バレル等で研磨処理を行い、端子電極の表面に形成されたガラス層を除去することで、端子電極とめっき膜との導通を保つことができる。結果としてセラミック素体の表面にのみガラス層が形成されているため、セラミック素体の焼結密度が低い場合でもめっき液の侵入及びめっき膜の形成を防ぐことができる。
【0025】
また、本願第の発明のチップ型電子部品の製造方法においては、前記セラミック素体が半導体セラミックで構成されていることが好ましい。
【0026】
このように、セラミック素体が半導体セラミックの場合、セラミック素体にめっき膜が形成されやすいが、第1の発明のような構成にすることにより、セラミック素体にめっき膜が形成されることを防ぎ、めっき液の侵入を防ぐのにより効果的である。
【0027】
【発明の実施の形態】
以下、本願発明のチップ型電子部品を図面に基づき詳細に説明する。
【0028】
図1は本願発明のチップ型電子部品の一実施例を示す断面図である。本願発明のチップ型電子部品1はセラミック層2と内部電極3とを交互に積層し一体焼成して形成されたセラミック素体4の両端面に内部電極3と電気的に接続されるように端子電極5が形成されている。セラミック素体4の表面には無機絶縁層6が形成され、セラミック素体4の表面のうち端子電極5が形成されていない部分にチタネート系カップリング剤の被覆層7が形成されており、端子電極5の表面にはNiめっき膜8とSnめっき膜9が形成されている。
【0029】
セラミック層2として用いるセラミックは、半導体である。特に半導体セラミックにおいて顕著な効果が生じるが、半導体セラミックとしては、チタン酸バリウム系、遷移元素系酸化物、酸化亜鉛系等が挙げられるがこれに限るものではない。
【0030】
また、端子電極5は、Agの他にPd、Ag−Pd、Pt等の酸化しにくい貴金属粉末が好ましいが、非酸化雰囲気で焼き付けることができるならば、Cu,Ni等の卑金属粉末を用いることもできる。なお、端子電極の形成方法としては、焼成後のセラミック素体に導電性ペーストを塗布して焼き付ける方法の他に、セラミック層と内部電極になるNi電極ペーストと端子電極になる導電性ペーストとを同時焼成することでセラミック素体の両端面に端子電極を形成する方法を採用できる。具体的には、セラミック層とNi電極ペーストとを交互に積み重ねて圧着し、一定の寸法に切断して得られた生チップの端面に端子電極用の導電性ペーストを塗布した後、還元性雰囲気中1200℃2時間で一体焼成することでセラミック素体の端面に端子電極を形成する。
【0031】
また、無機絶縁層6は絶縁性を有するものであれば特に限定はしない。ただし、無機絶縁層単独でもある程度めっき膜の浸入およびめっき膜の形成を妨げることが好ましく、具体的にはガラス層やAl23等の絶縁性セラミック層等が挙げられる。
【0032】
また、被覆層7は、チタネート系カップリング剤からなるものであれば、その種類は特に限定しないが、チタネート系カップリング剤を付与した後、乾燥させる手段として熱処理を行う場合は、耐熱性が高いものが好ましい。このようなものとしてはステアリン酸系チタネートカップリング剤等が挙げられる。
【0033】
また、めっき膜をしては、Niめっき膜8とSnめっき膜9と形成しているが、端子電極に用いた金属粉末との相性によって適宜変えることができ、上記のめっき膜以外にもはんだめっき等を用いることができる。
【0034】
以下、本発明のチップ型電子部品の製造方法について、チップ型PTCサーミスタの作製をもとに、さらに具体的に説明する。
(実施例1)
図2(a)〜(d)は実施例1におけるチップ型電子部品の製造方法の各工程を示す概略断面図である。
1.セラミック素体の作製
まず、出発原料として、BaCo3,TiO2,Sm23,及びMnCo3を用意し、以下の式を満たすように調合した。
(Ba0.997Sm0.003)TiO3+0.0005Mn (mol)
次に、調合した粉末に純水を加えてジルコニアボールとともに16時間混合粉砕し、乾燥後、1200℃で2時間仮焼し、粉砕して仮焼粉を得た。この仮焼粉に、有機バインダ、分散剤、及び水を加えて、ジルコニアボールとともに数時間混合して、セラミックスラリーを得た。このセラミックスラリーをドクターブレード法によりシート状に成形し、乾燥させてセラミックグリーンシートを得た。次に、セラミックグリーンシートの主面上に、スクリーン印刷により所望のパターンとなるようにNi電極ペーストを塗布した。その後、Ni電極ペーストがセラミックグリーンシートを介して対向するようにセラミックグリーンシートを積み重ね、さらにNi電極ペーストを塗布していない保護用セラミックグリーンシートを上下に配置して圧着し、1.3mm×2.0mm×1.3mmの寸法に切断して生チップを得た。なお、生チップの両端面にNi電極ペーストが交互に導出されるようにした。この生チップをH2/N2=3%の還元雰囲気下にて1200℃2時間で焼成し、図2(a)に示すようなセラミック層2と内部電極3とが交互に積層されたセラミック素体4を得た。
【0035】
2.端子電極形成工程(第1工程)
得られたセラミック素体4の両端面に、端子電極としてAg粉末を有機ビヒクル中に分散させて得た導電性ペーストを付与し、大気中において700℃で熱処理することで、セラミック素体4を再酸化するとともに、導電性ペーストを焼き付けて端子電極5とした。これにより、図2(b)に示すような端子電極5を有したセラミック素体4を得た。
【0036】
3、チタネート系カップリング剤の被覆層形成工程(第2工程)
端子電極5を有するセラミック素体4をノルマルヘキサンで3%に希釈したチタネート系カップリング剤(プレンアクト KR TTS 味の素ファインテクノ社製)溶液中に5分間浸漬した後に150℃で熱処理を行い乾燥させて、セラミック素体4および端子電極5上にチタネート系カップリング剤の被覆層7を形成した。これにより、図2(c)に示すようなチタネート系カップリング剤の被覆層7とを有したセラミック素体4を得た。
【0037】
この第2工程における熱処理はチタネート系カップリング剤の溶液を乾燥させる程度の温度でよい。またチタネート系カップリング剤の溶液を乾燥させる手段は熱処理に限らず、風乾などの自然乾燥でもよい。なお、上記方法を用いた場合、端子電極5の表面にもチタネート系カップリング剤が付着することになるが、チタネート系カップリング剤は端子電極5に対しては濡れ性が低いため、図2(c)に示すように端子電極5の表面はチタネート系カップリング剤7aが斑点状に付着することになる。一方、セラミック素体4の表面にはチタネート系カップリング剤からなる被覆層7が形成される。また、チタネート系カップリング剤の被覆層7を形成する方法としては、チタネート系カップリング剤の希釈液をセラミック素体4に噴霧して形成することも可能である。
【0038】
4、めっき膜形成工程(第3工程)
チタネート系カップリング剤の被覆層7が形成されたセラミック素体4に、電解めっき法により、Niめっき8とSnめっき9とを順次めっき成膜し、これにより図2(d)に示すチップ型PTCサーミスタを得た。
【0039】
(実施例2)
図3(a)〜(f)は実施例2におけるチップ型電子部品の製造方法の各工程を示す概略断面図である。
まず、実施例1と同様の方法で図3(a)に示されるセラミック素体4を作製した。次に、実施例1における第1工程を行う前に、形成されたセラミック素体4をアルカリガラス水溶液中(SiO2/(0.5Li2O+0.5K2O)=4(mol)に浸漬し、600℃で加熱処理することによってセラミック素体4の表面に焼き付けて、図3(b)に示されるようにガラス層6aを形成した。
【0040】
次に、ガラス層6aが形成されたセラミック素体4の両端面に、Ag粉末を有機ビヒクル中に分散させて得た導電性ペーストを図3(c)のように塗布した(第1工程)。次に、大気中700℃で導電性ペーストを焼き付けるとともに、セラミック素体4と端子電極5との間に存在しているガラス層6aを端子電極5中に拡散させ、図3(d)に示されるようにセラミック素体4と端子電極5との導通が確保された状態とした。
【0041】
その後に、実施例1と同様の方法でチタネート系カップリング剤の被覆層7を形成する第2工程を行うことによって、図3(e)に示されるようなチタネート系カップリング剤の被覆層が形成される。次に、実施例1と同様の方法でめっき膜を形成する第3工程を行い、図3(f)に示すチップ型PTCサーミスタを得た。
【0042】
(実施例3)
図4(a)〜(f)は実施例3におけるチップ型電子部品の製造方法の各工程を示す概略断面図である。
まず、実施例1と同様の方法で図4(a)に示されるセラミック素体4を作製した。次に、このセラミック素体4の両端面に、端子電極としてAg粉末を有機ビヒクル中に分散させて得た導電性ペーストを付与し、大気中700℃で熱処理することで、セラミック素体4を再酸化するとともに、導電性ペーストを焼き付けて図4(b)に示されるような端子電極5を有したセラミック素体4を得た。
(第1工程)
次に、端子電極5が形成されたセラミック素体4をアルカリガラス水溶液中(SiO2/(0.5Li2O+0.5K2O)=4(mol))に浸漬し、600℃で加熱処理してセラミック素体4の表面に焼き付け、図4(c)に示されるようなガラス層6aを形成したセラミック素体4を得た。その後、端子電極5の表面に形成されているガラス層6aをバレル等の研磨手段を用いて研磨し、端子電極5とめっき膜との導通が取れる程度に端子電極5を露出した。
【0043】
その後に、実施例1と同様の方法でチタネート系カップリング剤の被覆層7を形成する第2工程を行い、図4(e)に示されるようなチタネート系カップリング剤の被覆層7を有したセラミック素体4を得た。本実施例においては、ガラス層6aを形成した後にバレルを用いて研磨し、チタネート系カップリング剤の被覆層7を形成したが、ガラス層6aを形成した後にチタネート系カップリング剤の被覆層7を形成し、その後にバレルで研磨を行うことも可能である。次に第1実施例と同様の方法でめっき膜を形成する第3工程を行い、図4(f)に示すチップ型PTCサーミスタを得た。
【0044】
(比較例1)
チタネート系カップリング剤の被覆層7を形成することを省いた以外は実施例1と同様の方法を用いて形成されたチップ型PTCサーミスタを比較例1とした。
(比較例2)
チタネート系カップリング剤の被覆層7を形成することを省いた以外は実施例2と同様の方法を用いて形成されたチップ型PTCサーミスタを比較例2とした。
(比較例3)
実施例1でいう第2工程において、チタネート系カップリング剤溶液中に浸漬する変わりにノルマルヘキサンを3%に希釈したシラン系カップリング剤(KBM−7803 信越化学工業製)溶液中に5分間浸漬した後に150℃で熱処理し、端子電極5を有するセラミック素体4の表面にシラン系カップリング剤の被覆層を形成した以外は実施例1と同様の方法を用いて形成されたチップ型PTCサーミスタを比較例3とした。
【0045】
以上の試料を用いて以下の点について特性及び物性の評価を行い、その結果を表1に示した。なお、これらのチップ型PTCサーミスタはいずれも比抵抗が30Ω・cmであった。
(セラミック素体へのめっき膜形成及びめっき液の侵入の有無)
セラミック素体4へのめっき膜の形成については、実施例1〜3及び比較例1〜3の各PTCサーミスタのセラミック素体4の表面を、光学顕微鏡により目視観察を行い評価した。また、セラミック素体4へのめっき液の浸入については、実施例1〜3及び比較例1〜3の各PTCサーミスタから、Snめっき膜9が形成されている端子電極5を剥離した。そして、端子電極5が剥離されたセラミック素体4を酸で溶解して溶液状にし、この溶液中に含まれるSnの含有量を、Sn元素が有する光エネルギーと残りの組成物の有する光エネルギーとの差で定量分析するICP−AES分析により評価した。また、めっき液の浸入によるセラミック素体4の内部への影響を調べるため、セラミック素体4の耐電圧を測定した。
【0046】
(室温抵抗)
実施例1〜3及び比較例1〜3によって作製されたPTCサーミスタをそれぞれ10個づつ用意した。これらのセラミック素体4の室温抵抗測定を行い、セラミック素体4へのめっき膜形成によりセラミック素体4が導通するPTCサーミスタの導通品の個数を比較した。なお、導通品とは室温抵抗値が0.1Ω以下のものを示す。
【0047】
(PTCサーミスタの接着性剤との濡れ性)
実施例1〜3及び比較例1〜3によって作製されたPTCサーミスタをそれぞれ100個づつ用意し、各PTCサーミスタの積層方向と直交する面と基板の実装面とを接着剤で仮止めした。基板の主面上に各PTCサーミスタが仮止めされた状態から、各PTCサーミスタが基板に吊着された状態となるように基板ごと裏返し、90℃〜130℃で40秒の予熱を行ってから、240℃で液状のはんだ噴流中に投入した。そのうちはんだ噴流により押し流されず良好に基板実装されたPTCサーミスタの個数を比較した。
【0048】
【表1】
【0049】
実施例1〜3においては、セラミック素体4へのめっき膜の形成がほとんど確認されず、室温抵抗測定においてもセラミック素体4が導通することはなかった。また、セラミック素体4へのめっき液の浸入については、耐電圧が優れていることがわかるように、電子部品の特性に影響を及ぼさない程度である。特に、チタネート系カップリング剤の被覆層7だけではなく、ガラス層6aも形成した実施例2及び実施例3については、セラミック素体4中へのめっき液の浸入を確実に抑制できる。また、PTCサーミスタの接着剤との濡れ性についても、チタネート系カップリング剤の被覆層7は接着剤との親和性があるため、接着剤をはじくことがなく、十分な接着力で基板に仮止めされており、接着剤との濡れ性が良好であることがわかる。
【0050】
一方、比較例1については、セラミック素体4の全面にめっき膜が形成されており、室温抵抗測定においてもセラミック素体4が導通することがわかる。また、セラミック素体4へ、めっき液が浸入しているため非常に低い耐電圧となる。また、比較例2は、セラミック素体4にガラス層6aが形成されているので、セラミック素体4へのめっき膜の形成はある程度抑えられるものの、ガラス層6aに割れやピンホールが生じている。このため、セラミック素体4にめっき液が浸入し、セラミック素体4の耐電圧が大幅に低下していることがわかる。
【0051】
また比較例3は、セラミック素体4へのめっき膜が形成されており、室温抵抗測定においてもセラミック素体4が導通することがわかる。また、セラミック素体4へのめっき液の侵入についても、セラミック素体4にめっき液が浸入し、耐電圧の低下の原因となっている。さらに、PTCサーミスタと接着剤との濡れ性が悪く、接着剤をはじいてしまい、基板に十分に仮止めされないことがわかる。
【0052】
【発明の効果】
本発明のチップ型電子部品は、チップ型電子部品の最外層として、セラミック素体の少なくとも端子電極が形成されていない部分にチタネート系カップリング剤の被覆層を形成することによって、比抵抗の低いセラミック素体であっても、めっき液がセラミック素体の内部に侵入することを防ぐことができ、端子電極以外の部分にめっき膜が形成されることを防ぐことができる。さらに、このようなチップ型電子部品を基板に実装する場合は、シラン系カップリング剤によって撥水処理がなされた電子部品とは異なり、接着剤との適度な濡れ性を有しているため、接着剤をはじくことなく問題なく仮止めすることができる。
【0053】
また、セラミック素体の表面と被服層との間に無機絶縁層を形成することによって、セラミック素体の焼結密度が低い場合であっても、セラミック素体にめっき液が浸入することを防ぐことができ、セラミック素体にめっき膜が形成されているを防ぐことができる。
【0054】
また、セラミック素体が半導体セラミックであっても、セラミック素体へのめっき液の浸入、及びめっき膜の形成を防ぐことができる。
【0055】
また、本発明のチップ型電子部品の製造方法を用いることによって、チタネート系カップリング剤の被覆層を形成した場合、もしくはさらに無機絶縁層を形成した場合であっても、端子電極とセラミック素体との間の導通、及び端子電極とめっき膜との間の導通を十分に保つことができる。
【図面の簡単な説明】
【図1】本発明のチップ型電子部品の一実施例を示す概略断面図である。
【図2】本発明の実施例1におけるチップ型電子部品の製造方法の各工程を示す断面図である。
【図3】本発明の実施例2におけるチップ型電子部品の製造方法の各工程を示す断面図である。
【図4】本発明の実施例3におけるチップ型電子部品の製造方法の各工程を示す断面図である。
【符号の説明】
1 PTCサーミスタ(チップ型セラミック電子部品)
2 セラミック層
3 内部電極
4 セラミック素体
5 端子電極
6 無機絶縁層
6a ガラス層
7 チタネート系カップリング剤の被覆層
8 Niめっき膜
9 Snめっき膜

Claims (6)

  1. セラミック素体と、
    セラミック素体の表面に形成される端子電極と、
    前記端子電極の表面に形成されるめっき膜と、を有し、
    基板に実装されるチップ型電子部品であって、
    前記セラミック素体が半導体セラミックで構成されており、
    前記チップ型電子部品の最外層として、前記セラミック素体の表面のうち少なくとも前記端子電極が形成されていない部分にチタネート系カップリング剤の被覆層が形成されてなることを特徴とするチップ型電子部品。
  2. 前記セラミック素体の表面と前記被覆層との間に、無機絶縁層が形成されていることを特徴とする請求項1に記載のチップ型電子部品。
  3. セラミック素体と、
    セラミック素体の表面に形成される端子電極と、
    前記端子電極の表面に形成されるめっき膜と、を有し、
    基板に実装されるチップ型電子部品の製造方法であって、
    セラミック素体の表面に電極ペーストを付与した後、前記電極ペーストを焼き付けて端子電極を形成する第1工程と、
    少なくとも前記セラミック素体の表面および前記端子電極の表面にチタネート系カップリング剤を付与して被覆層を形成する第2工程と、
    前記端子電極表面にめっき膜を形成する第3工程と、
    を備え、
    前記チップ型電子部品の最外層として、前記セラミック素体の表面のうち少なくとも前記端子電極が形成されていない部分にチタネート系カップリング剤の被覆層が形成されてなることを特徴とするチップ型電子部品の製造方法。
  4. 前記第1工程の前に、前記セラミック素体上にガラス溶液を付与して熱処理するガラス層形成工程をさらに備えることを特徴とする請求項3に記載のチップ型電子部品の製造方法。
  5. 前記第1工程と前記第2工程との間に、前記セラミック素体上にガラス溶液を付与して熱処理するガラス層形成工程と、前記ガラス層のうち前記端子電極上に形成されている部分を除去する工程とを備えることを特徴とする請求項3に記載のチップ型電子部品の製造方法。
  6. 前記セラミック素体が半導体セラミックで構成されていることを特徴とする請求項3〜請求項5のいずれかに記載のチップ型電子部品の製造方法。
JP2002170428A 2002-06-11 2002-06-11 チップ型電子部品及びチップ型電子部品の製造方法 Active JP4506066B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002170428A JP4506066B2 (ja) 2002-06-11 2002-06-11 チップ型電子部品及びチップ型電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002170428A JP4506066B2 (ja) 2002-06-11 2002-06-11 チップ型電子部品及びチップ型電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2004015016A JP2004015016A (ja) 2004-01-15
JP4506066B2 true JP4506066B2 (ja) 2010-07-21

Family

ID=30436693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002170428A Active JP4506066B2 (ja) 2002-06-11 2002-06-11 チップ型電子部品及びチップ型電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP4506066B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105940473A (zh) * 2014-01-31 2016-09-14 株式会社村田制作所 电子部件及其制造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242995A (ja) * 2006-03-10 2007-09-20 Matsushita Electric Ind Co Ltd 積層セラミック電子部品とその製造方法
WO2008142793A1 (ja) * 2007-05-24 2008-11-27 Panasonic Corporation 積層セラミック電子部品とその製造方法
JP5459487B2 (ja) * 2010-02-05 2014-04-02 株式会社村田製作所 積層型電子部品およびその製造方法
JP5471586B2 (ja) * 2010-02-25 2014-04-16 Tdk株式会社 チップ型電子部品
JP5429067B2 (ja) 2010-06-17 2014-02-26 株式会社村田製作所 セラミック電子部品およびその製造方法
JP5218499B2 (ja) * 2010-08-23 2013-06-26 Tdk株式会社 セラミック積層電子部品の製造方法
KR101444534B1 (ko) * 2012-09-27 2014-09-24 삼성전기주식회사 적층 세라믹 전자 부품
KR101604576B1 (ko) * 2012-11-15 2016-03-17 가부시키가이샤 무라타 세이사쿠쇼 정특성 서미스터 및 그 제조 방법
KR102061509B1 (ko) * 2013-10-24 2020-01-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP6778535B2 (ja) * 2016-07-25 2020-11-04 太陽誘電株式会社 積層セラミックコンデンサ
CN108155003A (zh) * 2016-12-06 2018-06-12 美磊科技股份有限公司 模铸电感制法
JP2020061391A (ja) * 2016-12-27 2020-04-16 株式会社村田製作所 電子部品への被覆素材の選択的被覆方法および電子部品の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043167A (ja) * 2000-07-21 2002-02-08 Murata Mfg Co Ltd チップ型電子部品及びその製造方法
JP2002203735A (ja) * 2000-12-27 2002-07-19 Ibiden Co Ltd コンデンサ、多層プリント配線板および多層プリント配線板の製造方法
JP2003151805A (ja) * 2001-11-15 2003-05-23 Murata Mfg Co Ltd チップ型電子部品およびその製造方法
JP2004152824A (ja) * 2002-10-29 2004-05-27 Tdk Corp チップ状電子部品およびその製造方法
JP2004303763A (ja) * 2003-03-28 2004-10-28 Tdk Corp チップ状電子部品およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2757305B2 (ja) * 1988-01-27 1998-05-25 株式会社村田製作所 チップバリスタ
JP2698995B2 (ja) * 1989-04-24 1998-01-19 ティーディーケイ株式会社 ポリマーptc素子
JP2983096B2 (ja) * 1991-10-29 1999-11-29 マルコン電子株式会社 積層形電圧非直線抵抗器の製造方法
JP3171743B2 (ja) * 1994-02-21 2001-06-04 松下電器産業株式会社 バリスタの製造法
JPH08115804A (ja) * 1994-10-14 1996-05-07 Murata Mfg Co Ltd 表面実装型セラミック電子部品とその製造方法
JP3735151B2 (ja) * 1996-03-07 2006-01-18 Tdk株式会社 積層型チップバリスタ及びその製造方法
JPH1070012A (ja) * 1996-06-03 1998-03-10 Matsushita Electric Ind Co Ltd バリスタの製造方法
JPH10116706A (ja) * 1996-10-11 1998-05-06 Mitsubishi Materials Corp チップ型サーミスタ及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043167A (ja) * 2000-07-21 2002-02-08 Murata Mfg Co Ltd チップ型電子部品及びその製造方法
JP2002203735A (ja) * 2000-12-27 2002-07-19 Ibiden Co Ltd コンデンサ、多層プリント配線板および多層プリント配線板の製造方法
JP2003151805A (ja) * 2001-11-15 2003-05-23 Murata Mfg Co Ltd チップ型電子部品およびその製造方法
JP2004152824A (ja) * 2002-10-29 2004-05-27 Tdk Corp チップ状電子部品およびその製造方法
JP2004303763A (ja) * 2003-03-28 2004-10-28 Tdk Corp チップ状電子部品およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105940473A (zh) * 2014-01-31 2016-09-14 株式会社村田制作所 电子部件及其制造方法

Also Published As

Publication number Publication date
JP2004015016A (ja) 2004-01-15

Similar Documents

Publication Publication Date Title
JP6015779B2 (ja) セラミック電子部品およびその製造方法
JP4561831B2 (ja) セラミック基板、電子装置およびセラミック基板の製造方法
JP3918851B2 (ja) 積層型電子部品および積層型電子部品の製造方法
US7295421B2 (en) Multilayer ceramic electronic components and method for manufacturing the same
US7123467B2 (en) Electroceramic component comprising a plurality of contact surfaces
JP5304757B2 (ja) セラミック積層ptcサーミスタ
KR100487669B1 (ko) 유리 및 이를 이용한 도체 페이스트
CN101894668B (zh) 层叠型电子零件及其制造方法
KR100345031B1 (ko) 전자장치 및 그 제조방법
US6729003B2 (en) Process for producing a ceramic electronic component
CN1303621C (zh) 芯片型电子部件
US6400553B2 (en) Multi-layer ceramic electronic device and method for producing same
JP5439954B2 (ja) 積層型電子部品およびその製造方法
CN101783243B (zh) 陶瓷电子部件
JP2009529233A (ja) セラミック部品要素、セラミック部品及びその製造方法
JP3797281B2 (ja) 積層セラミック電子部品の端子電極用導電性ペースト、積層セラミック電子部品の製造方法、積層セラミック電子部品
JP2010123865A (ja) セラミック電子部品および部品内蔵基板
US6984543B2 (en) Method of producing laminated PTC thermistor
JP2011097016A (ja) 積層セラミック電子部品、および積層セラミック電子部品の製造方法
JP2852372B2 (ja) 積層セラミックコンデンサ
TWI486981B (zh) Laminated ceramic electronic parts and manufacturing method thereof
KR20110091449A (ko) 적층형 전자부품 및 그 제조방법
KR101055161B1 (ko) 세라믹 소자
KR100556561B1 (ko) 적층형 세라믹 전자 부품의 제조방법
KR100350184B1 (ko) 모놀리식 배리스터의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080325

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100419

R150 Certificate of patent or registration of utility model

Ref document number: 4506066

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 4