JP2014053551A - セラミック電子部品 - Google Patents
セラミック電子部品 Download PDFInfo
- Publication number
- JP2014053551A JP2014053551A JP2012198551A JP2012198551A JP2014053551A JP 2014053551 A JP2014053551 A JP 2014053551A JP 2012198551 A JP2012198551 A JP 2012198551A JP 2012198551 A JP2012198551 A JP 2012198551A JP 2014053551 A JP2014053551 A JP 2014053551A
- Authority
- JP
- Japan
- Prior art keywords
- glass
- glass layer
- electronic component
- mass
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】端子電極にAgを有しセラミック焼結体の外表面にガラス層を備えていても、Agマイグレーションによる絶縁抵抗の低下を抑制することのできるセラミック電子部品を提供する。
【解決手段】セラミック電子部品1は、セラミック焼結体と、セラミック焼結体の外表面に設けられたガラス層5とセラミック焼結体の外表面に設けられたAgを含む端子電極6とを備え、ガラス層5がAgを一様に含有することを特徴とする。
【選択図】図1
【解決手段】セラミック電子部品1は、セラミック焼結体と、セラミック焼結体の外表面に設けられたガラス層5とセラミック焼結体の外表面に設けられたAgを含む端子電極6とを備え、ガラス層5がAgを一様に含有することを特徴とする。
【選択図】図1
Description
本発明は、セラミック電子部品に関する。
一般に、フェライトコア、バリスタ等のセラミック電子部品には、その耐環境性や絶縁性を高めるため、その表面に保護膜としてガラス層が形成される。
特許文献1には、フェライトコア等の電子部品にバレルスプレー法でガラススラリーを塗布して焼成し、セラミック焼結体の外表面にガラス層を形成する技術が開示されている。
そして、セラミック電子部品の小型化、多端子化が進展しており、端子電極間距離が小さくなっている。この為に、端子電極に銀(Ag)を含む場合は、端子電極間のAgマイグレーションによる電気特性の絶縁抵抗の低下が生じることが懸念される。特に、セラミック焼結体の外表面にガラス膜を形成したセラミック電子部品の場合は、ガラス中のAgイオンの移動が容易であり、Agマイグレーションが生じやすい傾向があるので特に深刻である。
特許文献2(特に段落0028)には、端子電極に銀以外の他の成分として、パラジウム(Pd)、白金(Pt)、金(Au)、銅(Cu)、ニッケル(Ni)等の成分を0.1〜30質量%配合してAgマイグレーションを低減する技術が開示されているが、銅やニッケルを配合すると大気焼成が出来なくなり生産性が低下してしまう。また、Pd、Pt、Auを配合すると材料コストが上昇する傾向がある。
本発明は、上記に鑑みてなされたものであって、端子電極にAgを有しセラミック焼結体の外表面にガラス層を備えていても、Agマイグレーションによる絶縁抵抗の低下を抑制することのできるセラミック電子部品を提供することを目的とする。
上述した課題を解決し、目的を達成するために、第1の手段に係るセラミック電子部品は、セラミック焼結体と、前記セラミック焼結体の外表面に設けられたガラス層と前記セラミック焼結体の外表面に設けられたAgを含む端子電極とを備え、前記ガラス層がAgを一様に含有することを特徴とする。ガラス層に組成として予めAgを有していると、絶縁抵抗の低下を抑制することができる。これはガラス層のAgがイオン交換によりガラス成分に含まれるAg以外の金属成分と置換して固定され、端子電極から侵入するAgの経路を塞いでいることによると推察される。
また第2の手段に係るセラミック電子部品は、前記ガラス層のAgの含有量が、0.5質量%以上7.0質量%以下であることが好ましい。ガラス中に含まれるAgの量がこの範囲の場合が絶縁抵抗の低下をより効果的に抑制出来る。
第3の手段に係るセラミック電子部品は、前記ガラス層の厚さが0.2μm以上1.0μm以下であることが好ましい。これにより、さらに絶縁抵抗の低下を低減出来る。これは、ガラス層の厚さが1.0μm以下であると端子電極間の抵抗が高くなり、電圧印加時の電流が低減し、Agマイグレーションをさらに抑制することが出来ることによると考えられる。一方ガラス厚が0.2μmより小さいと、ピンホールが多発して好ましくない。
また、第4の手段に係るセラミック電子部品は、前記ガラス層がNa2Oを含みその含有量が9.0質量%以下であることが好ましい。これにより、さらに一層、絶縁抵抗の低下を低減出来る。ガラス中のNa2O量を前記の範囲にすることにより、端子電極から侵入するAgが容易に存在出来るガラス中の置換サイトの量を減らし、Agマイグレーションを低減することが出来ると推察される。
本発明によれば、端子電極にAgを有しセラミック焼結体の外表面にガラス層を備えていても、Agマイグレーションによる絶縁抵抗の低下を抑制することのできるセラミック電子部品を提供することが出来る。
以下、本発明の好適な実施形態について詳細に説明するが、本発明は以下の実施形態に限定されるものではない。
本実施形態によるセラミック電子部品の一例として、セラミック電子部品の例を示す。図1は、本実施形態によるセラミック電子部品の一例を示す断面図であり、図2はセラミック電子部品の斜視図である。
セラミック電子部品1は、セラミックスからなる素体2(セラミック焼成体)と、複数の内部電極3とを含む積層体4を有し、換言すれば、素体2と内部電極3が積層された単位構造10を少なくとも1つ備えたものである。より具体的には、積層体4の一方の表面に露出した端部を有する内部電極3と、積層体4の他方の表面に露出した端部を有する内部電極3とが交互に積層されている。ガラス層5が素体2の表面を覆っている。積層体4の両表面には、それらの表面を覆うように端子電極6が設けられており、各端子電極6は、積層体4の一方の表面から露出した内部電極3の群、あるいは積層体4の他方の面から露出した内部電極3の群に電気的に接続されている。そして、端子電極6の表面には、電気めっき等の手段により金属層7が形成される。金属層7は、特に限定されないが、例えば、端子電極6側から積層形成されたNi層7aおよびSn層7bを含む2層構造を有する。
セラミック電子部品1の素体2はセラミックス、半導体セラミックス、誘電体セラミックス及び磁性体セラミックス等が挙げられる。いずれの場合にも、素体2にはZnが含まれることがある。半導体セラミックスでは、バリスタ、サーミスタなどの主成分として、また、誘電体セラミックス及び磁性体セラミックスでは、焼結助剤としてZnを含む低融点ガラスが好ましく用いられる。特に後者では、セラミック積層部品の小型化に伴い薄層化が進み、このためにさらに焼結温度の低下が進んでおり、使用例も一段と増加している。
特に積層コイルやチップコンデンサー等のセラミック電子部品では、小型化のトレンドが顕著であり、この為には材料の焼結温度を下げる必要がある。これを達成する為には、焼結助剤として亜鉛系等の低融点ガラスを添加することが好ましく行われる。この場合焼結温度は、低下する反面、素体2の強度及び耐薬品性は低下する傾向にある。よって、素体2の表面が露出していると、端子電極6のめっき処理中に素体の粒界部分が選択的にエッチングされて機械的強度はさらに低下し、端子剥離及び素体のクラック発生の可能性が出てくる。
さらに、このような電子部品は、実装時に用いるはんだのフラックスによって素体2が還元してしまったり、素体2の表面のピンホールから素体2の内部に、金属層7を形成する際のめっき液が侵入してしまったりすることにより、実装後に絶縁抵抗不良が発生することがあった。さらに、長期信頼性試験によって素体2への端子電極のAgマイグレーションによる絶縁抵抗不良が発生する場合があった。
またチップバリスタの場合は、主組成に酸化物としてZnを含み、素体2の表面が露出していると、めっき中に素体2そのものがエッチングされ、素体の強度が低下して、例えば端子電極にNiめっき層を形成する場合はこの層の応力により剥離不良が発生して実装時にはんだ食われが多発する場合がある。また、少なくとも素体の粒内の抵抗が低いので、めっき中に素体2の表面にめっきが付着して外観不良、ショート不良が発生する場合もある。
上記の不具合を防止する為に、本実施形態のセラミック電子部品1では、素体2の外表面にはAgを一様に含有するガラス層5が形成されている。これにより、めっき中のめっき液、及び実装中のフラックス等、素体2を腐食したり還元したりして悪影響を与える可能性のある薬液が素体2と直接に触れることを防止し、さらに長期信頼性を高めることが出来る。また、ガラスは絶縁体であるので、電気めっき中にめっきが、ガラス表面に析出することも防止出来る。
ガラス層5の形成方法は、スパッター法、電子ビーム蒸着法、熱CVD法、プラズマCVD法、ガラススラリーをスプレーして加熱する方法、ディップ法、ゾルゲル法、等が挙げられる。
一例を挙げると、端子電極6の形成前の積層体4をバレルの内部に投入して、バレルを回転させながら上記の方法でAgを含むガラス層5を積層体4の6面全面及び12辺に連続的に形成する。次に所定の位置にCu,Ag、Ag/Pd、Ag/Zn等の金属ペーストを塗布して焼成し、端子電極6を形成する。端子電極6と内部電極3との導通は金属ペーストの焼成中にガラスが端子電極6内部に拡散するので、確保出来る。
特に、端子電極6にAgを含む場合は、金属層7の有無に関わらず高温高湿雰囲気中で端子電極間に連続的に電圧を印加する(長期信頼性試験)と、ガラス層5中でAgマイグレーションが発生し、絶縁抵抗が低下することがある。これは、ガラスは固体であるが、Agイオンが移動しやすい傾向にあり、長期信頼性試験下で端子電極6のAgを含む電解質液がガラス層5中に生成される。これにより、ガラス層5中もしくはガラス層5表面に金属Agの樹枝状結晶(デンドライト)が、端子電極間方向(端子電極6間)に局所的に析出する、例えばデンドライトの生成等によると推察される。
端子電極6間のAgマイグレーションを低減する為に、本実施形態ではガラス層5にAgが一様に含有するように、Agを予めガラス層5に添加している。この場合ガラス形成の段階でガラスの組成として予めAgを添加すると、ガラス層5の形成時のエネルギーによりガラス成分に含まれるAg以外の金属成分とAgがイオン交換により化学結合し、金属Agとしてではなく、ガラスの組成としてAgがガラス中に一様に固定され、端子電極6からマイグレーションするAgの経路を塞ぎ、マイグレーションを防止することができると推察される。ここで形成時のエネルギーとは、例えば焼成する場合は熱エネルギー、スパッタリングの場合は粒子の運動エネルギーである。Agのデンドライトが生成される場合は、Agがデンドライト内に金属結晶として連続的に存在しており、デンドライトの両端の抵抗は非常に低い。またデンドライトは、一方の端子電極から他方の端子電極に向かって形成されるので、電子部品としての絶縁抵抗は低下する。一方本実施形態の場合は、Agはガラスの組成として一様に存在し、金属Agとして樹枝状に存在しているのではないので、ガラス層5にAgが一様に含有することで絶縁抵抗の低下は生じない。
さらにここで、ガラス層5がAgを一様に含有している最も好ましい状態とは、ガラス層中にAgがガラス成分としてのみ含まれる場合であるが、主としてAgからなる領域が、周長が30μm以下の領域としてガラス層5中に分散していても良い。また、主としてAgからなる領域の周長は、領域をガラス層5の面方向に投影した図形の周長で定義する。さらに、この主としてAgからなる領域は、金属としてのAg、AgとPdやCuとの合金、及びその酸化物であってもよく金属と酸化物との混合状態であってもよい。そしてこの領域は、粒状で分散してもよい。一方、ガラス層5にAgが一様に含有されていない例として、長さが15μm以上のAgのデンドライトがガラス層5中に存在する場合が挙げられる。
主としてAgからなる領域の周長の評価は、例えば次のように行う。まず主としてAgからなる領域を確認できる周辺のガラス層の表面の拡大写真を取得しその画像解析を行い、主としてAgからなる領域の周長を求めることができる。主としてAgからなる領域や分散状態は、例えば光学顕微鏡や電子顕微鏡と電子線マイクロアナライザ(Electron Probe MicroAnalyser:EPMA)やエネルギー分散型X線分析(Energy dispersive X−ray spectrometry:EDS)のにより特定することできる。
ガラス層5に含まれるAgの量は、0.5質量%以上7.0質量%以下であることが好ましい。ガラス中に含まれるAgの量が、7.0質量%よりも多いとAgマイグレーションが効果的に抑制出来ない。これはAgが多い場合はガラス層5形成時に全てのAgを組成として固定することが出来ず、一部可動性のAgがガラス中に存在し、これがマイグレーションを引き起こすと考えられる。またガラス中に含まれるAgの量が0.5質量%よりも少ないとマイグレーションが効果的に防止出来ない。これはAgの含有量が0.5質量%よりも少ないと、ガラス層5中のマイグレーションに寄与する全ての経路を塞げないことによると考えられる。ガラス層5に含まれるAgのさらに好ましい量は0.5質量%以上4.0質量%以下、最も好ましい範囲は0.5質量%以上2.0質量%以下である。
Agを一様に含有するガラス層5は、ガラスペーストの焼成により形成する場合は所定の量のAg粉もしくはAg2O粉を予めガラスペーストに添加し焼成しガラス層5を形成する。さらに、ガラスペーストの材料のガラスを粉砕する前の原材料に予めAg粉もしくはAg2O粉を添加するのも好ましい。Ag粉もしくはAg2O粉を添加する場合の粒径は、ガラス材料の粉の粒径より小さいことが好ましい。また、Agを一様に含有するガラス層5は、スパッターを用いることもでき、その場合はターゲットガラスに予め上述の方法でAgを添加することが好ましい。
ガラス層5の厚さは、0.2μm以上1.0μm以下であることが好ましい。ガラス層5の厚さが1.0μm以下であると端子電極間の抵抗が高くなり電圧印加時の電流が低減する。このため、ガラス層5でのAgマイグレーションの進行を抑制することが出来る。これは、ガラス層5の抵抗がガラス層5の厚さに反比例することによる。一方、ガラス層5の厚さが0.2μmより小さいと、ガラス層5にピンホールが多発して好ましくない。ガラス層5のさらに好ましい厚さは0.3μm以上0.8μm以下であり、最も好ましい厚さの範囲は0.3μm以上0.5μm以下である。
また、セラミック電子部品1の端子間距離が小さいほど電圧印可時の電界が強くなり、Agのマイグレーションが生じやすくなる。このため、端子間距離が0.5mm以下のセラミック電子部品1に、本発明の効果が顕著に現れる。これが2端子品の場合は、セラミック積層部品1のサイズが0603(0.6×0.3×0.3mm)以下に相当する。
ガラス層5の厚さは次のように定義することができる。まずガラス層5の断面を素体2に対して垂直方向の研磨で断面を得、その断面の10μmの幅の範囲のガラス層5の平均厚さを算出し、この部分のガラス層5の厚さとする。平均厚さの算出方法は、まず、幅が10μmの範囲のガラス層5の断面積を画像解析より算出し、この断面積を10μmで割る。
図2は、本実施形態に係るセラミック電子部品1の概略斜視図である。セラミック電子部品1は、その表面が端子電極6(図示せず)を金属層7とガラス層5で覆われている。このときのガラス層5の稜線部11の厚さは、平坦部のガラス層5の厚さより薄いことが好ましい。こうすることで、ヒートショックによるガラスのクラックの発生を抑制することが出来る。これは稜線部11のガラスを薄くすることで、この部分のガラス層5の柔軟性が向上し、熱応力が緩和されることによると考えられる。稜線部11のガラス層5の好ましい厚さは平坦部のガラス層5の厚さの0.1倍から0.8倍が好ましい。
また内部電極3のあるセラミック電子部品1の場合では、ガラスが厚いと内部電極3と端子電極6との導通を担保するのが難しくなるので、この点からもガラス層5の厚さは1.0μm以下が好ましい。
特に内部電極3にPdを含まない場合は、端子電極6の焼成時の内部電極3の突き出しがないので、素体2の面部の表面のガラス層5の厚さは1.0μm以下が好ましい。Pdを含まない内部電極3の例としてAg,Ni,Cuが挙げられる。
ガラス層5は、連続して形成されていることが好ましい。ガラス層5が不連続であると、めっき中にこの部分からめっき液が素体2内部に侵入して素体2を腐食したり、また実装時にフラックスが素体2の内部に侵入して素体2の還元を生じたりするため、セラミック電子部品1の特性変動もしくは信頼性の低下を来す場合がある。また、ガラス層5が多孔質体になっている場合は、端子電極からのAgのガラス層5での移動経路が網目状になり、マイグレーションを容易に引き起こしやすくなる。さらに、めっき液が多孔質体のポア内部に残留しやすくなり、これが高湿中で水分を吸収して電解質になり、マイグレーションを加速する。このため、ガラス層5が多孔質体であることは最も好ましくない。またガラス層5にオープンポア(素体へ通じる孔)が多数存在する場合も上記と同じ理由で好ましくない。
ガラス層5の連続性を得る為には、ガラス層5が非晶質であることが好ましい。結晶化ガラスは、焼成時にセラミック電子部品同士の固着を防止出来るメリットがあるが、ガラス層5に多孔質が生じる場合がありあまり好ましくない。
また、ガラス層5が連続である場合でも、局所的にガラス層5の厚が薄い部分があると、基板実装後に温度が上下する環境に置かれた際、この部分に熱応力が集中してクラックが生じる場合があるので好ましくない。ガラス層5の厚の最小値はガラス厚の平均値の1/10以上であることが好ましい。
ガラス層5のガラス組成は、例えばシリカ系ガラス、亜鉛系ガラス、ビスマス系ガラス等が挙げられる。
シリカ系ガラスでは、SiO2が主成分であり、具体的な組成としては、例えばSiO2を53質量%、B2O3を19質量%、ZnOを7質量%、Al2O3を5質量%、ZrO2を8質量%、Na2Oを4質量%、CaOを4質量%含む組成等が挙げられる。さらに、ガラスの組成にZrO2を適量添加すると、ガラスの耐薬品性が向上しより好ましい。ZrO2の好ましい範囲は、ガラス層5の組成において3質量%以上19質量%以下である。
亜鉛系ガラスでは、ZnOが主成分であり、具体的な組成の例として、SiO2を14質量%、B2O3を15質量%、ZnOを59質量%、B2O3を15質量%、Al2O3を4質量%、Na2Oを8質量%含む組成等が挙げられる。
ビスマス系ガラスでは、Bi2O3が主成分であり、具体的な組成の例として、SiO2を4質量%、Bi2O3を72質量%、B2O3を14質量%、ZnOを8質量%、Al2O3を2質量%含む組成等が挙げられる。特にビスマス系ガラスでは、アルカリ金属酸化物なしで、好適な軟化温度を持つガラスの構成が可能であり、Agマイグレーションを防止する観点からもより好ましい。
ガラス層5のガラス組成中のNa2Oの含有量は、重量比で9.0質量%以下であることが好ましい。Na2Oは融点の調整等でガラスに好ましく添加されるが、Agとイオン半径がほぼ同じであり、端子電極6からのAgと容易に置換しAgマイグレーションを起こしやすい傾向がある。このためガラス組成中のNa2O含有量を前記の範囲にすることにより、まず端子電極から侵入するAgが、ガラスで容易に存在出来るようになる置換サイトの絶対量を減らすことができ、さらに予め添加したAgで、端子電極6からのAgの移動できる経路を寄り効果的に塞ぐことできる。このため、Agマイグレーションを効果的に抑制出来ると推察される。ガラス層5中のNa2Oの含有量のさらに好ましい範囲は8.0質量%以下、さらに最も好ましい範囲は7.0質量%以下である。
また、ガラス層5の組成は、Zn酸化物の含有量が5.0質量%以下であることが好ましく、ガラスの融点は650℃以上の、より高いガラスであることが好ましい。後者はガラスの融点が高いほど耐薬品性が良好であることによる。
また、ガラス層5の熱膨張係数は素体の熱膨張係数の1.5倍より小さく、素体の熱膨張係数と同等程度であることが好ましい。こうすることにより、ガラス焼成の冷却時に発生する熱応力によるガラス層5のクラックをより確実に防止することが出来る。
内部電極3には、素体2との間での確実なオーミック接触を可能とする観点から、例えば、Ag、Pd、Ni、Cu、またはAlを主成分とする材料が用いられるが、特に材料に限定はない。
端子電極6は、例えば、積層体4の表面への導電性ペーストの塗布および焼成により得られる。端子電極6を形成するための導電性ペーストとしては、主として、ガラス粉末(フリット)と、有機ビヒクル(バインダー)と、金属粉末とを含むものが挙げられ、導電性ペーストの焼成により、有機ビヒクルは揮散し、最終的にガラス成分および金属成分を含む端子電極6が形成される。なお、導電性ペーストには、必要に応じて、粘度調整剤、無機結合剤、酸化剤等種々の添加剤を加えてもよい。例えば、端子電極6は、金属成分としてAgの他に、CuおよびZnを含んでいてもよい。
図1に示すように、セラミック電子部品1の端子電極6の表面に、さらに、電気めっき等の手段により金属層7が形成される。これらの端子電極6と金属層7は、例えば、配線基板上の電極とがはんだ等により接合される。
金属層7のNi層7aは、実装時に溶融状態のはんだと端子電極6との接触を防止して、はんだ食われを防止するものである。その厚さは例えば2μm程度である。Ni層7aを厚くするほどはんだ食われは抑制できるが生産性は低下する。またNi層7aを電気めっき法で形成する場合は、層を厚くすると応力が増大し、Niめっき層と端子電極6との間、もしくは端子電極6と素体2との間で剥離が発生する場合がある。
Ni層7aは好ましくは電気めっき法で形成される。めっき装置は電気バレルめっき装置が好ましく用いられる。この場合、バケットと称する不導通性の網籠にチップ及びメディアと称する金属球を投入し、これを回転させながらタンブラーと称する陰極をこの混合体の内部に挿入してめっきを行う。電子はタンブラーからメディアを介してセラミック電子部品の端子電極6に供給され、端子電極6上にNiが析出する。
Niめっき液の種類はワット浴、もしくはスルファミン酸ニッケルめっき液が好ましく用いられる。ワット浴からの析出被膜は素地との密着性がよく、半光沢で耐食性がある。ワット浴の組成は、硫酸ニッケル6水和物200〜380g/L、塩化ニッケル6水和物30〜60g/L、ほう酸30〜45g/Lである。通常pH1.5〜5、温度40〜70℃で用いられ、pH調整剤は炭酸ニッケルがよく用いられる。
スルファミン酸ニッケルめっき液の組成は、通常、スルファミン酸ニッケルを4水和物350〜450g/L、ほう酸を30〜40g/L、臭化ニッケルを3〜10g/Lであり、pH4〜4.5、温度40〜60℃で用いられる。pH調整剤はワット浴と同様に炭酸ニッケルが用いられる。
Sn層7bは、はんだの濡れ性を向上させる機能を有するものであり、その厚さは例えば4μm程度とされる。Sn層7bも好ましくは電気バレルめっきで形成される。
Snめっき液にはpHが12以上のアルカリ性スズめっき液(スズ酸塩浴)、pHが2以下の酸性スズめっき液、pHが4〜5の中性Snめっき液があるが、セラミックス素体は耐薬品性に課題がある場合が多く、強アルカリ、強酸ともに素体が腐食されるので中性のSnめっき液が好ましい。
中性Snめっき液の組成の例として、スズ塩としてメタンスルホン酸スズを40〜60g/L、導電塩としてメタンスルホン酸アンモニウムを30〜50g/L、キレート剤としてグルコン酸ナトリウムを150〜250g/L添加しアンモニアでpHを4に調整したものが挙げられる。
以下、本発明の内容を実施例を参照してより具体的に説明するが、本発明は以下の実施例に限定されるものではない。
(実施例1)
素体にチタン酸ストロンチウム系の比誘電率が300の材料を用い、外形が0603(0.6×0.3×0.3mm)の積層セラミックコンデンサ(セラミック電子部品)を作製した。内部電極の材質はAgであり、電極間距離は10μmである。また端子電極はAgペーストを端部に塗布して焼成することにより作製した。ガラス層は平均粒径が0.5μmのガラス粉と平均粒径が0.3μmのAg粉とバインダーを混合したスラリーを素体の外表面に塗布して700℃で焼成することにより作製した。ガラス層のガラスはSiO2を51.0質量%、B2O3を18.0質量%、及びNa2Oを4.0質量%含むシリカ系ガラスであり、軟化温度は670℃である。Ag粉の添加量は、焼成後のガラス層に含まれるAgの量がそれぞれ表1の量になるように適時調整した。さらに、ガラス層の厚さが焼成後で0.6μmになるようにスラリーの厚さを調整した。
素体にチタン酸ストロンチウム系の比誘電率が300の材料を用い、外形が0603(0.6×0.3×0.3mm)の積層セラミックコンデンサ(セラミック電子部品)を作製した。内部電極の材質はAgであり、電極間距離は10μmである。また端子電極はAgペーストを端部に塗布して焼成することにより作製した。ガラス層は平均粒径が0.5μmのガラス粉と平均粒径が0.3μmのAg粉とバインダーを混合したスラリーを素体の外表面に塗布して700℃で焼成することにより作製した。ガラス層のガラスはSiO2を51.0質量%、B2O3を18.0質量%、及びNa2Oを4.0質量%含むシリカ系ガラスであり、軟化温度は670℃である。Ag粉の添加量は、焼成後のガラス層に含まれるAgの量がそれぞれ表1の量になるように適時調整した。さらに、ガラス層の厚さが焼成後で0.6μmになるようにスラリーの厚さを調整した。
焼成後のガラスに含まれるAgの量は、レーザアブレーションICP質量分析(LA−ICP−MASS、アジレント社製7500S)で測定した。Ag粉の添加量と焼成後のガラスに含まれるAgの量は同等であることを確認した。さらに焼成後の各サンプルのガラスの表面を金属顕微鏡で観察し、主としてAgからなる領域で周長が30μm以上のものがなく、一様にAgが含有されていることも確認した。
次に同様にガラス層中のAg添加量(Ag含有量)が異なる各々のサンプルを各20個作成し、温度85℃、湿度85%中で端子間に30Vの直流電圧を1000時間連続的に印加し、試験後の絶縁抵抗の平均値を測定した。尚試験前に各サンプルの絶縁抵抗を測定し、1×1010Ω以上であることを確認している。その結果を表1及び図3に示す。
絶縁抵抗の値は、1×108Ω以上が好ましく、より好ましい範囲は1×1010Ω以上であるとして評価した。ガラス層にAgが含まれる場合は、試験後の絶縁抵抗が1×108Ω以上得られ、絶縁抵抗の低下が生じず抑制することができた。さらに、ガラス層に含まれるAgの量が0.5質量%以上7.0質量%以下の場合は、試験後の絶縁抵抗の値が1×1010Ω以上に保つことできることが確認された。
(比較例1)
ガラス層にAgを添加しない他は、実施例1と同様にして、比較例1のサンプルを作成した。この場合は試験後の絶縁抵抗が2.4×106Ωとなり大幅に低下した。試験後のガラス層の表面を光学顕微鏡により観察し、その観察写真を図4に示す。観察写真では、樹枝状結晶(デンドライト)が生成していることが確認された。このデンドライトは、ガラス層の表面及び内部に周長が30μm以上のAgのデンドライトであった。これは、Agのマイグレーションが生じたことによるものである。
ガラス層にAgを添加しない他は、実施例1と同様にして、比較例1のサンプルを作成した。この場合は試験後の絶縁抵抗が2.4×106Ωとなり大幅に低下した。試験後のガラス層の表面を光学顕微鏡により観察し、その観察写真を図4に示す。観察写真では、樹枝状結晶(デンドライト)が生成していることが確認された。このデンドライトは、ガラス層の表面及び内部に周長が30μm以上のAgのデンドライトであった。これは、Agのマイグレーションが生じたことによるものである。
(実施例2)
表2のように、ガラス層の厚さを0.2〜1.4μmに変え、ガラス層中のAgの添加量を0.5、3.0、7.0質量%に調整し、他は実施例1と同様に各々のサンプルを作成し検討を行った。その結果を表2及び図5に示す。
表2のように、ガラス層の厚さを0.2〜1.4μmに変え、ガラス層中のAgの添加量を0.5、3.0、7.0質量%に調整し、他は実施例1と同様に各々のサンプルを作成し検討を行った。その結果を表2及び図5に示す。
ガラス層の厚さが1.0μm以下の場合は、試験後の絶縁抵抗が1×1010Ω以上であり、より好ましいことが解る。これによりガラス層の好ましい厚さは、0.2〜1.0μmであると考えられる。
(実施例3)
ガラス中のNa2O量を表3のように変え、他は実施例1と同様に各々のサンプルを作成し検討を行った。尚Na2Oを増やすとガラスの融点は低下し、減らすとガラスの融点は上昇するが、他のガラス成分を調整して、ガラスの融点は670℃に固定した。具体的にNa2O量を4.0質量%よりも減らす場合は、SiO2を減らすと同時にBi2O3を添加して軟化温度を下げ、Na2O量を4.0質量%よりも増やす場合は、SiO2を増量して軟化温度を上げた。Na2O量が11質量%の場合は、SiO2が58.2質量%であり、Na2Oが入っていない場合は、SiO2量を3.7質量%、Bi2O3量を68.7質量%とした。その結果を表3及び図6に示す。
ガラス中のNa2O量を表3のように変え、他は実施例1と同様に各々のサンプルを作成し検討を行った。尚Na2Oを増やすとガラスの融点は低下し、減らすとガラスの融点は上昇するが、他のガラス成分を調整して、ガラスの融点は670℃に固定した。具体的にNa2O量を4.0質量%よりも減らす場合は、SiO2を減らすと同時にBi2O3を添加して軟化温度を下げ、Na2O量を4.0質量%よりも増やす場合は、SiO2を増量して軟化温度を上げた。Na2O量が11質量%の場合は、SiO2が58.2質量%であり、Na2Oが入っていない場合は、SiO2量を3.7質量%、Bi2O3量を68.7質量%とした。その結果を表3及び図6に示す。
この結果から、ガラス層中のNa2O量が少ないほど、試験後の絶縁抵抗が高くなる傾向があり、9.0質量%以下がより好ましいことが解る。
以上のように、本発明は、端子電極にAgを含み、セラミック焼結体の外表面にガラス層が形成されているセラミック電子部品のAgマイグレーション耐性を向上するのに有用である。
1…セラミック電子部品
2…素体
3…内部電極
4…積層体(焼結体)
5…ガラス層
6…端子電極
7…金属層
7a…Ni層
7b…Sn層
10…単位構造
11…稜線部
2…素体
3…内部電極
4…積層体(焼結体)
5…ガラス層
6…端子電極
7…金属層
7a…Ni層
7b…Sn層
10…単位構造
11…稜線部
Claims (4)
- セラミック焼結体と、
前記セラミック焼結体の外表面に設けられたガラス層と
前記セラミック焼結体の外表面に設けられたAgを含む端子電極とを備え、
前記ガラス層がAgを一様に含有することを特徴とするセラミック電子部品。 - 前記ガラス層のAgの含有量が、0.5質量%以上7.0質量%以下であることを特徴とする請求項1に記載のセラミック電子部品。
- 前記ガラス層の厚さが0.2μm以上1.0μm以下であることを特徴とする請求項1または2に記載のセラミック電子部品。
- 前記ガラス層がNa2Oを含みその含有量が9.0質量%以下であることを特徴とする請求項1〜3のいずれかに記載のセラミック電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012198551A JP2014053551A (ja) | 2012-09-10 | 2012-09-10 | セラミック電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012198551A JP2014053551A (ja) | 2012-09-10 | 2012-09-10 | セラミック電子部品 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014053551A true JP2014053551A (ja) | 2014-03-20 |
Family
ID=50611721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012198551A Pending JP2014053551A (ja) | 2012-09-10 | 2012-09-10 | セラミック電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014053551A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016186053A1 (ja) * | 2015-05-21 | 2016-11-24 | 株式会社村田製作所 | 電子部品 |
JP2018018846A (ja) * | 2016-07-25 | 2018-02-01 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
WO2020040193A1 (ja) * | 2018-08-23 | 2020-02-27 | 三菱マテリアル株式会社 | サーミスタ、及び、サーミスタの製造方法 |
JP2020036002A (ja) * | 2018-08-23 | 2020-03-05 | 三菱マテリアル株式会社 | サーミスタ、及び、サーミスタの製造方法 |
JP2021027163A (ja) * | 2019-08-05 | 2021-02-22 | 三菱マテリアル株式会社 | 保護膜付きサーミスタおよびその製造方法 |
CN112567484A (zh) * | 2018-08-23 | 2021-03-26 | 三菱综合材料株式会社 | 热敏电阻及热敏电阻的制造方法 |
JP2021118239A (ja) * | 2020-01-24 | 2021-08-10 | 株式会社村田製作所 | 積層セラミック電子部品 |
CN113454736A (zh) * | 2019-02-22 | 2021-09-28 | 三菱综合材料株式会社 | 热敏电阻的制造方法 |
-
2012
- 2012-09-10 JP JP2012198551A patent/JP2014053551A/ja active Pending
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2016186053A1 (ja) * | 2015-05-21 | 2018-02-22 | 株式会社村田製作所 | 電子部品 |
US10453608B2 (en) | 2015-05-21 | 2019-10-22 | Murata Manufacturing Co., Ltd. | Electronic component |
WO2016186053A1 (ja) * | 2015-05-21 | 2016-11-24 | 株式会社村田製作所 | 電子部品 |
CN107658131B (zh) * | 2016-07-25 | 2021-03-12 | 太阳诱电株式会社 | 层叠陶瓷电容器 |
JP2018018846A (ja) * | 2016-07-25 | 2018-02-01 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
CN107658131A (zh) * | 2016-07-25 | 2018-02-02 | 太阳诱电株式会社 | 层叠陶瓷电容器 |
CN112567484A (zh) * | 2018-08-23 | 2021-03-26 | 三菱综合材料株式会社 | 热敏电阻及热敏电阻的制造方法 |
US11600410B2 (en) | 2018-08-23 | 2023-03-07 | Mitsubishi Materials Corporation | Thermistor with protective film and manufacturing method thereof |
TWI821371B (zh) * | 2018-08-23 | 2023-11-11 | 日商三菱綜合材料股份有限公司 | 熱敏電阻及熱敏電阻之製造方法 |
WO2020040197A1 (ja) * | 2018-08-23 | 2020-02-27 | 三菱マテリアル株式会社 | 保護膜付きサーミスタおよびその製造方法 |
WO2020040193A1 (ja) * | 2018-08-23 | 2020-02-27 | 三菱マテリアル株式会社 | サーミスタ、及び、サーミスタの製造方法 |
CN112640005A (zh) * | 2018-08-23 | 2021-04-09 | 三菱综合材料株式会社 | 带保护膜的热敏电阻及其制造方法 |
JP7371386B2 (ja) | 2018-08-23 | 2023-10-31 | 三菱マテリアル株式会社 | サーミスタ、及び、サーミスタの製造方法 |
JP2020036002A (ja) * | 2018-08-23 | 2020-03-05 | 三菱マテリアル株式会社 | サーミスタ、及び、サーミスタの製造方法 |
CN112567484B (zh) * | 2018-08-23 | 2022-08-12 | 三菱综合材料株式会社 | 热敏电阻及热敏电阻的制造方法 |
CN112640005B (zh) * | 2018-08-23 | 2023-04-04 | 三菱综合材料株式会社 | 带保护膜的热敏电阻及其制造方法 |
US11594350B2 (en) | 2018-08-23 | 2023-02-28 | Mitsubishi Materials Corporation | Thermistor and method for manufacturing thermistor |
US11763967B2 (en) | 2019-02-22 | 2023-09-19 | Mitsubishi Materials Corporation | Method of manufacturing thermistor |
CN113454736A (zh) * | 2019-02-22 | 2021-09-28 | 三菱综合材料株式会社 | 热敏电阻的制造方法 |
JP7371385B2 (ja) | 2019-08-05 | 2023-10-31 | 三菱マテリアル株式会社 | 保護膜付きサーミスタおよびその製造方法 |
JP2021027163A (ja) * | 2019-08-05 | 2021-02-22 | 三菱マテリアル株式会社 | 保護膜付きサーミスタおよびその製造方法 |
US11417469B2 (en) | 2020-01-24 | 2022-08-16 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component |
JP2021118239A (ja) * | 2020-01-24 | 2021-08-10 | 株式会社村田製作所 | 積層セラミック電子部品 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014053551A (ja) | セラミック電子部品 | |
JP6070288B2 (ja) | セラミック積層電子部品 | |
JP3555563B2 (ja) | 積層チップバリスタの製造方法および積層チップバリスタ | |
US9328014B2 (en) | Ceramic electronic component and glass paste | |
US10636541B2 (en) | Conductive paste and method for forming terminal electrodes of multilayer ceramic component | |
WO2007007677A1 (ja) | 電子部品、電子部品の実装構造および電子部品の製造方法 | |
JP2003246644A (ja) | ガラスおよびこれを用いた導体ペースト | |
JP6070287B2 (ja) | セラミック積層電子部品 | |
KR100498682B1 (ko) | 칩형 전자 부품 | |
US6604276B2 (en) | Method for fabricating a chip-type varistor having a glass coating layer | |
CN101325095B (zh) | 陶瓷电子部件 | |
WO2016035482A1 (ja) | セラミック電子部品およびその製造方法 | |
JP2019121622A (ja) | コイル部品 | |
JP4423832B2 (ja) | ガラス組成物およびこれを用いた厚膜ペースト | |
JP3735756B2 (ja) | チップ状電子部品およびその製造方法 | |
JP2002100526A (ja) | 積層セラミック部品端子電極用導体ペースト | |
CN115036131B (zh) | 陶瓷电子部件 | |
JP2013197509A (ja) | セラミック電子部品 | |
JP2973558B2 (ja) | チップ型電子部品用導電性ペースト | |
JP2013110363A (ja) | セラミック電子部品 | |
KR102639865B1 (ko) | 후막 도체 형성용 분말 조성물 및 후막 도체 형성용 페이스트 | |
JP4020816B2 (ja) | チップ状電子部品およびその製造方法 | |
JP7322534B2 (ja) | 厚膜導体形成用粉末組成物および厚膜導体形成用ペースト | |
JP2023092246A (ja) | 積層バリスタ | |
JP2023071558A (ja) | 積層バリスタ及びその製造方法 |