CN112567484B - 热敏电阻及热敏电阻的制造方法 - Google Patents
热敏电阻及热敏电阻的制造方法 Download PDFInfo
- Publication number
- CN112567484B CN112567484B CN201980054000.0A CN201980054000A CN112567484B CN 112567484 B CN112567484 B CN 112567484B CN 201980054000 A CN201980054000 A CN 201980054000A CN 112567484 B CN112567484 B CN 112567484B
- Authority
- CN
- China
- Prior art keywords
- thermistor
- protective film
- base
- base body
- thermistor base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/008—Thermistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
- H01C1/028—Housing; Enclosing; Embedding; Filling the housing or enclosure the resistive element being embedded in insulation with outer enclosing sheath
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/02—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistors with envelope or housing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
- H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
- H01C17/06506—Precursor compositions therefor, e.g. pastes, inks, glass frits
- H01C17/06513—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component
- H01C17/06526—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component composed of metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
- H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Thermistors And Varistors (AREA)
Abstract
一种热敏电阻,具备:热敏电阻基体(11)、形成于热敏电阻基体(11)的表面的保护膜(20)及分别形成于热敏电阻基体(11)的两端部的电极部,其中,保护膜(20)由硅氧化物构成,观察热敏电阻基体(11)与保护膜(20)的接合界面的结果,所观察到的剥离部(21)的长度L与观察视场中的接合界面的长度L0之比L/L0为0.16以下。
Description
技术领域
本发明涉及一种在热敏电阻基体的表面形成有保护膜的热敏电阻及热敏电阻的制造方法。
本申请主张基于2018年8月23日在日本申请的专利申请2018-156647号、2019年8月5日在日本申请的专利申请2019-143817号及2019年8月5日在日本申请的专利申请2019-143890号的优先权,并将其内容援用在此。
背景技术
上述热敏电阻具有电阻根据温度而变化的特性,适用于各种电子设备的温度补偿或温度传感器等。尤其,最近广泛使用安装于电路基板的芯片型热敏电阻。
上述热敏电阻为热敏电阻基体与在该热敏电阻基体的两端形成有一对电极部的结构。
热敏电阻基体具有容易受酸或碱的影响并且容易还原的性质。而且,若组成改变,则特性可能会改变。因此,例如,如专利文献1、2所示,提出了使保护膜在热敏电阻基体的表面成膜的技术。
另外,对于保护膜来说,为了抑制随后的工序或使用时的热敏电阻基体的劣化,要求对电镀液的耐性、耐环境性、绝缘性等。
在此,在专利文献1、2中,通过在热敏电阻基体的表面涂布玻璃浆料并进行烧成,从而使由玻璃构成的保护膜成膜。
并且,还提出了通过溅射法使由SiO2构成的保护膜在热敏电阻基体的表面成膜的方法。
另外,使保护膜在热敏电阻基体的表面成膜时,在形成有保护膜的热敏电阻基体的两端形成电极部。在此,电极部是通过在热敏电阻基体的两端例如涂布金属浆料并进行烧成而形成的。因此,形成有保护膜的热敏电阻基体加热至例如700℃以上。
专利文献1:日本特开平03-250603号公报
专利文献2:日本特开2003-077706号公报
如专利文献1、2所示,涂布玻璃浆料并进行烧成的方法有可能对小型的热敏电阻基体无法稳定地涂布玻璃浆料,无法形成足够的厚度的保护膜。并且,由于因电镀液从针孔侵入而导致的热敏电阻基体侵蚀、因玻璃膜(保护膜)的膜厚不均匀而导致的热敏电阻基体的翘曲、或因在印刷工序中的破损而导致的成品率恶化,从而难以大量生产。
并且,通过溅射法使由SiO2构成的保护膜成膜时,由于使用硅靶,通过反应性溅射而成膜,因此无法根据化学计量比来成膜,成为如SiO2-X那样被弱还原的膜。因此,在随后的工序中形成电极部时的加热时,热敏电阻基体的氧被弱还原状态的硅氧化物膜剥夺,从而可能会产生热敏电阻基体与保护膜部分剥离,或形成组成不均匀。
当热敏电阻基体与保护膜部分剥离时,保护膜的密合性降低,在随后的电镀工序等中保护膜剥离,电镀液侵蚀热敏电阻基体,从而导致特性改变。并且,当产生还原或组成不均匀时,保护膜的耐性可能会变得不足,导致热敏电阻基体的特性改变。
发明内容
本发明是鉴于上述情况而完成的,其目的在于提供一种热敏电阻基体与保护膜的密合性优异,能够抑制制造时或使用时热敏电阻基体特性的变化,并且能够稳定地使用的热敏电阻及该热敏电阻的制造方法。
为了解决上述课题,本发明的热敏电阻具备热敏电阻基体、形成于所述热敏电阻基体的表面的保护膜及分别形成于所述热敏电阻基体的两端部的电极部,所述热敏电阻的特征在于,所述保护膜由硅氧化物构成,观察所述热敏电阻基体与所述保护膜的接合界面的结果,所观察到的剥离部的长度L与观察视场中的接合界面的长度L0之比L/L0为0.16以下。
根据本发明的热敏电阻,在热敏电阻基体的表面形成有由硅氧化物构成的保护膜,观察所述热敏电阻基体与所述保护膜的接合界面的结果,所观察到的剥离部的长度L与观察视场中的接合界面的长度L0之比L/L0为0.16以下,因此能够抑制保护膜的密合性降低,并且能够抑制在随后的工序中热敏电阻基体的特性改变。
并且,由于保护膜由硅氧化物构成,因此对电镀液的耐性、耐环境性及绝缘性优异,并且能够抑制热敏电阻基体的劣化。
在此,在本发明的热敏电阻中,所述保护膜的膜厚优选在50nm以上且1000nm以下的范围内。
此时,由于所述保护膜的膜厚为50nm以上,因此能够可靠地抑制热敏电阻基体的劣化。另一方面,由于所述保护膜的膜厚为1000nm以下,因此能够抑制在保护膜中产生龟裂等,并且能够充分地保护热敏电阻基体。
本发明的热敏电阻的制造方法为制造热敏电阻的热敏电阻的制造方法,所述热敏电阻具备热敏电阻基体、形成于所述热敏电阻基体的表面的保护膜及分别形成于所述热敏电阻基体的两端部的电极部,所述热敏电阻的制造方法的特征在于,具备保护膜形成工序,所述保护膜形成工序通过在包含硅醇盐、水、有机溶剂及碱的反应液中浸渍所述热敏电阻基体,并利用所述硅醇盐的水解及缩聚反应而在所述热敏电阻基体的表面析出硅氧化物,从而使所述保护膜成膜。
根据本发明的热敏电阻的制造方法,具备保护膜形成工序,所述保护膜形成工序通过在包含硅醇盐、水、有机溶剂及碱的反应液中浸渍所述热敏电阻基体,并利用所述硅醇盐的水解及缩聚反应而在反应液中在所述热敏电阻基体的表面析出硅氧化物,从而使所述保护膜成膜,该反应通过以热敏电阻基体表面的终端氧或羟基作为起点来聚合硅醇盐的水解体,从而析出硅氧化物,因此热敏电阻基体与保护膜的密合性优异。并且,由于从热敏电阻基体的表面析出硅氧化物,因此角部或凹凸部的包覆性优异。因此,能够制造所述热敏电阻基体的特性不会劣化且能够稳定地使用的热敏电阻。
在此,在本发明的热敏电阻的制造方法中,优选在所述保护膜形成工序之后,具备电极部形成工序,所述电极部形成工序通过将金属浆料涂布于所述热敏电阻基体的两端面并进行烧成,从而形成所述电极部。
此时,在电极部形成工序中,即使在为了烧成金属浆料而进行加热时,也能够进一步抑制热敏电阻基体与保护膜部分剥离。
并且,在本发明的热敏电阻的制造方法中,所述碱可以包含碱金属化合物。
通过在反应液中包含碱金属化合物,碱金属不均匀地分布在所获得的热敏电阻的热敏电阻基体与保护膜的界面,能够更进一步提高热敏电阻基体与保护膜的密合性。
根据本发明,能够提供一种热敏电阻基体与保护膜的密合性优异,能够抑制制造时或使用时热敏电阻基体特性的变化,并且能够稳定地使用的热敏电阻及该热敏电阻的制造方法。
附图说明
图1是本发明的实施方式的热敏电阻的概略剖面说明图。
图2是本发明的实施方式的热敏电阻的热敏电阻基体与保护膜的接合界面的概略说明图。
图3是表示本发明的实施方式的热敏电阻的制造方法的流程图。
图4A是实施例中的本发明例1的热敏电阻的热敏电阻基体与保护膜的接合界面的观察照片。
图4B是实施例中的比较例2的热敏电阻的热敏电阻基体与保护膜的接合界面的观察照片。
图5A是表示实施例中的本发明例1的热敏电阻的压痕试验结果的观察照片。
图5B是表示实施例中的比较例2的热敏电阻的压痕试验结果的观察照片。
具体实施方式
以下,参考附图对本发明的实施方式进行说明。另外,以下所示的各实施方式是为了更好地理解发明的主旨而具体说明的实施方式,除非有特别的指定,否则不用于限定本发明。并且,关于以下的说明中使用的附图,为了便于理解本发明的特征且为方便起见,有时放大表示主要部分,各构成要件的尺寸比率等并不一定与实际相同。
如图1所示,本实施方式所涉及的热敏电阻10具备热敏电阻基体11、形成于该热敏电阻基体11的表面的保护膜20及分别形成于热敏电阻基体11的两端部的电极部13。
在此,如图1所示,保护膜20并未形成于热敏电阻基体11的两端面,电极部13构成为与热敏电阻基体11直接接触。
另外,电极部13由例如Ag等导电性优异的金属烧成体构成。
并且,对于电极部13来说,也可以在上述烧成体上进行Ni和/或Sn等镀膜的成膜。
如图1所示,热敏电阻10例如呈棱柱状。在此,热敏电阻10的大小并无特别限定。本发明的保护膜形成技术与以往的保护膜技术相比,由于在小基底上成膜时更有效,因此热敏电阻10的长度在实现范围内,优选为2mm以下,更优选为1mm以下。与热敏电阻10的长度方向正交的剖面的剖面积在实现范围内优选为0.65mm2以下,进一步优选为0.25mm2以下。
并且,热敏电阻基体11具有电阻根据温度而改变的特性。该热敏电阻基体11对酸或碱的耐性低,且组成由于还原反应等而改变,特性可能会大幅变动。因此,在本实施方式中,形成有用于保护热敏电阻基体11的保护膜20。
在此,对保护膜20要求对电镀液的耐性、耐环境性及绝缘性。因此,在本实施方式中,保护膜20由硅氧化物构成,具体而言由SiO2构成。
然后,在本实施方式中,如图2所示,观察热敏电阻基体11与保护膜20的接合界面的结果,所观察到的剥离部21的长度L与观察视场中的接合界面的长度L0之比L/L0限制在0.16以下。另外,如图2所示,剥离部21的长度L为所观察到的剥离部21的长度L1、L2的合计长度。
并且,所观察到的剥离部21的长度L与观察视场中的接合界面的长度L0之比L/L0优选为0.16以下,进一步优选为0.04以下。
关于该保护膜20,如后述通过利用硅醇盐的水解、缩聚反应在热敏电阻基体11的表面析出硅氧化物而成膜,与热敏电阻基体11的密合性优异,接合界面处的剥离部21较少,所观察到的剥离部21的长度L与观察视场中的接合界面的长度L0之比L/L0为0.16以下。
并且,在本实施方式中,保护膜20的厚度优选在50nm以上且1000nm以下的范围内。
另外,保护膜20的厚度优选为50nm以上,进一步优选为100nm以上。另一方面,保护膜20的厚度优选为1000nm以下,进一步优选为800nm以下。
接着,利用图3的流程图对上述本实施方式的热敏电阻10的制造方法进行说明。
(热敏电阻基体形成工序S01)
首先,制造呈棱柱状的热敏电阻基体11。在本实施方式中,通过将由热敏电阻材料构成的板材切割成长方形,制造上述热敏电阻基体11。
(保护膜形成工序S02)
接着,将上述热敏电阻基体11浸渍于包含硅醇盐、水、有机溶剂及碱的反应液,通过硅醇盐的水解及缩聚反应,在热敏电阻基体11的表面析出硅氧化物(SiO2)而使保护膜20成膜。
具体而言,搅拌水与有机溶剂的混合液,将热敏电阻基体11与硅醇盐一同投入其中并进一步进行搅拌,还添加碱作为催化剂并进一步进行搅拌。然后,浸渍于水槽中,清洗并取出。反复实施该作业,使规定膜厚的保护膜20成膜。另外,为了提高反应速度,也可以在溶剂的沸点以下加热反应液。
有机溶剂为能够溶解水与硅醇盐的溶剂即可,从容易获得及容易处理的观点、以及与水的相溶性的观点考虑,适宜为碳数1至4的醇类或它们的混合物。
硅醇盐为具有两个以上的烷氧基的单体或者它们聚合而成的低聚物,但是从反应性的观点考虑,优选为具有四个烷氧基的单体或它们聚合而成的低聚物,也能够将它们进行混合。另外,硅醇盐所含的烷基也可以部分或全部相同。作为硅醇盐,能够使用正硅酸甲酯(TMOS)、正硅酸乙酯(TEOS)、TAMA CHEMICALS CO.,LTD.制Methyl Silicate 51等TMOS的低聚物、TAMA CHEMICALS CO.,LTD.制Silicate 40等TEOS的低聚物、甲基三甲氧基硅烷等。
关于碱,能够使用氨或NaOH、LiOH、KOH等无机碱、乙醇胺或乙二胺等有机碱。尤其,从析出硅氧化物(SiO2)的保护膜20与热敏电阻基体11的密合性的观点考虑,优选使用包含碱金属的NaOH、LiOH、KOH等无机碱金属化合物作为碱。
在此,本实施方式中的硅醇盐的水解、缩聚反应以碱作为催化剂。
当使用碱作为催化剂时,带负电的氢氧化物离子侵蚀正极化的硅,烷氧基之一以通过水的形式变成硅烷醇基,并释放醇。通过位阻大的烷氧基之一变成位阻小的硅烷醇基,从而使氢氧化物离子变得容易侵蚀,水解反应的速度迅速进行的结果,通过生成所有烷氧基水解的硅烷醇,并使其进行三维脱水缩合,从而能够形成硅氧化物粒子或硅氧化物膜。
因此,本实施方式中,通过在反应液中使用碱作为催化剂,利用使用了碱催化剂的硅醇盐的水解、缩聚反应,使硅烷醇以热敏电阻基体表面的终端氧(-O)或羟基(-OH)为起点连续地进行反应,从而获得密合性高且在角部或凹凸也具有均匀厚度的保护膜20。
并且,尤其在作为碱而使用包含碱金属的NaOH、LiOH、KOH等无机碱金属化合物时,碱金属不均匀地分布在已成膜的保护膜20与热敏电阻基体11的界面。由于这种碱金属在界面上的不均匀分布,从而抑制成为已成膜的保护膜20的剥离的原因的裂纹等的产生,并且更进一步提高保护膜20与热敏电阻基体11的密合性。
(电极部形成工序S03)
接着,在热敏电阻基体11的两端部形成电极部13。另外,在热敏电阻基体11的两端面未形成保护膜20,而是以与热敏电阻基体11直接接触的方式形成电极部13。
在本实施方式中,通过将包含Ag粒子的Ag浆料涂布于热敏电阻基体11的两端部并进行烧成,从而形成由Ag的烧成体构成的电极部13。并且,也可以进一步使Sn镀膜和/或Ni镀膜在Ag浆料的烧成体上成膜。
在此,如上所述,由于在Ag浆料的烧成时,加热至例如700℃以上且900℃以下的温度范围,因此形成有保护膜20的热敏电阻基体11也在上述的温度范围内被加热。因此,保护膜20即使在加热到上述温度时,也需要足够的密合性,以使其不会从热敏电阻基体11剥离。
通过以上工序,制造本实施方式的热敏电阻10。
在设为如上述的结构的本实施方式的热敏电阻10中,在热敏电阻基体11的表面形成有由硅氧化物(本实施方式为SiO2膜)构成的保护膜20,观察热敏电阻基体11与保护膜20的接合界面的结果,所观察到的剥离部21的长度L与观察视场中的接合界面的长度L0之比L/L0为0.16以下,因此能够抑制保护膜20的密合性降低,并且在之后的工序中能够抑制热敏电阻基体11的特性改变。
并且,由于保护膜20由硅氧化物(SiO2膜)构成,因此对电镀液的耐性、耐环境性及绝缘性优异,并且能够抑制热敏电阻基体11的劣化。
此外,在本实施方式中,当保护膜20的膜厚为50nm以上时,能够通过保护膜20可靠地保护热敏电阻基体11,并且可靠地抑制热敏电阻基体11的劣化。
另一方面,当保护膜20的膜厚为1000nm以下时,能够抑制在保护膜20中产生龟裂等,并且能够充分地保护热敏电阻基体11。
根据本实施方式的热敏电阻的制造方法,具备保护膜形成工序S02,该保护膜形成工序S02通过在包含硅醇盐、水、有机溶剂与碱的反应液中浸渍热敏电阻基体11,并利用硅醇盐的水解及缩聚反应而在热敏电阻基体11的表面析出硅氧化物(SiO2),从而使保护膜20成膜,因此以热敏电阻基体11表面的终端氧(-O)或羟基(-OH)作为起点来析出硅氧化物(SiO2),并且热敏电阻基体11与保护膜20的密合性优异。并且,由于根据热敏电阻基体11的表面的凹凸而析出粒状的硅氧化物,因此能够抑制热敏电阻基体11与保护膜20部分剥离。因此,能够制造特性不会劣化且能够稳定地使用的热敏电阻10。
此外,在本实施方式的热敏电阻的制造方法中,在保护膜形成工序S02之后,具备电极部形成工序S03,该电极部形成工序S03通过在热敏电阻基体11的两端面涂布金属浆料并进行烧成,从而形成电极部13,因此即使是为了烧成金属浆料而进行加热时,也能够可靠地抑制热敏电阻基体11与保护膜20部分剥离。
并且,在本实施方式的热敏电阻的制造方法中,如果作为反应液中所包含的碱而使用包含碱金属的NaOH、LiOH、KOH等碱金属化合物,则碱金属偏不均匀地分布在已成膜的保护膜20与热敏电阻基体11的界面,可抑制成为已成膜的保护膜20剥离的原因的裂纹等的产生,且更进一步提高保护膜20与热敏电阻基体11的密合性。
以上,对本发明的一实施方式进行了说明,但本发明并不限定在此,在不脱离该发明的技术思想的范围内能够适当地进行变更。
例如,在本实施方式中,说明了在将由热敏电阻材料构成的板材切割成长方形而获得热敏电阻基体之后,将该热敏电阻基体浸渍在反应液而使保护膜成膜,但并不限定在此,也可以通过将由热敏电阻材料构成的板材浸渍在反应液而使保护膜成膜,然后,切割成长方形而获得形成有保护膜的热敏电阻基体。
并且,说明了热敏电阻基体呈棱柱状,但并不限定于此,也可以呈圆柱状。
此外,电极部的结构并不限定于本实施方式中所记载的结构,也可以是其他结构。
实施例
对为了确认本发明的有效性而进行的确认实验进行说明。
(本发明例1~4)
作为使保护膜成膜的基底,准备了0.18mm×0.18mm×38mm的呈棱柱状的热敏电阻基体。
然后,在LABORAN螺纹管瓶No.5(容积20mL)中添加2.0g的水、8g的表1所示的有机溶剂、0.25g的硅醇盐、0.2g的作为催化剂的碱及上述热敏电阻基体并进行搅拌、混合。然后,在40℃的水浴中加热30分钟并使其反应。反应结束后,取出热敏电阻基体,用离子交换水清洗并使其干燥。反复进行该操作直至膜厚达到500nm。另外,在表1中,将该成膜法标记为“液相法”。
接着,针对本发明例1和2,通过将成膜后的热敏电阻基体贴附在切割片上,切割成0.365mm,在切割后的两端面涂布Ag浆料(NAMICS CORPORATION制HIMEC DP4000系),并以750℃烘烤,从而形成了基极电极。针对本发明例3和4,通过将成膜后的热敏电阻贴附在切割片上,切割成0.365mm,在切割后的两端面涂布Ag浆料(ANP-1:NIHON SUPERIOR CO.,LTD.制造),并在干燥后在大气中以300℃烘烤60分钟,从而形成了基极电极。然后,通过使用胺基磺酸系的酸性电镀液的滚镀而形成Ni镀膜之后,进一步形成Sn镀膜,从而制造了热敏电阻。
(比较例1、2)
作为使保护膜成膜的基底,准备了0.18mm×0.18mm×38mm的呈棱柱状的热敏电阻基体。
通过YOUTEC公司制的多边形滚筒溅镀装置,使用Si靶导入Ar气体与O2气体,进行了反应性溅射。将压力设为1Pa,将放电功率设为100W,将Ar流量设为20sccm,将O2流量在比较例1中设为4sccm及在比较例2中设为3sccm,将成膜时间设为90分钟。
通过将成膜后的热敏电阻基体贴附在切割片上,切割成0.365mm,在切割后的两端面涂布Ag浆料,并以750℃烘烤,从而形成了基极电极。然后,通过使用胺基磺酸系的酸性电镀液的滚镀而形成Ni镀膜之后,进一步形成Sn镀膜,从而制造了热敏电阻。
(所观察到的剥离部的长度L与观察视场中的接合界面的长度L0之比L/L0)
从热敏电阻的表面利用聚焦离子束加工观察装置制作薄片化成厚度80~100nm的TEM观察用样本,并通过透射型电子显微镜进行观察。将本发明例1的观察结果和比较例2的观察结果分别显示于图4A、图4B。另外,在该图4A及图4B中,上部的暗色部分为保护膜,下部的白色部分为热敏电阻基体。
从将加速电压设为200kV、探针直径设为0.1nm并以16万倍观察的HAADF图像中,在每一个视场为500nm以上的范围内,如在图4B所示的箭头的范围内,将呈现黑色的热敏电阻基体与保护膜未密合的剥离部的长度进行合计,并计算出除以整个测定范围的长度而得的比例。所观察到的剥离部的长度L与观察视场中的接合界面的长度L0之比L/L0设为将热敏电阻侧面在长边方向上进行5等分的各区域的中心的合计五个视场的平均值。
(密合性)
使用由ELIONIX INC.制的超微小压痕硬度试验机ENT-1100a所进行的压痕试验,通过加载-卸载试验模式下的线性加载过程,将最大载荷设为1000mgf,测定由于成膜方法不同而导致的保护膜的密合强度的不同。压头使用棱间角约115°的三棱锥型金刚石压头,压头的前端校正采用了田中方式。该校正法为预先求出压头先端的切割长度(磨损的长度)与表面检测时由预备载荷产生的压痕深度的和(校正长度)的补正法。
关于密合性,在上述条件下对热敏电阻的保护膜在三处进行压痕试验,在使用超微小压痕硬度试验机附属的光学显微镜进行的观察中,在压痕试验中没有观察到保护膜的剥离并且前述之比L/L0为0.05以下的情况判定为“良”,在压痕试验中没有观察到保护膜的剥离并且前述之比L/L0为0.16以下的情况判定为“合格”,在压痕试验中观察到一处以上的剥离的情况判定为“不合格”。另外,将本发明例1的压痕试验结果和比较例2的压痕试验结果分别显示于图5A、图5B。
[表1]
※1 Imazu Chemical Co.,Ltd制99%甲醇改性醇
※2 Japan Alcohol Corporation制SOLMIX HP-1
在通过溅射法而使保护膜在热敏电阻基体的表面成膜的比较例1、2中,观察到的剥离部的长度L与观察视场中的接合界面的长度L0之比L/L0较大,为0.5、0.7。并且,密合性评价为“不合格”。
相对于此,在将热敏电阻基体浸渍在包含硅醇盐、水、有机溶剂及碱的反应液,利用硅醇盐的水解及缩聚反应,在热敏电阻基体的表面析出硅氧化物而使保护膜成膜的本发明例1~4中,所观察到的剥离部的长度L与观察视场中的接合界面的长度L0之比L/L0控制在0.16以下。
并且,在作为碱使用包含碱金属的NaOH的本发明例1及使用LiOH的本发明例2中,前述之比L/L0分别为0.00、0.04,比不包含碱金属的本发明例3、4还低,且在压痕试验中没有观察到保护膜的剥离,因此密合性评价为“良”。
认为这是因为若在反应液中包含碱金属,则碱金属会不均匀地分布在已成膜的保护膜与热敏电阻基体的界面。若碱金属不均匀地分布在保护膜与热敏电阻基体的界面,则可抑制成为保护膜剥离的原因的裂纹的产生。由此,认为所观察到的剥离部的长度L与观察视场中的接合界面的长度L0之比L/L0极小且为0.00及0.04,提高保护膜与热敏电阻基体的密合性。
另一方面,在作为碱使用不包含碱金属的本发明例3、4中,碱金属并没有不均匀地分布在保护膜与热敏电阻基体的界面,因此所观察到的剥离部的长度L与观察视场中的接合界面的长度L0之比L/L0为0.07及0.016,比本发明例1、2的L/L0大,但是在压痕试验中并没有观察到保护膜的剥离,因此密合性评价为“合格”。
如上所述,根据本发明例,确认到能够提供热敏电阻基体与保护膜的密合性优异,能够抑制制造时或使用时热敏电阻基体特性的变化,且能够稳定地使用的热敏电阻。
符号说明
10 热敏电阻
11 热敏电阻基体
13 电极部
20 保护膜
Claims (5)
1.一种热敏电阻,其特征在于,具备热敏电阻基体、形成于所述热敏电阻基体的表面的保护膜及分别形成于所述热敏电阻基体的两端部的电极部,所述热敏电阻的特征在于,
所述保护膜由硅氧化物构成,
观察所述热敏电阻基体与所述保护膜的接合界面的结果,所观察到的剥离部的长度L与观察视场中的接合界面的长度L0之比L/L0为0.16以下。
2.根据权利要求1所述的热敏电阻,其特征在于,
所述保护膜的膜厚在50nm以上且1000nm以下的范围内。
3.一种热敏电阻的制造方法,制造热敏电阻,所述热敏电阻具备热敏电阻基体、形成于所述热敏电阻基体的表面的保护膜及分别形成于所述热敏电阻基体的两端部的电极部,所述热敏电阻的制造方法的特征在于,
具备保护膜形成工序,所述保护膜形成工序通过在包含硅醇盐、水、有机溶剂及碱的反应液中浸渍所述热敏电阻基体,并利用所述硅醇盐的水解及缩聚反应而在所述热敏电阻基体的表面析出硅氧化物,从而使所述保护膜成膜。
4.根据权利要求3所述的热敏电阻的制造方法,其特征在于,
在所述保护膜形成工序之后,具备电极部形成工序,所述电极部形成工序通过将金属浆料涂布于所述热敏电阻基体的两端面并进行烧成,从而形成所述电极部。
5.根据权利要求3或4所述的热敏电阻的制造方法,其特征在于,
所述碱包含碱金属化合物。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018-156647 | 2018-08-23 | ||
JP2018156647 | 2018-08-23 | ||
JP2019143890A JP7371386B2 (ja) | 2018-08-23 | 2019-08-05 | サーミスタ、及び、サーミスタの製造方法 |
JP2019-143817 | 2019-08-05 | ||
JP2019-143890 | 2019-08-05 | ||
JP2019143817A JP7371385B2 (ja) | 2019-08-05 | 2019-08-05 | 保護膜付きサーミスタおよびその製造方法 |
PCT/JP2019/032629 WO2020040193A1 (ja) | 2018-08-23 | 2019-08-21 | サーミスタ、及び、サーミスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112567484A CN112567484A (zh) | 2021-03-26 |
CN112567484B true CN112567484B (zh) | 2022-08-12 |
Family
ID=72175480
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980054442.5A Active CN112640005B (zh) | 2018-08-23 | 2019-08-21 | 带保护膜的热敏电阻及其制造方法 |
CN201980054000.0A Active CN112567484B (zh) | 2018-08-23 | 2019-08-21 | 热敏电阻及热敏电阻的制造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980054442.5A Active CN112640005B (zh) | 2018-08-23 | 2019-08-21 | 带保护膜的热敏电阻及其制造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US11600410B2 (zh) |
KR (2) | KR20210040980A (zh) |
CN (2) | CN112640005B (zh) |
TW (2) | TWI821371B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08236306A (ja) * | 1995-02-22 | 1996-09-13 | Matsushita Electric Ind Co Ltd | チップ型サーミスタとその製造方法 |
CN1334575A (zh) * | 2000-07-21 | 2002-02-06 | 株式会社村田制作所 | 片式电子元件及其制造方法 |
JP2005005412A (ja) * | 2003-06-11 | 2005-01-06 | Murata Mfg Co Ltd | チップ型セラミック電子部品の製造方法 |
JP2014053551A (ja) * | 2012-09-10 | 2014-03-20 | Tdk Corp | セラミック電子部品 |
JP2017147336A (ja) * | 2016-02-17 | 2017-08-24 | 株式会社村田製作所 | 着色膜の形成方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6220276A (ja) | 1985-07-19 | 1987-01-28 | 株式会社 リボ−ル | 面状発熱体素子 |
JPS6253850A (ja) | 1985-09-02 | 1987-03-09 | Matsushita Electric Ind Co Ltd | 感熱記録用サ−マルヘツドの製造方法 |
JP2591205B2 (ja) | 1989-12-28 | 1997-03-19 | 三菱マテリアル株式会社 | サーミスタ |
JPH03240202A (ja) * | 1990-02-19 | 1991-10-25 | Opt D D Meruko Lab:Kk | サーミスタ |
US5750264A (en) * | 1994-10-19 | 1998-05-12 | Matsushita Electric Industrial Co., Inc. | Electronic component and method for fabricating the same |
US6535105B2 (en) * | 2000-03-30 | 2003-03-18 | Avx Corporation | Electronic device and process of making electronic device |
CN100445204C (zh) * | 2001-11-27 | 2008-12-24 | 三菱化学株式会社 | 二氧化硅及其制造方法 |
JP4200765B2 (ja) | 2002-02-28 | 2008-12-24 | 株式会社村田製作所 | 積層型セラミック電子部品の製造方法 |
JP2004022404A (ja) | 2002-06-18 | 2004-01-22 | Hitachi Metals Ltd | 画像表示装置用金属隔壁の製造方法 |
JP3622852B2 (ja) | 2002-08-23 | 2005-02-23 | 三菱マテリアル株式会社 | サーミスタの製造方法 |
JP4311124B2 (ja) * | 2002-09-10 | 2009-08-12 | 株式会社村田製作所 | チップ型電子部品 |
US7982582B2 (en) | 2007-03-01 | 2011-07-19 | Vishay Intertechnology Inc. | Sulfuration resistant chip resistor and method for making same |
US7799658B2 (en) * | 2007-10-10 | 2010-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device |
JP2009200168A (ja) | 2008-02-20 | 2009-09-03 | Tdk Corp | セラミック電子部品、セラミック電子部品の製造方法、及びセラミック電子部品の梱包方法 |
JP5304757B2 (ja) * | 2010-09-06 | 2013-10-02 | Tdk株式会社 | セラミック積層ptcサーミスタ |
JP6060945B2 (ja) * | 2014-07-28 | 2017-01-18 | 株式会社村田製作所 | セラミック電子部品およびその製造方法 |
TWI709481B (zh) * | 2014-08-25 | 2020-11-11 | 日商東洋紡股份有限公司 | 矽烷偶合劑層疊層高分子膜及其製造方法、疊層體及其製造方法、可撓性電子器件之製造方法 |
JP6429027B2 (ja) * | 2015-09-15 | 2018-11-28 | Tdk株式会社 | 積層電子部品 |
-
2019
- 2019-08-21 US US17/267,818 patent/US11600410B2/en active Active
- 2019-08-21 US US17/267,814 patent/US11594350B2/en active Active
- 2019-08-21 TW TW108129749A patent/TWI821371B/zh active
- 2019-08-21 CN CN201980054442.5A patent/CN112640005B/zh active Active
- 2019-08-21 KR KR1020217004769A patent/KR20210040980A/ko unknown
- 2019-08-21 TW TW108129758A patent/TWI819070B/zh active
- 2019-08-21 CN CN201980054000.0A patent/CN112567484B/zh active Active
- 2019-08-21 KR KR1020217004767A patent/KR20210046669A/ko unknown
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08236306A (ja) * | 1995-02-22 | 1996-09-13 | Matsushita Electric Ind Co Ltd | チップ型サーミスタとその製造方法 |
CN1334575A (zh) * | 2000-07-21 | 2002-02-06 | 株式会社村田制作所 | 片式电子元件及其制造方法 |
JP2005005412A (ja) * | 2003-06-11 | 2005-01-06 | Murata Mfg Co Ltd | チップ型セラミック電子部品の製造方法 |
JP2014053551A (ja) * | 2012-09-10 | 2014-03-20 | Tdk Corp | セラミック電子部品 |
JP2017147336A (ja) * | 2016-02-17 | 2017-08-24 | 株式会社村田製作所 | 着色膜の形成方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI819070B (zh) | 2023-10-21 |
KR20210040980A (ko) | 2021-04-14 |
CN112567484A (zh) | 2021-03-26 |
US20210166846A1 (en) | 2021-06-03 |
CN112640005B (zh) | 2023-04-04 |
CN112640005A (zh) | 2021-04-09 |
US11594350B2 (en) | 2023-02-28 |
TW202027102A (zh) | 2020-07-16 |
KR20210046669A (ko) | 2021-04-28 |
US20210166845A1 (en) | 2021-06-03 |
TW202019822A (zh) | 2020-06-01 |
TWI821371B (zh) | 2023-11-11 |
US11600410B2 (en) | 2023-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7371385B2 (ja) | 保護膜付きサーミスタおよびその製造方法 | |
US20160024346A1 (en) | Ceramic electronic component and manufacturing method therefor | |
JP6756624B2 (ja) | 板状の別個の要素を有する、蓄電システム、板状の別個の要素、その製造方法、並びにその使用 | |
JP7371386B2 (ja) | サーミスタ、及び、サーミスタの製造方法 | |
WO2014097701A1 (ja) | 積層セラミック電子部品およびその製造方法 | |
KR20180118800A (ko) | 희토류 원소를 포함한 용사용 분말 및 피막 및 상기 피막을 구비한 부재 | |
CN112567484B (zh) | 热敏电阻及热敏电阻的制造方法 | |
WO2020040193A1 (ja) | サーミスタ、及び、サーミスタの製造方法 | |
US10673025B2 (en) | Electrical storage system comprising a sheet-type discrete element, discrete sheet-type element, method for the production thereof, and use thereof | |
KR20220096548A (ko) | 적층 세라믹 전자부품 | |
CN113454736B (zh) | 热敏电阻的制造方法 | |
JP5387484B2 (ja) | チップ部品の製造方法 | |
TWI840503B (zh) | 熱敏電阻之製造方法 | |
CN110462100B (zh) | 涂装镀锌钢板 | |
WO2020166439A1 (ja) | サーミスタの製造方法、及び、サーミスタ | |
WO2023140054A1 (ja) | サーミスタ素子及びその製造方法 | |
WO2016132825A1 (ja) | スパッタリングターゲット、及び、積層膜 | |
KR20200037688A (ko) | 반도체 자기 조성물용 전극 재료 | |
KR20220148023A (ko) | 금속 코팅 방법 및 금속 코팅물 | |
JP6037278B2 (ja) | 結晶膜形成体の製造方法 | |
CN110462101B (zh) | 涂装镀锌钢板 | |
JP5462652B2 (ja) | 表面処理セラミックス部材およびその製造方法 | |
CN112921268A (zh) | 利用磁控溅射法制备电磁屏蔽陶瓷板技术 | |
CN102486694A (zh) | 触摸面板传感器 | |
JPH07192968A (ja) | 電子部品及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |