KR20210040980A - 서미스터, 및 서미스터의 제조 방법 - Google Patents

서미스터, 및 서미스터의 제조 방법 Download PDF

Info

Publication number
KR20210040980A
KR20210040980A KR1020217004769A KR20217004769A KR20210040980A KR 20210040980 A KR20210040980 A KR 20210040980A KR 1020217004769 A KR1020217004769 A KR 1020217004769A KR 20217004769 A KR20217004769 A KR 20217004769A KR 20210040980 A KR20210040980 A KR 20210040980A
Authority
KR
South Korea
Prior art keywords
thermistor
protective film
thermistor element
length
alkali
Prior art date
Application number
KR1020217004769A
Other languages
English (en)
Inventor
다케히로 요네자와
사토코 히가노
Original Assignee
미쓰비시 마테리알 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2019143890A external-priority patent/JP7371386B2/ja
Priority claimed from JP2019143817A external-priority patent/JP7371385B2/ja
Application filed by 미쓰비시 마테리알 가부시키가이샤 filed Critical 미쓰비시 마테리알 가부시키가이샤
Priority claimed from PCT/JP2019/032629 external-priority patent/WO2020040193A1/ja
Publication of KR20210040980A publication Critical patent/KR20210040980A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/008Thermistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/02Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/028Housing; Enclosing; Embedding; Filling the housing or enclosure the resistive element being embedded in insulation with outer enclosing sheath
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/02Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistors with envelope or housing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/04Apparatus or processes specially adapted for manufacturing resistors adapted for winding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H01C17/06506Precursor compositions therefor, e.g. pastes, inks, glass frits
    • H01C17/06513Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component
    • H01C17/06526Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component composed of metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H01C7/021Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient formed as one or more layers or coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • H01C7/041Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient formed as one or more layers or coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Thermistors And Varistors (AREA)

Abstract

서미스터 소체 (11) 와, 서미스터 소체 (11) 의 표면에 형성된 보호막 (20) 과, 서미스터 소체 (11) 의 양 단부에 각각 형성된 전극부를 구비한 서미스터로서, 보호막 (20) 은 실리콘 산화물로 구성되어 있고, 서미스터 소체 (11) 와 보호막 (20) 의 접합 계면을 관찰한 결과, 관찰되는 박리부 (21) 의 길이 L 과 관찰 시야에 있어서의 접합 계면의 길이 L0 의 비 L/L0 이 0.16 이하이다.

Description

서미스터, 및 서미스터의 제조 방법
이 발명은, 서미스터 소체의 표면에 보호막이 형성된 서미스터, 및 서미스터의 제조 방법에 관한 것이다.
본원은 2018년 8월 23일에 일본에 출원된 특허출원 2018-156647호, 2019년 8월 5일에 일본에 출원된 특허출원 2019-143817호, 2019년 8월 5일에 일본에 출원된 특허출원 2019-143890호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
상기 서술한 서미스터에 있어서는, 온도에 따라 전기 저항이 변화하는 특성을 가지고 있어, 각종 전자 기기의 온도 보상이나 온도 센서 등에 적용되고 있다. 특히, 최근에는, 회로 기판에 실장되는 칩형 서미스터가 널리 사용되고 있다.
상기 서술한 서미스터는, 서미스터 소체와, 이 서미스터 소체의 양 단에 1 쌍의 전극부를 형성한 구조로 하고 있다.
서미스터 소체는, 산이나 알칼리에 약하고, 또한, 환원되기 쉬운 성질을 가지고 있다. 그리고, 조성이 변화하면 특성이 변동되어 버릴 우려가 있었다. 이 때문에, 예를 들어 특허문헌 1, 2 에 나타내는 바와 같이, 서미스터 소체의 표면에 보호막을 성막하는 기술이 제안되어 있다.
또한, 보호막에는, 그 후의 공정이나 사용시에 있어서의 서미스터 소체의 열화를 억제하기 위해, 도금액에 대한 내성, 내환경성, 절연성 등이 요구된다.
여기에서, 특허문헌 1, 2 에 있어서는, 서미스터 소체의 표면에 유리 페이스트를 도포하여 소성함으로써, 유리로 이루어지는 보호막을 성막하고 있다.
또, 스퍼터법에 의해, 서미스터 소체의 표면에 SiO2 로 이루어지는 보호막을 성막하는 방법도 제안되어 있다.
또한, 서미스터 소체의 표면에 보호막을 성막한 경우에는, 보호막이 성막된 서미스터 소체의 양단에 전극부를 형성하게 된다. 여기에서, 전극부는, 서미스터 소체의 양단에 예를 들어 금속 페이스트를 도포하여 소성함으로써 형성된다. 이 때문에, 보호막이 성막된 서미스터 소체가, 예를 들어 700 ℃ 이상으로 가열되게 된다.
일본 공개특허공보 평03-250603호 일본 공개특허공보 2003-077706호
그런데, 특허문헌 1, 2 에 나타내는 바와 같이, 유리 페이스트를 도포하여 소성하는 방법에서는, 소형의 서미스터 소체에 대해 유리 페이스트를 안정적으로 도포할 수 없어, 보호막을 충분한 두께로 형성하지 못할 우려가 있었다. 또, 핀홀로부터의 도금액의 침입에 의한 서미스터 소체의 침식이나, 유리막 (보호막) 의 막두께 불균일에 의한 서미스터 소체의 휨, 인쇄 공정에서의 파손에 의한 수율의 악화에 의해, 양산화가 곤란하였다.
또, 스퍼터법으로 SiO2 로 이루어지는 보호막을 성막하는 경우에는, Si 타깃을 사용하고, 반응성 스퍼터링에 의해 성막하기 때문에, 양론비대로 성막할 수 없어, SiO2-X 와 같이 약환원된 막이 된다. 그러면, 그 후의 공정에서 전극부를 형성할 때의 가열시에, 서미스터 소체의 산소가 약환원 상태의 실리콘 산화물막에 빼앗김으로써, 서미스터 소체와 보호막이 부분적으로 박리가 생기거나, 조성 불균일이 형성되거나 할 우려가 있었다.
서미스터 소체와 보호막이 부분적으로 박리된 경우에는, 보호막의 밀착성이 저하되고, 그 후의 도금 공정 등에 있어서 보호막이 박리되어, 도금액이 서미스터 소체를 침식시켜, 특성이 변화되어 버릴 우려가 있었다. 또, 환원이나 조성 불균일이 생긴 경우에는, 보호막의 내성이 불충분해져, 서미스터 소체의 특성이 변화되어 버릴 우려가 있었다.
이 발명은, 전술한 사정을 감안하여 이루어진 것으로서, 서미스터 소체와 보호막의 밀착성이 우수하고, 제조시나 사용시에 있어서의 서미스터 소체의 특성의 변화를 억제할 수 있어, 안정적으로 사용하는 것이 가능한 서미스터, 및 이 서미스터의 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명의 서미스터는, 서미스터 소체와, 상기 서미스터 소체의 표면에 형성된 보호막과, 상기 서미스터 소체의 양 단부 (端部) 에 각각 형성된 전극부를 구비한 서미스터로서, 상기 보호막은 실리콘 산화물로 구성되어 있고, 상기 서미스터 소체와 상기 보호막의 접합 계면을 관찰한 결과, 관찰되는 박리부의 길이 L 과 관찰 시야에 있어서의 접합 계면의 길이 L0 의 비 L/L0 이 0.16 이하인 것을 특징으로 하고 있다.
본 발명의 서미스터에 의하면, 서미스터 소체의 표면에 실리콘 산화물로 구성된 보호막이 형성되어 있고, 상기 서미스터 소체와 상기 보호막의 접합 계면을 관찰한 결과, 관찰되는 박리부의 길이 L 과 관찰 시야에 있어서의 접합 계면의 길이 L0 의 비 L/L0 이 0.16 이하로 되어 있기 때문에, 보호막의 밀착성이 저하되는 것을 억제할 수 있어, 그 후의 공정에 있어서 서미스터 소체의 특성이 변화하는 것을 억제할 수 있다.
또, 보호막이, 실리콘 산화물로 구성되어 있기 때문에, 도금액에 대한 내성, 내환경성, 절연성이 우수하여, 서미스터 소체의 열화를 억제할 수 있다.
여기에서, 본 발명의 서미스터에 있어서는, 상기 보호막의 막두께가 50 ㎚ 이상 1000 ㎚ 이하의 범위 내로 되어 있는 것이 바람직하다.
이 경우, 상기 보호막의 막두께가 50 ㎚ 이상으로 되어 있기 때문에, 서미스터 소체의 열화를 확실하게 억제할 수 있다. 한편, 상기 보호막의 막두께가 1000 ㎚ 이하로 되어 있기 때문에, 보호막에 균열 등이 생기는 것을 억제할 수 있어, 서미스터 소체를 충분히 보호할 수 있다.
본 발명의 서미스터의 제조 방법은, 서미스터 소체와, 상기 서미스터 소체의 표면에 형성된 보호막과, 상기 서미스터 소체의 양 단부에 각각 형성된 전극부를 구비한 서미스터를 제조하는 서미스터의 제조 방법으로서, 실리콘알콕시드와 물과 유기 용매와 알칼리를 포함하는 반응액에, 상기 서미스터 소체를 침지시키고, 상기 실리콘알콕시드의 가수분해 및 중축합 반응에 의해 상기 서미스터 소체의 표면에 실리콘 산화물을 석출시킴으로써, 상기 보호막을 성막하는 보호막 형성 공정을 구비하고 있는 것을 특징으로 하고 있다.
본 발명의 서미스터의 제조 방법에 의하면, 실리콘알콕시드와 물과 유기 용매와 알칼리를 포함하는 반응액에, 상기 서미스터 소체를 침지시키고, 상기 실리콘알콕시드의 가수분해 및 중축합 반응에 의해 반응액 중에서 상기 서미스터 소체의 표면에 실리콘 산화물을 석출시킴으로써, 상기 보호막을 성막하는 보호막 형성 공정을 구비하고 있고, 이 반응은 서미스터 소체 표면의 종단 산소나 수산기를 기점으로 하여 실리콘알콕시드의 가수분해체가 중합됨으로써, 실리콘 산화물이 석출되기 때문에, 서미스터 소체와 보호막의 밀착성이 우수하다. 또, 서미스터 소체의 표면으로부터 실리콘 산화물이 석출되기 때문에, 모서리부나 요철부의 피복성이 우수하다. 따라서, 상기 서미스터 소체의 특성의 열화가 없어, 안정적으로 사용 가능한 서미스터를 제조할 수 있다.
여기에서, 본 발명의 서미스터의 제조 방법에 있어서는, 상기 보호막 형성 공정 후에, 상기 서미스터 소체의 양 단면 (端面) 에 금속 페이스트를 도포하여 소성함으로써, 상기 전극부를 형성하는 전극부 형성 공정을 구비하고 있는 것이 바람직하다.
이 경우, 전극부 형성 공정에 있어서, 금속 페이스트를 소성하기 위해 가열한 경우라 하더라도, 서미스터 소체와 보호막이 부분적으로 박리되는 것을 더욱 억제할 수 있다.
또, 본 발명의 서미스터의 제조 방법에 있어서는, 상기 알칼리는 알칼리 금속 화합물을 포함하고 있어도 된다.
반응액에 알칼리 금속 화합물을 포함함으로써, 얻어진 서미스터의 서미스터 소체와 보호막의 계면에 알칼리 금속이 편재하게 되어, 서미스터 소체와 보호막의 밀착성을 보다 더 높일 수 있다.
본 발명에 의하면, 서미스터 소체와 보호막의 밀착성이 우수하고, 제조시나 사용시에 있어서의 서미스터 소체의 특성의 변화를 억제할 수 있어, 안정적으로 사용하는 것이 가능한 서미스터, 및 이 서미스터의 제조 방법을 제공할 수 있다.
도 1 은, 본 발명의 실시형태인 서미스터의 개략 단면 설명도이다.
도 2 는, 본 발명의 실시형태인 서미스터의 서미스터 소체와 보호막의 접합 계면의 개략 설명도이다.
도 3 은, 본 발명의 실시형태인 서미스터의 제조 방법을 나타내는 플로도이다.
도 4A 는 실시예에 있어서의 본 발명예 1 의 서미스터의 서미스터 소체와 보호막의 접합 계면의 관찰 사진이다.
도 4B 는 실시예에 있어서의 비교예 2 의 서미스터의 서미스터 소체와 보호막의 접합 계면의 관찰 사진이다.
도 5A 는 실시예에 있어서의 본 발명예 1 의 서미스터의 압입 시험 결과를 나타내는 관찰 사진이다.
도 5B 는 실시예에 있어서의 비교예 2 의 서미스터의 압입 시험 결과를 나타내는 관찰 사진이다.
이하에, 본 발명의 실시형태에 대하여 첨부한 도면을 참조하여 설명한다. 또한, 이하에 나타내는 각 실시형태는, 발명의 취지를 보다 잘 이해시키기 위해 구체적으로 설명하는 것으로, 특별히 지정이 없는 한, 본 발명을 한정하는 것은 아니다. 또, 이하의 설명에서 사용하는 도면은, 본 발명의 특징을 알기 쉽게 하기 위해, 편의상, 주요부가 되는 부분을 확대하여 나타내고 있는 경우가 있어, 각 구성 요소의 치수 비율 등이 실제와 동일하다고는 할 수 없다.
본 실시형태에 관련된 서미스터 (10) 는, 도 1 에 나타내는 바와 같이, 서미스터 소체 (11) 와, 이 서미스터 소체 (11) 의 표면에 형성된 보호막 (20) 과, 서미스터 소체 (11) 의 양 단부에 각각 형성된 전극부 (13) 를 구비하고 있다.
여기에서, 도 1 에 나타내는 바와 같이, 보호막 (20) 은, 서미스터 소체 (11) 의 양 단면에는 형성되어 있지 않지 않아, 전극부 (13) 는, 서미스터 소체 (11) 에 직접 접촉하도록 구성되어 있다.
또한, 전극부 (13) 는, 예를 들어 Ag 등의 도전성이 우수한 금속의 소성체로 구성되어 있다.
또, 전극부 (13) 에 있어서는, 상기 서술한 소성체 상에, Ni 및/또는 Sn 등의 도금막을 성막해도 된다.
서미스터 (10) 는, 도 1 에 나타내는 바와 같이, 예를 들어, 각기둥상을 이루고 있다. 여기에서, 서미스터 (10) 의 크기는, 특별히 한정되지 않는다. 본 발명의 보호막 형성 기술은, 종래의 보호막 기술과 비교하여, 작은 기체 (基體) 에 대한 성막시에 보다 유효성을 발휘하는 점에서, 서미스터 (10) 의 길이는 실현 범위 내에서, 2 ㎜ 이하인 것이 바람직하고, 1 ㎜ 이하인 것이 더욱 바람직하다. 서미스터 (10) 의 길이 방향에 직교하는 단면의 단면적의 상한은, 실현 범위 내에서 0.65 ㎟ 이하인 것이 바람직하고, 0.25 ㎟ 이하인 것이 더욱 바람직하다.
또, 서미스터 소체 (11) 는, 온도에 따라 전기 저항이 변화하는 특성을 가지고 있다. 이 서미스터 소체 (11) 는, 산이나 알칼리에 대한 내성이 낮고, 환원 반응 등에 의해 조성이 변화하여, 특성이 크게 변동되어 버릴 우려가 있다. 따라서, 본 실시형태에서는, 서미스터 소체 (11) 를 보호하기 위한 보호막 (20) 이 형성되어 있다.
여기에서, 보호막 (20) 에는, 도금액에 대한 내성, 내환경성, 절연성이 요구된다. 그래서, 본 실시형태에서는, 보호막 (20) 은, 실리콘 산화물, 구체적으로는, SiO2 로 구성된 것으로 하였다.
그리고, 본 실시형태에 있어서는, 도 2 에 나타내는 바와 같이, 서미스터 소체 (11) 와 보호막 (20) 의 접합 계면을 관찰한 결과, 관찰되는 박리부 (21) 의 길이 L 과 관찰 시야에 있어서의 접합 계면의 길이 L0 의 비 L/L0 이 0.16 이하로 규제되어 있다. 또한, 도 2 에 나타내는 바와 같이, 박리부 (21) 의 길이 L 은, 관찰된 박리부 (21) 의 길이 L1, L2 의 합계 길이가 된다.
또, 관찰되는 박리부 (21) 의 길이 L 과 관찰 시야에 있어서의 접합 계면의 길이 L0 의 비 L/L0 은, 0.16 이하인 것이 바람직하고, 0.04 이하인 것이 더욱 바람직하다.
이 보호막 (20) 은, 후술하는 바와 같이, 실리콘알콕시드의 가수분해, 중축합 반응에 의해, 서미스터 소체 (11) 의 표면에 실리콘 산화물이 석출됨으로써 성막된 것으로, 서미스터 소체 (11) 와의 밀착성이 우수하고, 접합 계면에 있어서의 박리부 (21) 가 적어, 관찰되는 박리부 (21) 의 길이 L 과 관찰 시야에 있어서의 접합 계면의 길이 L0 의 비 L/L0 은, 0.16 이하가 된다.
또, 본 실시형태에 있어서는, 보호막 (20) 의 두께는, 50 ㎚ 이상 1000 ㎚ 이하의 범위 내로 하는 것이 바람직하다.
또한, 보호막 (20) 의 두께의 하한은, 50 ㎚ 이상인 것이 바람직하고, 100 ㎚ 이상인 것이 더욱 바람직하다. 한편, 보호막 (20) 의 두께의 상한은, 1000 ㎚ 이하인 것이 바람직하고, 800 ㎚ 이하인 것이 더욱 바람직하다.
다음으로, 상기 서술한 본 실시형태인 서미스터 (10) 의 제조 방법에 대하여, 도 3 의 플로도를 사용하여 설명한다.
(서미스터 소체 형성 공정 S01)
먼저, 각기둥상을 이루는 서미스터 소체 (11) 를 제조한다. 본 실시형태에 있어서는, 서미스터 재료로 이루어지는 판재를 단책상 (短冊狀) 으로 절단함으로써, 상기 서술한 서미스터 소체 (11) 를 제조하고 있다.
(보호막 형성 공정 S02)
다음으로, 상기 서술한 서미스터 소체 (11) 를, 실리콘알콕시드와 물과 유기 용매와 알칼리를 포함하는 반응액에 침지시키고, 실리콘알콕시드의 가수분해 및 중축합 반응에 의해, 서미스터 소체 (11) 의 표면에 실리콘 산화물 (SiO2) 을 석출시켜 보호막 (20) 을 성막한다.
구체적으로는, 물과 유기 용매의 혼합액을 교반하고, 이것에 실리콘알콕시드와 함께 서미스터 소체 (11) 를 투입하여 추가로 교반하고, 추가로 촉매로서 알칼리를 첨가하여 추가로 교반한다. 그 후, 수조에 침지시켜 세정하여 꺼낸다. 이 작업을 반복 실시하여, 소정의 막두께의 보호막 (20) 을 성막한다. 또한, 반응 속도의 향상을 위해, 반응액을 용매의 비점 이하에서 가열해도 된다.
유기 용매는, 물과 실리콘알콕시드를 용해 가능한 것이면 되고, 입수 및 핸들링의 용이성, 물과의 상용성의 관점에서, 탄소수 1 내지 4 의 알코올이나 그것들의 혼합물이 적당하다.
실리콘알콕시드는, 알콕시기를 2 개 이상 갖는 모노머 또는 이것들이 중합된 올리고머체인데, 반응성의 관점에서 알콕시기를 4 개 갖는 모노머, 또는 이것들이 중합된 올리고머체인 것이 바람직하고, 이것들을 혼합하는 것도 가능하다. 또한, 실리콘알콕시드에 포함되는 알킬기는, 일부 또는 전부가 동일해도 된다. 실리콘알콕시드로는, 정규산메틸 (TMOS), 정규산에틸 (TEOS), 타마 화학 공업 주식회사 제조 메틸실리케이트 51 등의 TMOS 의 올리고머체, 타마 화학 공업 주식회사 제조 실리케이트 40 등의 TEOS 의 올리고머체, 메틸트리메톡시실란 등을 사용할 수 있다.
알칼리는, 암모니아나 NaOH, LiOH, KOH 등의 무기 알칼리, 에탄올아민이나 에틸렌디아민 등의 유기 알칼리를 사용할 수 있다. 특히, 실리콘 산화물 (SiO2) 을 석출시킨 보호막 (20) 의 서미스터 소체 (11) 에 대한 밀착성의 관점에서, 알칼리 금속을 포함하는 NaOH, LiOH, KOH 등의 무기 알칼리 금속 화합물을 알칼리로서 사용하는 것이 바람직하다.
여기에서, 본 실시형태에 있어서의 실리콘알콕시드의 가수분해, 중축합 반응은, 알칼리를 촉매로 하고 있다.
촉매로서 알칼리를 사용한 경우, 부 (負) 로 대전된 수산화물 이온이 정 (正) 으로 분극된 실리콘에 어택하여, 물을 개재하는 형태로 알콕시기 1 개가 실란올기로 바뀌어, 알코올이 빠진다. 입체 장해가 큰 알콕시기 1 개가, 입체 장해가 작은 실란올기로 바뀜으로써 수산화물 이온이 어택하기 쉬워져, 가수분해 반응의 속도가 단숨에 진행된 결과, 알콕시기 전부가 가수분해된 실란올이 생성되고, 이것이 3 차원적으로 탈수 축합됨으로써, 실리콘 산화물 입자나 실리콘 산화물막이 생긴다.
그래서, 본 실시형태에서는, 반응액에 촉매로서 알칼리를 사용하고 있으며, 알칼리 촉매를 사용한 실리콘알콕시드의 가수분해, 중축합 반응을 이용하여, 실란올이 서미스터 소체 표면의 종단 산소 (-O) 나 수산기 (-OH) 를 기점으로 연속적으로 반응함으로써, 밀착성이 높고, 모서리부나 요철에도 균일한 두께의 보호막 (20) 이 얻어진다.
또, 특히 알칼리로서 알칼리 금속을 포함하는 NaOH, LiOH, KOH 등의 무기 알칼리 금속 화합물을 사용하는 경우, 성막된 보호막 (20) 과 서미스터 소체 (11) 의 계면에 알칼리 금속이 편재한다. 이와 같은 알칼리 금속의 계면에 대한 편재에 의해, 성막된 보호막 (20) 의 박리의 원인이 되는 크랙 등의 발생이 억제되어, 보호막 (20) 의 서미스터 소체 (11) 에 대한 밀착성이 보다 더 높아진다.
(전극부 형성 공정 S03)
다음으로, 서미스터 소체 (11) 의 양 단부에 전극부 (13) 를 형성한다. 또한, 서미스터 소체 (11) 의 양 단면에는 보호막 (20) 을 형성하지 않아, 서미스터 소체 (11) 에 직접 접촉하도록, 전극부 (13) 를 형성하게 된다.
본 실시형태에서는, Ag 입자를 포함하는 Ag 페이스트를 서미스터 소체 (11) 의 양 단부에 도포하여 소성함으로써, Ag 의 소성체로 이루어지는 전극부 (13) 를 형성하고 있다. 또, Ag 페이스트의 소성체 상에, 추가로, Sn 도금막 및/또는 Ni 도금막을 성막해도 된다.
여기에서, 상기 서술한 바와 같이, Ag 페이스트의 소성시에는, 예를 들어 700 ℃ 이상 900 ℃ 이하의 온도 범위까지 가열되기 때문에, 보호막 (20) 이 성막된 서미스터 소체 (11) 에 대해서도, 상기 서술한 온도 범위에서 가열되게 된다. 이 때문에, 보호막 (20) 에는, 상기 서술한 온도까지 가열한 경우라 하더라도, 서미스터 소체 (11) 로부터 박리되지 않도록, 충분한 밀착성이 필요해진다.
이상의 공정에 의해, 본 실시형태인 서미스터 (10) 가 제조되게 된다.
이상과 같은 구성이 된 본 실시형태인 서미스터 (10) 에 있어서는, 서미스터 소체 (11) 의 표면에 실리콘 산화물 (본 실시형태에서는 SiO2 막) 로 구성된 보호막 (20) 이 형성되어 있고, 서미스터 소체 (11) 와 보호막 (20) 의 접합 계면을 관찰한 결과, 관찰되는 박리부 (21) 의 길이 L 과 관찰 시야에 있어서의 접합 계면의 길이 L0 의 비 L/L0 이 0.16 이하로 되어 있기 때문에, 보호막 (20) 의 밀착성이 저하되는 것을 억제할 수 있어, 그 후의 공정에 있어서 서미스터 소체 (11) 의 특성이 변화하는 것을 억제할 수 있다.
또, 보호막 (20) 이, 실리콘 산화물 (SiO2 막) 로 구성되어 있기 때문에, 도금액에 대한 내성, 내환경성, 절연성이 우수하여, 서미스터 소체 (11) 의 열화를 억제할 수 있다.
또한, 본 실시형태에 있어서, 보호막 (20) 의 막두께가 50 ㎚ 이상으로 되어 있는 경우에는, 보호막 (20) 에 의해 서미스터 소체 (11) 를 확실하게 보호할 수 있어, 서미스터 소체 (11) 의 열화를 확실하게 억제할 수 있다.
한편, 보호막 (20) 의 막두께가 1000 ㎚ 이하로 되어 있는 경우에는, 보호막 (20) 에 균열 등이 생기는 것을 억제할 수 있어, 서미스터 소체 (11) 를 충분히 보호할 수 있다.
또, 본 실시형태인 서미스터의 제조 방법에 의하면, 실리콘알콕시드와 물과 유기 용매와 알칼리를 포함하는 반응액에, 서미스터 소체 (11) 를 침지시키고, 실리콘알콕시드의 가수분해 및 중축합 반응에 의해, 서미스터 소체 (11) 의 표면에 실리콘 산화물 (SiO2) 을 석출시켜 보호막 (20) 을 성막하는 보호막 형성 공정 S02 를 구비하고 있기 때문에, 서미스터 소체 (11) 의 표면의 종단 산소 (-O) 나 수산기 (-OH) 를 기점으로 하여 실리콘 산화물 (SiO2) 이 석출되어, 서미스터 소체 (11) 와 보호막 (20) 의 밀착성이 우수하다. 또, 서미스터 소체 (11) 의 표면의 요철에 따라 입상의 실리콘 산화물이 석출되기 때문에, 서미스터 소체 (11) 와 보호막 (20) 이 부분적으로 박리되는 것을 억제할 수 있다. 따라서, 특성의 열화가 없어, 안정적으로 사용 가능한 서미스터 (10) 를 제조할 수 있다.
또한, 본 실시형태인 서미스터의 제조 방법에 있어서, 보호막 형성 공정 S02 후에, 서미스터 소체 (11) 의 양 단면에 금속 페이스트를 도포하여 소성함으로써, 전극부 (13) 를 형성하는 전극부 형성 공정 S03 을 구비하고 있기 때문에, 금속 페이스트를 소성하기 위해 가열한 경우라 하더라도, 서미스터 소체 (11) 와 보호막 (20) 이 부분적으로 박리되는 것을 확실하게 억제하는 것이 가능해진다.
또, 본 실시형태인 서미스터의 제조 방법에 있어서, 반응액에 포함하는 알칼리로서 알칼리 금속을 포함하는 NaOH, LiOH, KOH 등의 알칼리 금속 화합물을 사용하면, 성막된 보호막 (20) 과 서미스터 소체 (11) 의 계면에 알칼리 금속이 편재하여, 성막된 보호막 (20) 의 박리의 원인이 되는 크랙 등의 발생이 억제되어, 보호막 (20) 의 서미스터 소체 (11) 에 대한 밀착성이 보다 더 높아진다.
이상, 본 발명의 일 실시형태에 대하여 설명했지만, 본 발명은 이것에 한정되지 않고, 그 발명의 기술적 사상을 일탈하지 않는 범위에서 적절히 변경 가능하다.
예를 들어, 본 실시형태에서는, 서미스터 재료로 이루어지는 판재를 단책상으로 절단하여 서미스터 소체를 얻은 후에, 이 서미스터 소체를 반응액에 침지시켜 보호막을 성막하는 것으로서 설명했지만, 이것에 한정되지 않고, 서미스터 재료로 이루어지는 판재를 반응액에 침지시켜 보호막을 성막하고, 그 후, 단책상으로 절단함으로써, 보호막이 성막된 서미스터 소체를 얻어도 된다.
또, 서미스터 소체가 각기둥상을 이루는 것으로서 설명했지만, 이것에 한정되지 않고, 원기둥상을 이루고 있어도 된다.
또한, 전극부의 구조는, 본 실시형태에 기재한 것에 한정되지 않고, 그 밖의 구조여도 된다.
실시예
본 발명의 유효성을 확인하기 위해 실시한 확인 실험에 대하여 설명한다.
(본 발명예 1 ∼ 4)
보호막을 성막하는 기체로서, 0.18 ㎜ × 0.18 ㎜ × 38 ㎜ 의 각기둥상을 이루는 서미스터 소체를 준비하였다.
그리고, 라보란 스크루관병 No.5 (용적 20 ㎖) 에, 물 2.0 g 과, 표 1 에 나타내는 유기 용매 8 g, 실리콘알콕시드 0.25 g, 촉매가 되는 알칼리 0.2 g 과, 상기 서술한 서미스터 소체를 첨가하여 교반, 혼합하였다. 그 후, 40 ℃ 의 워터 배스 중에서 30 분간 가온, 반응시켰다. 반응 종료 후, 서미스터 소체를 꺼내, 이온 교환수로 세정, 건조시켰다. 막두께가 500 ㎚ 가 될 때까지 이 조작을 반복하였다. 또한, 표 1 에 있어서는, 이 성막법을 「액상법」이라고 표기하였다.
다음으로, 본 발명예 1 과 2 에 대해서는, 성막 후의 서미스터 소체를 다이싱 시트에 첩부하여, 0.365 ㎜ 로 절단하고, 절단한 양 단면에 Ag 페이스트 (나믹스사 제조 하이멕 DP4000 계) 를 도포, 750 ℃ 에서 베이킹함으로써 하지 (下地) 전극을 형성하였다. 본 발명예 3 과 4 에 대해서는, 성막 후의 서미스터를 다이싱 시트에 첩부하여, 0.365 ㎜ 로 절단하고, 절단한 양 단면에 Ag 페이스트 (ANP-1 : 니혼 슈페리어 주식회사 제조) 를 도포하고, 건조 후에 대기 중에서 300 ℃ 에서 60 분 베이킹함으로써 하지 전극을 형성하였다. 그 후, 술팜산계의 산성의 도금액을 사용한 배럴 도금에 의해 Ni 도금막을 형성한 후에, 추가로 Sn 도금막을 형성하여, 서미스터를 제조하였다.
(비교예 1, 2)
보호막을 성막하는 기체로서, 0.18 ㎜ × 0.18 ㎜ × 38 ㎜ 의 각기둥상을 이루는 서미스터 소체를 준비하였다.
YOUTEC 사 제조 다각 배럴 스퍼터 장치에 의해, Si 타깃을 사용하고, Ar 가스와 O2 가스를 도입하여, 반응성 스퍼터링을 실시하였다. 압력을 1 ㎩, 방전 전력을 100 W, Ar 유량을 20 sccm, O2 유량을 비교예 1 은 4 sccm 및 비교예 2 는 3 sccm 으로 하고, 성막 시간을 90 분으로 하였다.
성막 후의 서미스터 소체를 다이싱 시트에 첩부하여, 0.365 ㎜ 로 절단하고, 절단한 양 단면에 Ag 페이스트를 도포하고, 750 ℃ 에서 베이킹함으로써 하지 전극을 형성하였다. 그 후, 술팜산계의 산성의 도금액을 사용한 배럴 도금에 의해 Ni 도금막을 형성한 후에, 추가로 Sn 도금막을 형성하여, 서미스터를 제조하였다.
(관찰되는 박리부의 길이 L 과 관찰 시야에 있어서의 접합 계면의 길이 L0 의 비 L/L0)
서미스터의 표면으로부터 집속 이온 빔 가공 관찰 장치에 의해 두께 80 ∼ 100 ㎚ 로 박편화한 TEM 관찰용 샘플을 제작하고, 투과형 전자 현미경에 의해 관찰을 실시하였다. 본 발명예 1 의 관찰 결과를 도 4A 에, 또 비교예 2 의 관찰 결과를 도 4B 에 각각 나타낸다. 또한, 이 도 4A 및 도 4B 에 있어서, 상부의 암색 부분이 보호막이고, 하부의 백색 부분이 서미스터 소체이다.
가속 전압 200 ㎸, 프로브 직경 0.1 ㎚ 로 하고, 16 만배로 관찰한 HAADF 이미지로부터, 1 시야당 500 ㎚ 이상의 범위에 있어서, 도 4B 에 나타낸 화살표의 범위와 같이, 검게 보이는 서미스터 소체와 보호막이 밀착되어 있지 않은 박리부의 길이를 합계하고, 측정 범위 전체의 길이로 나눈 비율을 산출하였다. 관찰되는 박리부의 길이 L 과 관찰 시야에 있어서의 접합 계면의 길이 L0 의 비 L/L0 은, 서미스터 측면을 장변 방향으로 5 등분한 각 영역의 중심의 합계 5 시야의 평균으로 하였다.
(밀착성)
엘리오닉스사 제조 초미소 압입 경도 시험기 ENT-1100a 에 의한 압입 시험을 이용하여, 부하-제하 시험 모드의 직선 부하 프로세스에 의해, 최대 하중을 1000 mgf 로 하여, 성막 방법의 차이에 따른 보호막의 밀착 강도의 차이를 측정하였다. 압자는, 능간각 (稜間角) 약 115°의 베르코비치형의 다이아몬드 압자를 사용하고, 압자의 선단 보정은 타나카 방식을 채용하였다. 이 보정법은, 압자 선단의 절단 길이 (마모되어 있는 길이) 와 표면 검출시에 있어서의 예비 하중에 의한 압입 깊이의 합 (보정 길이) 을 미리 구해 두는 보정법이다.
밀착성은, 상기의 조건에서 서미스터의 보호막에 대한 압입 시험을 3 개 지점에 실시하고, 초미소 압입 경도 시험기 부속의 광학 현미경을 사용한 관찰에 있어서, 압입 시험에 있어서 보호막의 박리가 보이지 않고, 또한 전술한 비 L/L0 이 0.05 이하인 것을 「양호」, 압입 시험에 있어서 보호막의 박리가 보이지 않고, 또한 전술한 비 L/L0 이 0.16 이하인 것을 「가 (可)」, 압입 시험에 있어서 박리가 1 개 지점 이상 보인 것을 「불가 (不可)」로 판정하였다. 또한, 본 발명예 1 의 압입 시험 결과를 도 5A 에, 또 비교예 2 의 압입 시험 결과를 도 5B 에 각각 나타낸다.
Figure pct00001
스퍼터법에 의해 서미스터 소체의 표면에 보호막을 성막한 비교예 1, 2 에 있어서는, 관찰되는 박리부의 길이 L 과 관찰 시야에 있어서의 접합 계면의 길이 L0 의 비 L/L0 이 0.5, 0.7 로 커졌다. 또, 밀착성 평가는, 「불가」가 되었다.
이에 반해, 실리콘알콕시드와 물과 유기 용매와 알칼리를 포함하는 반응액에 서미스터 소체를 침지시키고, 실리콘알콕시드의 가수분해 및 중축합 반응에 의해 서미스터 소체의 표면에 실리콘 산화물을 석출시켜 보호막을 성막한 본 발명예 1 ∼ 4 에 있어서는, 관찰되는 박리부의 길이 L 과 관찰 시야에 있어서의 접합 계면의 길이 L0 의 비 L/L0 이 0.16 이하로 억제되어 있었다.
또, 알칼리로서 알칼리 금속을 포함하는 NaOH 를 사용한 본 발명예 1, 및 LiOH 를 사용한 본 발명예 2 에서는, 전술한 비 L/L0 이 각각 0.00, 0.04 로, 알칼리 금속을 포함하지 않는 본 발명예 3, 4 보다 낮고, 또한 압입 시험에 있어서 보호막의 박리가 보이지 않았기 때문에, 밀착성 평가는, 「양호」가 되었다.
이것은, 반응액에 알칼리 금속이 포함되어 있으면, 성막된 보호막과 서미스터 소체의 계면에 알칼리 금속이 편재하는 것에서 기인한다고 생각된다. 보호막과 서미스터 소체의 계면에 알칼리 금속이 편재하면, 보호막에 박리의 원인이 되는 크랙의 생성이 억제된다. 이로써, 관찰되는 박리부의 길이 L 과 관찰 시야에 있어서의 접합 계면의 길이 L0 의 비 L/L0 이 0.00 및 0.04 로 매우 작아져 보호막과 서미스터 소체의 밀착성이 높아져 있는 것으로 생각된다.
한편, 알칼리로서 알칼리 금속을 포함하지 않는 본 발명예 3, 4 에서는, 보호막과 서미스터 소체의 계면에 알칼리 금속이 편재하는 경우가 없기 때문에, 관찰되는 박리부의 길이 L 과 관찰 시야에 있어서의 접합 계면의 길이 L0 의 비 L/L0 이 0.07 및 0.016 으로, 본 발명예 1, 2 보다는 커졌지만, 압입 시험에 있어서 보호막의 박리가 보이지 않았기 때문에, 밀착성 평가는 「가」가 되었다.
이상과 같이, 본 발명예에 의하면, 서미스터 소체와 보호막의 밀착성이 우수하고, 제조시나 사용시에 있어서의 서미스터 소체의 특성의 변화를 억제할 수 있어, 안정적으로 사용하는 것이 가능한 서미스터를 제공 가능한 것이 확인되었다.
10 : 서미스터
11 : 서미스터 소체
13 : 전극부
20 : 보호막

Claims (5)

  1. 서미스터 소체와, 상기 서미스터 소체의 표면에 형성된 보호막과, 상기 서미스터 소체의 양 단부에 각각 형성된 전극부를 구비한 서미스터로서,
    상기 보호막은 실리콘 산화물로 구성되어 있고,
    상기 서미스터 소체와 상기 보호막의 접합 계면을 관찰한 결과, 관찰되는 박리부의 길이 L 과 관찰 시야에 있어서의 접합 계면의 길이 L0 의 비 L/L0 이 0.16 이하인 것을 특징으로 하는 서미스터.
  2. 제 1 항에 있어서,
    상기 보호막의 막두께가 50 ㎚ 이상 1000 ㎚ 이하의 범위 내로 되어 있는 것을 특징으로 하는 서미스터.
  3. 서미스터 소체와, 상기 서미스터 소체의 표면에 형성된 보호막과, 상기 서미스터 소체의 양 단부에 각각 형성된 전극부를 구비한 서미스터를 제조하는 서미스터의 제조 방법으로서,
    실리콘알콕시드와 물과 유기 용매와 알칼리를 포함하는 반응액에, 상기 서미스터 소체를 침지시키고, 상기 실리콘알콕시드의 가수분해 및 중축합 반응에 의해 상기 서미스터 소체의 표면에 실리콘 산화물을 석출시킴으로써, 상기 보호막을 성막하는 보호막 형성 공정을 구비하고 있는 것을 특징으로 하는 서미스터의 제조 방법.
  4. 제 3 항에 있어서,
    상기 보호막 형성 공정 후에, 상기 서미스터 소체의 양 단면에 금속 페이스트를 도포하여 소성함으로써, 상기 전극부를 형성하는 전극부 형성 공정을 구비하고 있는 것을 특징으로 하는 서미스터의 제조 방법.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 알칼리는 알칼리 금속 화합물을 포함하는 것을 특징으로 하는 서미스터의 제조 방법.
KR1020217004769A 2018-08-23 2019-08-21 서미스터, 및 서미스터의 제조 방법 KR20210040980A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2018156647 2018-08-23
JPJP-P-2018-156647 2018-08-23
JPJP-P-2019-143890 2019-08-05
JPJP-P-2019-143817 2019-08-05
JP2019143890A JP7371386B2 (ja) 2018-08-23 2019-08-05 サーミスタ、及び、サーミスタの製造方法
JP2019143817A JP7371385B2 (ja) 2019-08-05 2019-08-05 保護膜付きサーミスタおよびその製造方法
PCT/JP2019/032629 WO2020040193A1 (ja) 2018-08-23 2019-08-21 サーミスタ、及び、サーミスタの製造方法

Publications (1)

Publication Number Publication Date
KR20210040980A true KR20210040980A (ko) 2021-04-14

Family

ID=72175480

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020217004769A KR20210040980A (ko) 2018-08-23 2019-08-21 서미스터, 및 서미스터의 제조 방법
KR1020217004767A KR20210046669A (ko) 2018-08-23 2019-08-21 보호막이 형성된 서미스터 및 그 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020217004767A KR20210046669A (ko) 2018-08-23 2019-08-21 보호막이 형성된 서미스터 및 그 제조 방법

Country Status (4)

Country Link
US (2) US11594350B2 (ko)
KR (2) KR20210040980A (ko)
CN (2) CN112640005B (ko)
TW (2) TWI821371B (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03250603A (ja) 1989-12-28 1991-11-08 Mitsubishi Materials Corp サーミスタ
JP2003077706A (ja) 2002-08-23 2003-03-14 Mitsubishi Materials Corp サーミスタの製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6220276A (ja) 1985-07-19 1987-01-28 株式会社 リボ−ル 面状発熱体素子
JPS6253850A (ja) 1985-09-02 1987-03-09 Matsushita Electric Ind Co Ltd 感熱記録用サ−マルヘツドの製造方法
JPH03240202A (ja) 1990-02-19 1991-10-25 Opt D D Meruko Lab:Kk サーミスタ
KR100255906B1 (ko) * 1994-10-19 2000-05-01 모리시타 요이찌 전자부품과 그 제조방법
JPH08236306A (ja) 1995-02-22 1996-09-13 Matsushita Electric Ind Co Ltd チップ型サーミスタとその製造方法
US6535105B2 (en) 2000-03-30 2003-03-18 Avx Corporation Electronic device and process of making electronic device
JP3460683B2 (ja) * 2000-07-21 2003-10-27 株式会社村田製作所 チップ型電子部品及びその製造方法
EP1314695B1 (en) 2001-11-27 2007-08-22 Mitsubishi Chemical Corporation Silica and method for producing the same
JP4200765B2 (ja) 2002-02-28 2008-12-24 株式会社村田製作所 積層型セラミック電子部品の製造方法
JP2004022404A (ja) 2002-06-18 2004-01-22 Hitachi Metals Ltd 画像表示装置用金属隔壁の製造方法
JP4311124B2 (ja) 2002-09-10 2009-08-12 株式会社村田製作所 チップ型電子部品
JP4254359B2 (ja) 2003-06-11 2009-04-15 株式会社村田製作所 チップ型セラミック電子部品の製造方法
US7982582B2 (en) 2007-03-01 2011-07-19 Vishay Intertechnology Inc. Sulfuration resistant chip resistor and method for making same
US7799658B2 (en) * 2007-10-10 2010-09-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
JP2009200168A (ja) * 2008-02-20 2009-09-03 Tdk Corp セラミック電子部品、セラミック電子部品の製造方法、及びセラミック電子部品の梱包方法
JP5304757B2 (ja) 2010-09-06 2013-10-02 Tdk株式会社 セラミック積層ptcサーミスタ
JP2014053551A (ja) * 2012-09-10 2014-03-20 Tdk Corp セラミック電子部品
JP6060945B2 (ja) 2014-07-28 2017-01-18 株式会社村田製作所 セラミック電子部品およびその製造方法
TWI709481B (zh) * 2014-08-25 2020-11-11 日商東洋紡股份有限公司 矽烷偶合劑層疊層高分子膜及其製造方法、疊層體及其製造方法、可撓性電子器件之製造方法
JP6429027B2 (ja) 2015-09-15 2018-11-28 Tdk株式会社 積層電子部品
JP2017147336A (ja) * 2016-02-17 2017-08-24 株式会社村田製作所 着色膜の形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03250603A (ja) 1989-12-28 1991-11-08 Mitsubishi Materials Corp サーミスタ
JP2003077706A (ja) 2002-08-23 2003-03-14 Mitsubishi Materials Corp サーミスタの製造方法

Also Published As

Publication number Publication date
TWI821371B (zh) 2023-11-11
TW202027102A (zh) 2020-07-16
TWI819070B (zh) 2023-10-21
US20210166845A1 (en) 2021-06-03
CN112567484A (zh) 2021-03-26
CN112640005A (zh) 2021-04-09
CN112640005B (zh) 2023-04-04
US11600410B2 (en) 2023-03-07
CN112567484B (zh) 2022-08-12
US20210166846A1 (en) 2021-06-03
US11594350B2 (en) 2023-02-28
TW202019822A (zh) 2020-06-01
KR20210046669A (ko) 2021-04-28

Similar Documents

Publication Publication Date Title
US9959975B2 (en) Ceramic electronic component
JP7371385B2 (ja) 保護膜付きサーミスタおよびその製造方法
US10453608B2 (en) Electronic component
JP6756624B2 (ja) 板状の別個の要素を有する、蓄電システム、板状の別個の要素、その製造方法、並びにその使用
JP5048862B1 (ja) ガラス基材への成膜方法
JP7371386B2 (ja) サーミスタ、及び、サーミスタの製造方法
WO2014097701A1 (ja) 積層セラミック電子部品およびその製造方法
WO2020040193A1 (ja) サーミスタ、及び、サーミスタの製造方法
EP3796761A1 (en) Ceramic copper circuit board and method for producing same
KR20210040980A (ko) 서미스터, 및 서미스터의 제조 방법
US20170263900A1 (en) Electrical storage system comprising a sheet-type discrete element, discrete sheet-type element, method for the production thereof, and use thereof
CN1153398A (zh) 电介质元件的制造方法
JP6580077B2 (ja) 板状の別個の要素を有する蓄電システム、板状の別個の要素、並びにその製造方法、及びその使用
CN113454736B (zh) 热敏电阻的制造方法
JP3835960B2 (ja) 圧電セラミックス厚膜構造
JP5387484B2 (ja) チップ部品の製造方法
JP2021019002A (ja) 電子部品の製造方法
US20160111211A1 (en) Thin film capacitor
KR100863932B1 (ko) 세라믹 용사 코팅층의 수화 처리 방법과, 이를 이용한정전척 제조 방법 그리고 상기 수화 처리 방법에 형성된세라믹 용사 코팅층을 갖는 기판 구조물 및 정전척
WO2020166439A1 (ja) サーミスタの製造方法、及び、サーミスタ
JP6622644B2 (ja) 基板支持部材の補修方法
WO2023140054A1 (ja) サーミスタ素子及びその製造方法
JP4877387B2 (ja) ラジアルリード電子部品
KOZUKA et al. Effect of the amount of water for hydrolysis on cracking and stress evolution in alkoxide-derived sol-gel silica coating films
KR20220148023A (ko) 금속 코팅 방법 및 금속 코팅물