JP5387484B2

JP5387484B2 - チップ部品の製造方法

Info

Publication number: JP5387484B2
Application number: JP2010086062A
Authority: JP
Inventors: 勤畠山; 和人竹屋
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2010-04-02
Filing date: 2010-04-02
Publication date: 2014-01-15
Anticipated expiration: 2030-04-02
Also published as: JP2011216821A

Description

本発明は、セラミック部品などのチップ部品の製造方法に関する。

特に小型のチップ型電子部品では、端子電極間の距離が短いので、その間に位置する素子本体の表面にガラスコートなどの絶縁膜を形成したいという要請が高い。絶縁膜を形成することで、その後に行うメッキ工程で、素子本体の表面にメッキが施されてしまうことを防止している。

たとえば、磁器ポット内に、素子本体をガラス粉末と共に収容し、加熱処理することにより、素子本体にガラスコートを形成する技術が知られている（特許文献１）。

しかしながら、従来のガラスコート形成手法では、ガラスコートの膜厚が不均一に形成されやすく、膜厚が厚すぎる場合に、メッキ膜を含む外部電極と内部電極との電気的接続が困難になる虞があった。

特開平５−４７５１３号公報

本発明は、このような実状に鑑みてなされ、その目的は、均一で薄膜の絶縁膜を形成することが可能なチップ部品の製造方法を提供することである。

上記目的を達成するために、本発明に係るチップ部品の製造方法は、
内部電極が形成された素子本体を用意する工程と、
前記素子本体の表面に絶縁膜を形成する工程と、
前記絶縁膜が形成された前記素子本体の端面に端子電極を形成する工程とを有するチップ型電子部品の製造方法であって、
前記絶縁膜を形成する際に、低圧力容器内に配置されたバレルに前記素子本体を投入し、前記バレルの回転軸を中心に前記バレルを回転させながら、前記バレルを揺動させることを特徴とする。

本発明に係るチップ部品の製造方法では、素子本体の端面に端子電極を形成する前に、素子本体の表面に絶縁膜を形成する。まず、バレル内に多数の素子本体を投入する。次に、低圧力容器を真空状態（大気圧より低い圧力の状態）にし、低圧力容器内に配置されたバレルを、バレルの回転軸を中心に回転させる。しかもこの際に、回転軸が揺れるように、バレル全体を揺動させることで、バレルの内側底面付近に集中している素子本体が均一に撹拌される。この状態で、バレルの内側底面付近の素子本体に向けて絶縁性物質をスパッタリングすることで、素子本体の表面に絶縁膜を成膜する。成膜中には、素子本体が均一に撹拌され続けているので、成膜時間を短くすることができ、均一な膜厚で薄膜の絶縁膜を素子本体の表面に形成することが可能になる。

好ましくは、前記バレルの内面の表面粗さをＲａと表した場合に、前記表面粗さＲａは、５≦Ｒａ≦１０００ｎｍの範囲である。

表面粗さＲａを５≦Ｒａ≦１０００ｎｍとすることにより、成膜途中の絶縁膜が脱落せず、脱落した絶縁膜が素子本体に再付着することを防止でき、より均一な膜厚で絶縁膜を形成することができる。

好ましくは、前記素子本体は、半導体セラミックで構成される。素子本体が半導体セラミックで構成される場合には、端子電極の表面にメッキ膜を形成する際にメッキ伸びが発生し、素子本体の表面にメッキ膜が形成される場合がある。本発明の方法では、半導体セラミックを均一な厚みの絶縁膜で覆うので、メッキ伸びなど、素子本体の表面にメッキ膜が形成されるのを良好に防止することができる。さらに、絶縁膜の厚みを薄く形成できるので、素子本体の端面に端子電極を形成し、焼成する際に、端子電極と内部電極との電気的接続が確実に行われ、素子本体の品質を均一にすることができる。

前記チップ部品のサイズは、１００５サイズ（縦寸法が１．０ｍｍで、横寸法が０．５ｍｍ）以下でも、本発明の方法の適用が可能である。

チップ部品のサイズが１００５サイズ以下と小さい場合には、従来の塗布方法では、全てのチップ部品に均一な膜厚で絶縁膜を形成することが困難であるが、本発明では、成膜途中に絶縁膜が脱落することもなく、脱落した絶縁膜が素子本体の表面に再付着することもない。したがって、均一な膜厚で薄膜の絶縁膜を素子本体の表面に形成することが可能になる。なお、チップ部品のサイズが小さい場合には、バレルを回転・揺動させた時に素子本体同士が接触する衝撃が小さく済む。

好ましくは、前記絶縁膜の厚みは、０．０１〜０．２μｍである。本発明の方法では、素子本体の表面に、上記のように薄い絶縁膜を形成することが可能である。

図１は、本発明の一実施形態に係る方法により製造されるチップ部品の断面図である。図２は、図１に示すチップ型電子部品を製造する工程を示す概略断面図である。図３は、本発明の一実施形態に係る方法を実現するためのスパッタ装置の概略側面図である。図４は、図３のIV−IV断面図である。図５は、図４のＶ−Ｖ断面図である。図６は、本発明の他の実施形態に係るスパッタ装置の断面図である。図７は、ガラスコートの膜厚を示すグラフである。図８（Ａ）は、実施例１における方法により製造されたチップ部品の側面説明図、図８（Ｂ）は、比較例における方法により製造されたチップ部品の側面説明図である。図９（Ａ）は、実施例１における方法により製造されたチップ部品の断面説明図、図９（Ｂ）は、参考例における方法により製造されたチップ部品の断面説明図である。

第１実施形態
以下、本発明を、図面に示す実施形態に基づき説明する。まず、本発明の一実施形態に係る方法により製造されるチップ部品としての図１に示す積層チップバリスタ２について説明する。図１に示すように、積層チップバリスタ２は、内部電極層４，６と抵抗体層８とが交互に積層してある素子本体１０を有する。

抵抗体層８は、バリスタ特性を有する材料であれば特に限定されないが、たとえば酸化亜鉛系バリスタ材料層で構成される。この酸化亜鉛系バリスタ材料層は、例えばＺｎＯを主成分とし、副成分として希土類元素、Ｃｏ、ＩＩＩｂ族元素（Ｂ、Ａｌ、Ｇａ及びＩｎ）、Ｓｉ、Ｃｒ、アルカリ金属元素（Ｋ、Ｒｂ及びＣｓ）及びアルカリ土類金属元素（Ｍｇ、Ｃａ、Ｓｒ及びＢａ）等を含む材料で構成される。または、ＺｎＯを主成分とし、副成分としてＢｉ、Ｃｏ、Ｍｎ、Ｓｂ、Ａｌ等を含む材料で構成されていても良い。

内部電極層４，６は、導電材を含んで構成される。内部電極層４，６に含まれる導電材としては、特に限定されないが、ＰｄまたはＡｇ−Ｐｄ合金からなることが好ましい。内部電極層４，６の厚さは、用途に応じて適宜決定すればよいが、通常０．５〜５μｍ程度である。

素子本体１０の寸法は、特に制限はなく、用途に応じて決定されるが、特に、１００５形状（縦１．０ｍｍ×横０．５ｍｍ）サイズ以下、たとえば、小さく軽い上に電極間距離が短い０６０３形状（縦０．６ｍｍ×横０．３ｍｍ）サイズ以下である場合に本実施形態の方法の効果が大きい。

素子本体１０において、内部電極層４，６および抵抗体層８の積層方向の両外側端部には、外側抵抗体層１８が配置してあり、素子本体１０の内部を保護している。外側抵抗体層１８の材質は、抵抗体層８の材質と同じであっても異なっていても良いが、通常、抵抗体層８の材質とほぼ同じであり、半導体材料で構成されている。

素子本体１０の４つの側面および２つの端面は、絶縁膜１６で覆われている。絶縁膜１６は、例えばシリコン酸化物膜、アルミニウム酸化物膜、ジルコニウム酸化物膜、チタン酸化物膜、マグネシウム酸化物膜などで構成される。絶縁膜１６は、本実施形態では、後述するスパッタリング法により、素子本体１０の外周面全体に形成される。

絶縁膜１６の厚みは、素子本体１０の４つの側面および２つの端面で、好ましくは０．０１〜０．２μｍであり、より好ましくは、０．０１〜０．０９μｍである。絶縁膜１６の厚みは、素子本体１０の４つの側面と２つの端面とで同じであってもよく異なっていても良い。素子本体１０の２つの端面では、絶縁膜１６の厚みは０であっても良いが、０でなくとも、後述するカーケンドール効果により内部電極層４，６の端部は絶縁膜１６を貫通して端子電極１５ａ，１５ｂに接続される。

素子本体１０のＸ軸方向の両端には、それぞれ一対の端子電極１５ａ，１５ｂが形成してあり、内部電極層４，６の露出端面にそれぞれ接続されて、バリスタ回路を構成している。各端子電極１５ａは、本実施形態では、それぞれ二層の外部電極膜１２ａ，１４ａ，および１２ｂ，１４ｂで構成してある。

第１外部電極膜１２ａ，１２ｂはそれぞれ、素子本体１０の端面に位置する端面部分と、端面部分に連続して形成され、素子本体１０の端面近傍の４側面にまで延びる側面部分を有している。また、第２外部電極膜１４ａ，１４ｂが、第１外部電極膜１２ａ，１２ｂの表面を覆うように形成してある。

端子電極１５ａ，１５ｂにおける第１外部電極膜１２ａ，１２ｂの材質も特に限定されず、内部電極を構成する導電材と同様の材料を用いることができる。ただし、第１外部電極膜１２ａ，１２ｂは、焼き付け処理により形成される電極膜であり、後述するカーケンドール効果による内部電極層４，６との接合性向上効果を促進するためには、面心立方の結晶構造を有する異種の金属により構成されるとより好ましい。このような観点から、第１外部電極膜１２ａ，１２ｂは、ＡｇまたはＡｇ−Ｐｄ合金からなることが好ましい。

すなわち、このような場合には、第１外部電極膜１２ａ，１２ｂを素子本体１０の端面に焼き付け処理する時の高温により、絶縁膜１６を貫通して、これらの金属が拡散する、いわゆるカーケンドール効果が生じるようになる。このカーケンドール効果が生じると、内部電極層４，６に含まれる金属が、第１外部電極膜１２ａ，１２ｂ側に拡散し、この拡散に伴って内部電極層４，６の一端部が第１外部電極１２ａ，１２ｂ側に突出し、両者は密接に接合される。

第１外部電極膜１２ａ，１２ｂの外側には、第２外部電極膜１４ａ，１４ｂが形成されることが好ましく、第２外部電極膜１４ａ，１４ｂは、ＮｉめっきおよびＳｎめっきの多層膜で構成される。めっき膜から成る第２外部電極膜１４ａ，１４ｂを形成することで、積層チップバリスタ２の端子電極１５ａ，１５ｂを、回路基板にハンダで接合する際に、ハンダ食われを有効に防止できる。

本実施形態では、第１外部電極膜１２ａ，１２ｂの各厚みは、好ましくは５〜５０μｍであり、第２外部電極膜１４ａ，１４ｂの各厚みは、好ましくは３〜１０μｍである。

次に、図１に示す積層チップバリスタ２の製造方法について説明する。
まず、図２（Ａ）に示すように、素子本体１０を製造する。素子本体１０を製造するために、印刷工法またはシート工法等により、内部電極層４，６が互い違いに両端部に露出するように、抵抗体層８（バリスタ層）と内部電極層４，６をＺ軸方向に交互に積層し、積層体を形成する。

次に、この積層体を切断し、グリーンチップを得る。次に、必要に応じて脱バインダー処理を行い、グリーンチップを焼成し、図２（Ａ）に示す素子本体１０を得る。次に、図２（Ｂ）に示すように、素子本体１０の外周面（４つの側面および２つの端面）に、後述するスパッタリング法により絶縁膜１６を形成する。

次に、図２（Ｃ）に示すように、素子本体１０のＸ軸方向の両端に、それぞれ一対の端子電極１５ａ，１５ｂを形成する。まず、電極ペースト（図１に示す第１外部電極膜１２ａ，１２ｂ）を焼き付け処理して下地電極層とする。次に、第１外部電極膜１２ａ，１２ｂに、メッキ膜（図１に示す第２外部電極膜１４ａ，１４ｂ）を各下地電極層の表面に電気メッキ法により形成する。このようにして図１に示す積層チップバリスタ２が製造される。

次に、スパッタリング法による絶縁膜の成膜法について説明するが、まず、スパッタリング法に用いるスパッタ装置について説明する。

図３に示すように、スパッタ装置２０は、円筒形状の真空チャンバ２２（低圧力容器）を有している。真空チャンバ２２の一方の端部にはフランジ２２ａが形成されており、密閉蓋２４がフランジ２２ａに対して取り外し可能に密接している。

図５に示すように、真空チャンバ２２の他方の端部の外側には、バレル回転モータ３５が配置され、バレル回転モータ３５は、アウターバレル３７と一体に構成してある回転軸３６を、軸芯Ｐを中心に回転可能に取り付けられている。

密閉蓋２４には連結部３３が固定され、真空チャンバ２２の外側に配置される交流高周波電源３２と真空チャンバ２２の内側に配置されるＲＦカソード電極３４（図５に示す）とを連結している。ＲＦカソード電極３４のターゲット面３４ａには、ターゲット１６ｔが形成されている。本実施形態では、ターゲット１６ｔを構成する材料は、ＳｉＯ_２，Ａｌ_２Ｏ_３，ＺｒＯ_２，ＴｉＯ_２，ＭｇＯなどの絶縁性物質である。ターゲット面３４ａの向きは、図４に示すように、軸芯Ｐを中心にＲＦカソード電極３４を回転させることで微調整が可能である。

図３に示すように、真空チャンバ２２の外周面には、リンク機構２５が接続されている。リンク機構２５は、第１リンク２６と第２リンク２７と回転板２８とを有しており、図示省略してある揺動用回転モータにより、回転板２８を矢印Ｒ方向に回転させることで、真空チャンバ２２を揺動可能になっている。なお、本実施形態では、回転板２８の回転運動と、第１リンク２６と第２リンク２７とのリンク作用により、回転軸３６の軸芯Ｐが支点Ｐ１を中心に揺れるように、真空チャンバ２２を矢印Ｓで示すように揺動させる。

図４および図５に示すように、バレル３９は、アウターバレル３７とインナーバレル３８とで構成されている。インナーバレル３８は、内壁面３８ｂを有する６角柱形状をしており、それぞれの角部３８ｃがアウターバレル３７の内壁面に接触し、アウターバレル３７と一体的に、軸芯Ｐを中心に回転可能になっている。なお、インナーバレル３８は、必ずしも６角柱形状でなくても良い。密閉蓋２４と対向するインナーバレル３７の面には、スパッタ対象物である素子本体群１０ａの出入れ用孔３８ａが形成されている。

インナーバレル３８は、特に限定されないが、ステンレス、チタン、Ｎｉ合金、ＳｉＯ_２、フッ素樹脂などで構成され、好ましくはステンレスで構成してある。

図４に示すインナーバレル３８の内壁面３８ｂの表面粗さＲａは、好ましくは、５≦Ｒａ≦１０００ｎｍの範囲である。なお、粗さは、サーフコム（登録商標）表面粗さ測定器により測定した算術平均粗さである。

本実施形態では、図３〜５に示すスパッタ装置２０のバレル３９を、軸芯Ｐを中心に回転させると共に、バレル３９が収容された真空チャンバ２２を揺動させる。

まず、図２（Ａ）に示す焼成後の素子本体１０を、密閉蓋２４が開いた状態で、インナーバレル３８の内部に多数投入する。投入される素子本体１０の個数は、特に限定されず、例えば１万個〜５０万個投入される。これらの素子本体１０は、インナーバレル３８の内側底面付近で、素子本体群１０ａを形成している。

次に、図５に示すように、密閉蓋２４を真空チャンバ２２のフランジ２２ａに密接させる。次に、不図示の真空ポンプを用いて、真空チャンバ２２内から気体を排出し、真空状態にすると共に、不図示のＡｒガス導入パイプから不活性ガスを導入する。不活性ガスとして、Ａｒガスを用いることができるが、Ａｒガスと共に微量のＯ_２などのガスを導入しても良い。

本実施形態では、次に述べるスパッタリング中に、図３〜５に示すスパッタ装置２０のバレル３９を、軸芯Ｐを中心に回転させると共に、バレル３９が収容された真空チャンバ２２を揺動させる。バレル３９の回転数は、０．５〜１０回転／分であることが好ましく、真空チャンバ２２の揺動の周期は、０．１〜５（cycle／分）であることが好ましい。真空チャンバ２２の揺動傾斜角度は、４〜１０度であることが好ましい。

このようなバレル３９の回転により、図４に示すように、素子本体群１０ａが、インナーバレル３８の内壁面３８ｂの鉛直方向下端部よりもやや回転方向に偏った位置に集合しながら、素子本体群１０ａが内壁面３８ｂに沿ってばらける。しかも、この状態で真空チャンバ２２を揺動させることにより、素子本体群１０ａが均一に撹拌される。図４に示すように、ターゲット面３４ａは、ばらけた素子本体群１０ａと略平行になるように調整されることが好ましい。

上記のようなバレル３９の回転および真空チャンバ２２の揺動中における素子本体群１０ａのスパッタリングの条件としては、特に限定されないが、到達真空度は、好ましくは１．０×１０^−３Ｐａ以下である。なお、真空チャンバ２２内の上記真空度を維持するように、Ａｒガスが導入される。スパッタリング条件は、膜厚目標などに応じて適宜調整すれば良い。

上記のスパッタリングが終了した後で、バレル３９の回転および真空チャンバ２２の揺動を止めて、徐々に真空チャンバ２２中の圧力を上げ、大気圧と略等しい状態にする。次に、密閉蓋２４を空けて、インナーバレル３８の出入れ用孔３８ａから絶縁膜１６が形成された素子本体群１０ａを取り出す。スパッタリング法により形成される絶縁膜１６の組成は、ターゲット１６ｔを構成する材料と同じ組成になる。

本実施形態に係るチップ部品の製造方法では、真空チャンバ２２に配置されたバレル３９を、バレル３９の軸芯Ｐを中心に回転させる。しかもこの際に、軸芯Ｐが揺れるように、バレル３９全体を揺動させる。この状態で、素子本体群１０ａに向けて絶縁性物質をスパッタリングすることで、素子本体１０の表面に絶縁膜１６を成膜する。このため、成膜時間を短くすることができ、均一な膜厚で薄膜の絶縁膜１６を素子本体１０の表面に形成することが可能になる。

本実施形態の方法では、インナーバレル３８の内壁面３８ｂの表面粗さＲａを５ｎｍ以上で１０００ｎｍ以下にしたので、成膜途中の絶縁膜が脱落せず、脱落した絶縁膜が素子本体１０に再付着することを防止でき、より均一な膜厚で絶縁膜１６を形成することができる。

本実施形態の方法では、半導体セラミックから成る素子本体１０を均一な厚みの絶縁膜１６で覆うので、メッキ伸びなど、素子本体１０の表面にメッキ膜が形成されるのを良好に防止することができる。さらに、絶縁膜の厚みを薄く形成できるので、素子本体１０の端面に端子電極１５ａ，１５ｂを形成して、焼成する際に、端子電極１５ａ，１５ｂと内部電極層４，６との電気的接続が確実に行われ、素子本体１０の品質を均一にすることができる。

また、素子本体１０のサイズが１００５サイズ以下と小さい場合でも、本実施形態では、成膜途中に絶縁膜１６が脱落することもなく、脱落した絶縁膜が素子本体１０の表面に再付着することもない。したがって、均一な膜厚で薄膜の絶縁膜１６を素子本体の表面に形成することが可能になる。なお、素子本体１０のサイズが小さい場合には、バレル３９を回転させ、真空チャンバ２２を揺動させた時に素子本体１０同士が接触する衝撃が小さく済む。

本実施形態の方法では、素子本体１０の表面に、上記のように薄い絶縁膜を形成することが可能である。

第２実施形態
本実施形態の方法は、以下に示す以外は、上述した第１実施形態と同様であり、重複する説明を省略する。
本実施形態の方法では、図６に示すように、インナーバレル３８ｄが円筒形をしている。さらに、頂部３８ｆを有する撹拌突起３８ｅが、インナーバレル３８ｄの内壁面３８ｂに、周方向に沿って等間隔に６個配置されている。

図６に示すインナーバレル３８ｄの内壁面３８ｂの表面粗さＲａは、好ましくは、上述した実施形態と同様に、５≦Ｒａ≦１０００ｎｍの範囲である。撹拌突起３８ｅを構成する面３８ｇの粗さも、５≦Ｒａ≦１０００ｎｍの範囲であることが好ましく、内壁面３８ｂの表面粗さＲａと等しくても良いが、異なっていても良い。

なお、撹拌突起３８ｅの配置個数は、特に限定されない。また、撹拌突起３８ｅを構成する面３８ｇは平面であっても良いが、曲面であっても良い。撹拌突起３８ｅの形状は、断面が凸形状であれば特に限定されない。

本実施形態の方法では、インナーバレル３８ｄの内側に投入された素子本体群１０ａの軸芯Ｐ方向における撹拌を、より良好に行うことができ、スパッタリング時間を短くすることができる。

なお、上述した各実施形態では、絶縁膜１６形成手法としてスパッタリング法を用いたが、スパッタリング法以外に、真空蒸着法、化学蒸着法（ＣＶＤ）にも、本発明の方法を適用することが可能である。

また、上述した各実施形態の方法では、素子本体１０を構成する抵抗体層８として、酸化亜鉛系バリスタ材料層を例に説明を行ったが、これに限定されない。酸化亜鉛系バリスタ材料層以外に、コンデンサ材料層、インダクタ材料層、ＮＴＣサーミスタ材料層、ＰＴＣサーミスタ材料層などで構成されてもよい。

以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。
実施例１

抵抗体層８および外側抵抗体層１８を構成する抵抗体磁器組成物の材料を作製するために、主成分原料としてＺｎＯ、副成分原料としてＰｒ、Ｃｏ、Ｃａ、Ａｌを用意した。また、内部電極層４，６を形成するためのペーストとして、Ｐｄを含む導電性ペーストを用意した。次に、内部電極層、抵抗体層８および外側抵抗体層１８を積層して積層体を形成した。その後、積層体を切断し、グリーンチップを得た。その後、脱バインダー処理を行い、グリーンチップを焼成し、素子本体１０を多数準備した。

図３に示すスパッタ装置２０のインナーバレル３８はステンレス製とし、インナーバレル３８の内壁面３８ｂの表面粗さＲａ＝５〜１０００ｎｍとした。次に、上述した素子本体１０を多数、スパッタ装置２０に投入し、以下の条件でスパッタリングを行い、素子本体１０の表面にガラスコート膜で構成された絶縁膜１６を形成した。

まずスパッタ装置２０において、ＳｉＯ_２ターゲットをＲＦカソード電極３４のターゲット面３４ａに配置し、真空チャンバ２２内を以下の条件下に調整した。真空チャンバ２２の圧力を５．０×１０^−１Ｐａとし、高周波電力を６００Ｗとした。

次に、スパッタ装置２０のバレル３９を、所定の回転速度で回転させると共に、真空チャンバ２２を揺動させて、スパッタを行った。このようにして素子本体１０の表面にスパッタ膜（ＳｉＯ_２層）１６を形成した。

次に、素子本体１０のＸ軸方向における両端面に、Ａｇを含む電極ペーストを塗布し、焼き付けして、下地電極層１２ａ，１２ｂを形成した。電気めっきにより、下地電極層１２ａ，１２ｂの表面にＮｉメッキ層およびＳｎメッキ層を形成し、図１に示す積層チップバリスタ２を製造した。積層チップバリスタ２の素子本体１０のサイズは、縦０．４ｍｍ、横０．２ｍｍ、厚み０．２ｍｍであった。

次に、製造した積層チップバリスタ２の中から、ランダムに１０個サンプリングし、島津製作所製の微小部蛍光Ｘ線分析装置（μＥＤＸ−１３００）を用いて、素子本体１０の側面の中央部におけるＳｉＯ_２層の膜厚を測定した。結果を図７および表１に示す。

次に、製造した積層チップバリスタ２の中から１０個サンプリングし、素子本体１０の端子電極１５ａ，１５ｂが形成されていない側面部分を、光学顕微鏡を用いて外観検査を行った。代表的な結果を図８（Ａ）に示す。図８（Ａ）に示すように、積層チップバリスタ２は、通常は外部端子電極１５ａ，１５ｂの長さＬ１が所定距離で決められており、外部端子電極１５ａ，１５ｂ間の距離Ｌ２も所定範囲の基準を有している。

次に、サンプリングした素子本体１０の側面の中央部を、図１に示すＹ−Ｚ平面に沿って切断し、透過型電子顕微鏡を用いて、スパッタ膜１６が形成された部分の断面観察を行った。結果を図９（Ａ）に示す。

比較例１
スパッタ装置２０の真空チャンバ２２を揺動させず、バレル３９のみ回転させた以外は、上述した実施例１と同様の条件で、積層チップバリスタ２ｂを製造した。素子本体１０の側面の中央部におけるＳｉＯ_２層の膜厚を測定した結果を、図７および表１に示す。

評価１
図７および表１に示す実験結果から、比較例１よりも、実施例１の方が、絶縁膜の平均膜厚が薄く、膜厚のバラツキも小さいことが判明した。

比較例２
スパッタリングを行わず、素子本体の表面にＳｉＯ_２層を形成しなかった以外は、上述した実施例１と同様の条件で、積層チップバリスタ２ｃを製造した。素子本体１０ｃの側面の観察結果を図８（Ｂ）に示す。

評価２
図８（Ａ）に示す実験結果から、実施例１では素子本体１０の表面にめっき伸びが発生していないが、比較例２では、端子電極１５ａ，１５ｂを形成する際に、図８（Ｂ）に示すように、めっき伸びが発生してしまうことが判明した。

参考例１
図３に示すスパッタ装置２０のインナーバレル３８の内壁面３８ｂの表面粗さＲａ＝４．７μｍとした以外は、上述した実施例１と同様の条件で、積層チップバリスタ２ｄを製造した。素子本体１０ｄの断面観察を行った結果を図９（Ｂ）に示す。

評価３
図９（Ａ）に示す観察結果から、実施例１では、薄膜で均一の絶縁膜１６が形成されているのに対し、参考例１では、図９（Ｂ）に示すように、素子本体１０ｄに成膜した絶縁膜１６ｄの表面に、粉状の絶縁成分が形成されてしまうことが判明した。

２…積層チップバリスタ
４，６…内部電極層
１０…素子本体
１５ａ，１５ｂ…端子電極
１６…絶縁膜
２２…真空チャンバ
３９…バレル
３７…アウターバレル
３８…インナーバレル

Claims

内部電極が形成された素子本体を用意する工程と、
前記素子本体の表面にスパッタリング法による絶縁膜を形成する工程と、
前記絶縁膜が形成された前記素子本体の端面に端子電極を形成する工程とを有するチップ型電子部品の製造方法であって、
前記絶縁膜を形成する際に、低圧力容器内に配置されたバレルに前記素子本体を投入し、前記バレルの回転軸を中心に前記バレルを回転させながら、前記バレルを、前記バレルの回転軸の軸芯が支点を中心に揺れるように揺動させ、
前記スパッタリング法に用いられるターゲット面は、前記バレルの回転により前記バレルの内壁面に沿ってばらけた前記素子本体群と略平行になるように調整されることを特徴とするチップ部品の製造方法。
前記素子本体は、半導体セラミックで構成されることを特徴とする請求項１に記載のチップ部品の製造方法。
前記バレルの内面の表面粗さをＲａと表した場合に、前記表面粗さＲａは、５≦Ｒａ≦１０００ｎｍの範囲であることを特徴とする請求項１または２に記載のチップ部品の製造方法。
前記チップ部品のサイズは、縦寸法が１．０ｍｍ以下で、横寸法が０．５ｍｍ以下であることを特徴とする請求項１〜３のいずれかに記載のチップ部品の製造方法。
前記絶縁膜の厚みは、０．０１〜０．２μｍであることを特徴とする請求項１〜４のいずれかに記載のチップ部品の製造方法。