JP2023055001A - セラミック電子部品 - Google Patents

Abstract

【課題】基板などへの実装強度が高く、しかもＥＳＲを低く維持することができるセラミック電子部品を提供することである。【解決手段】セラミック層と内部電極層とを有する素子本体と、素子本体の端面に形成してあり、内部電極層の少なくとも一端と電気的に接続している外部電極と、を有するセラミック電子部品であって、外部電極が、焼付電極層を有し、焼付電極層には銅および銅合金のうち少なくともいずれか一方が主成分として含まれ、焼付電極層は空隙を有し、空隙を規定する内壁表面の少なくとも一部はニッケルおよびニッケル合金のうち少なくともいずれか一方を含む皮膜部で被覆されている。【選択図】図４

Description

本発明は、外部電極を有するセラミック電子部品に関する。

特許文献１に示すように、セラミック成分を含む素子本体と、当該素子本体の外面に形成してある外部電極と、を備えるセラミック電子部品が知られている。セラミック電子部品の外部電極としては、焼付電極層が広く採用されており、焼付電極層は、導体粉末とガラスフリットとを含む導電ペーストを素子本体表面に塗布して焼き付けることで形成できる。

このような焼付電極層を有する電子部品を高温で使用する場合などに、外部電極が酸化されて電子部品の等価直列抵抗（ＥＳＲ）が増大する場合がある。また、従来のセラミック電子部品では、基板などへの実装強度が課題である。

特開平４－１７１９１２号公報

本発明は、このような実情を鑑みてなされ、その目的は、基板などへの実装強度が高く、しかもＥＳＲを低く維持することができるセラミック電子部品を提供することである。

上記の目的を達成するために、本発明に係るセラミック電子部品は、
セラミック層と内部電極層とを有する素子本体と、
前記素子本体の端面に形成してあり、前記内部電極層の少なくとも一端と電気的に接続している外部電極と、を有するセラミック電子部品であって、
前記外部電極が、焼付電極層を有し、
前記焼付電極層には銅および銅合金のうち少なくともいずれか一方が主成分として含まれ、
前記焼付電極層は空隙を有し、
前記空隙を規定する内壁表面の少なくとも一部は、ニッケルおよびニッケル合金のうち少なくともいずれか一方を含む皮膜部で被覆されている。

本発明者は、セラミック電子部品が上記の構成を有することにより、基板などへの実装強度が高くなり、しかもＥＳＲを低く維持できることを見出した。上記の効果が得られる理由は、必ずしも明らかではないが、以下に示す事由が考えられる。

本発明のセラミック電子部品では、焼付電極層が空隙を有するため、素子本体への焼付電極層の形成後の冷却時などに、焼付電極層が素子本体に対して締め付ける方向の応力を抑制できる。その結果、基板などへの実装強度を向上させ、実装後の基板のたわみなどによるセラミック電子部品の特性劣化や破損などを抑制できると考えられる。

しかも、本発明のセラミック電子部品では、焼付電極層の主成分が銅および銅合金のうち少なくともいずれか一方であるため、焼付電極層自体の電気伝導度が高い。また、本発明に係る焼付電極層に含まれる空隙の内壁表面の少なくとも一部は、ニッケルおよびニッケル合金のうち少なくともいずれか一方で構成されている皮膜部で被覆されている。ニッケルおよびニッケル合金は不導体皮膜を作る。このため不導体皮膜が形成されたニッケル等による皮膜部で被覆された銅等は酸化されにくい。これにより焼付電極層の電気伝導度はさらに向上する。結果としてセラミック電子部品のＥＳＲを低く維持することができる。

好ましくは、前記焼付電極層が、第１領域および第２領域を有し、
前記第１領域は、前記素子本体の端面と接しており前記素子本体との接合境界の近傍に位置し、
前記第２領域は、前記第１領域の外側に位置し前記焼付電極層の外表面を構成しており、
前記第１領域における銅原子に対するニッケル原子の原子数の比率を第１比率Ｎｉ／Ｃｕとし、
前記第２領域における銅原子に対するニッケル原子の原子数の比率を第２比率Ｎｉ／Ｃｕとしたとき、
（第２比率Ｎｉ／Ｃｕ－第１比率Ｎｉ／Ｃｕ）が０．０２以上である。

第２領域は外側（素子本体から遠くなる側）の領域であるため、銅等が酸化され易い。このため、外側の領域である第２領域のニッケルの比率を高くすることで、経時変化または温度変化によるＥＳＲの増大などを抑制する効果をより高めることができる。

好ましくは、前記焼付電極層の単位断面積における導体の合計断面積の比で表される導体面積比率が０．５５～０．７５である。

導体面積比率を上記の範囲内とすることで、基板などへの実装強度が、より高くなり、しかもＥＳＲをより低く維持することができる。

好ましくは、前記焼付電極層の単位断面積における前記空隙の合計断面積の比で表される空隙面積比率が０．１～０．２５である。

空隙面積比率を上記の範囲内とすることで、基板などへの実装強度が、より高くなり、しかもＥＳＲをより低く維持することができる。

好ましくは、前記焼付電極層の全体における銅原子に対するニッケル原子の原子数の比率（全体比率Ｎｉ／Ｃｕ）が０．０８～０．２である。

全体比率Ｎｉ／Ｃｕを上記の範囲内とすることで、空隙の内壁表面にニッケルを含む皮膜部がより形成され易くなり、温度変化によるＥＳＲの変化もより抑制することができ、しかも基板などへの実装強度がより高くなる。

前記焼付電極層は、ケイ素および亜鉛のうち少なくともいずれか一方を含む酸化物を含んでもよい。

図１は、本発明の一実施形態に係る積層セラミックコンデンサを示す概略断面図である。 図２は、図１に示す領域IIを拡大した要部断面図である。 図３は、図２に示す領域IIIを拡大した要部断面図である。 図４は、図３に示す領域IVを拡大した要部断面図である。 図５は、本発明の実施例の説明図である。

以下、本発明を、図面に示す実施形態に基づき詳細に説明する。

本実施形態では、本発明に係るセラミック電子部品の一例として、図１に示す積層セラミックコンデンサ２について説明する。積層セラミックコンデンサ２は、素子本体４と、当該素子本体４の外面に形成してある一対の外部電極６と、を有する。

図１に示す素子本体４の形状は、通常、略直方体状であって、Ｘ軸方向で対向する２つの端面４ａと、Ｙ軸方向で対向する２つの側面４ｂと、Ｚ軸方向で対向する２つの側面４ｂとを有する。ただし、素子本体４の形状は、特に制限されず、楕円柱状、円柱状、その他角柱状等であってもよい。また、素子本体４の外形寸法も、特に制限されず、たとえば、Ｘ軸方向の長さ（Ｌ０）を０．４～５．７ｍｍ、Ｙ軸方向の幅（Ｗ０）を０．２～５．０ｍｍ、Ｚ軸方向の高さ（Ｔ０）を０．２～３．０ｍｍとすることができる。

本実施形態において、Ｘ軸、Ｙ軸、Ｚ軸は、相互に垂直である。また、本実施形態において、「内側」は、積層セラミックコンデンサ２の中心により近い側を意味し、「外側」は、積層セラミックコンデンサ２の中心からより離れた側を意味する。

素子本体４は、Ｘ軸およびＹ軸を含む平面に実質的に平行な誘電体層１０（セラミック層）と内部電極層１２とを有し、素子本体４の内部では、誘電体層１０と内部電極層１２とがＺ軸方向（積層方向）に沿って交互に積層してある。ここで、「実質的に平行」とは、ほとんどの部分が平行であるが、多少平行でない部分を有していてもよいことを意味し、誘電体層１０と内部電極層１２とは、多少、凹凸があったり、傾いていたりしてもよい。

また、図１によれば、素子本体４のＸ軸方向の端面４ａは、平面であり、言い換えると、誘電体層１０と内部電極層１２とが面一となるように積層されている。しかし、素子本体４のＸ軸方向の端面４ａは、平面でない部分を有していてもよい。また、誘電体層１０と内部電極層１２とが面一とならずに、たとえば誘電体層１０の一部が削れていたり、内部電極層１２の一部が突き出た状態で積層されていてもよい。

誘電体層１０の材料は特に限定されず、たとえばＡＢＯ₃で表されるペロブスカイト型化合物、タングステンブロンズ型化合物などを主成分として含むことができ、好ましくは、誘電体層１０にはＡＢＯ₃で表されるペロブスカイト型化合物が主成分として含まれる。

誘電体層１０の主成分とは、誘電体層１０に８０質量％以上含まれる成分である。

ＡＢＯ₃で表されるペロブスカイト型化合物は、たとえば（Ｂａ_1-a-bＳｒ_aＣａ_b）_m（Ｔｉ_1-c-dＺｒ_cＨｆ_d）Ｏ₃で表されるペロブスカイト型化合物であり、０．９４＜ｍ＜１．１、０≦ａ≦１、０≦ｂ≦１、０≦ｃ≦１および０≦ｄ≦１の式を満たしてもよい。

ｍはＡサイトとＢサイトの元素比率を示し、たとえば０．９４＜ｍ＜１．１である。

ａはストロンチウム（Ｓｒ）の元素比率を示し、たとえば０≦ａ≦１であり、好ましくは０≦ａ＜１である。

ｂはカルシウム（Ｃａ）の元素比率を示し、０≦ｂ≦１であり、好ましくは０≦ｂ＜１である。

ｃはジルコニウム（Ｚｒ）の元素比率を示し、０≦ｃ≦１であり、好ましくは０≦ｃ＜１である。

ｄはハフニウム（Ｈｆ）の元素比率を示し、０≦ｄ≦１であり、好ましくは０≦ｄ＜１である。

なお、上記組成式における酸素（Ｏ）の元素比率は、化学量論組成から多少偏奇していてもよい。

本実施形態に係る誘電体層１０は、これらの主成分の他にマンガン化合物、マグネシウム化合物、クロム化合物、ニッケル化合物、希土類元素化合物、ケイ素化合物、リチウム化合物、ホウ素化合物、バナジウム化合物などの副成分を含んでいてもよい。副成分の種類や組み合わせ、およびその添加量は特に限定されない。

内部電極層１２に挟まれている誘電体層１０の平均厚み（Ｔｄ）は、特に制限されず、たとえば３０μｍ以下であることが好ましく、より好ましくは１５μｍ以下であり、さらに好ましくは１０μｍ以下である。また、誘電体層１０の積層数については、所望の特性に応じて決定すればよく、特に限定されない。たとえば、２０層以上、より好ましくは５０層以上とすることができる。

一方、内部電極層１２は、各誘電体層１０の間に積層され、その積層数は、誘電体層１０の積層数に応じて決定される。そして、内部電極層１２の１層当たりの平均厚み（Ｔｅ）は、特に制限されず、たとえば、３．０μｍ以下とすることができる。

さらに、複数の内部電極層１２については、一方の端部が、素子本体４のＸ軸方向で対向する２つの端面４ａに交互に露出するように積層してある。そして、一対の外部電極６が、それぞれ、素子本体４の一方の端面４ａに形成され、交互に配置された内部電極層１２の露出端に電気的に接続してある。このように内部電極層１２および外部電極６を形成することで、外部電極６と内部電極層１２とで、コンデンサ回路が構成される。

つまり、内部電極層１２は、コンデンサ回路の一部として、各誘電体層１０に電圧を印加する機能を果たす。そのため、内部電極層１２の材質は、導電材を含んで構成される。具体的な材質としては、たとえば、銅、ニッケル、銀、パラジウム、金、白金、またはこれらの金属元素のうち少なくとも１種を含む合金を用いることができる。より好ましくは、内部電極層１２に含まれる導電材は、誘電体層１０の構成材料が耐還元性を有するため、ニッケルまたはニッケル合金である。また、ニッケルまたはニッケル合金を主成分とする場合には、マンガン、銅、クロムなどから選択された１種類以上の内部電極用副成分が含有されていてもよい。

なお、内部電極層１２には、上記の導電材の他に、誘電体層１０に含まれるセラミック成分が共材として含まれていてもよく、硫黄やリン等の非金属成分が微量に（たとえば、０．１質量％以下程度）含まれていてもよい。

図１に示すように、本実施形態の外部電極６は、素子本体４のＸ軸方向の端面４ａに形成される端面部と、素子本体４の４つの側面４ｂにおいてＸ軸方向の端部に形成された延長部と、を一体的に有する。すなわち、一対の外部電極６は、それぞれ、素子本体４の端面４ａから側面４ｂに回り込むように形成されている。なお、一対の外部電極６は、Ｘ軸方向で互いに接触しないように絶縁されている。

上述したように、本実施形態では、外部電極６の延長部が、素子本体４の４つの側面４ｂにそれぞれ形成してある。ただし、外部電極６の延長部は、必須ではなく、外部電極６が端面部のみで構成してあってもよい。もしくは、積層セラミックコンデンサ２を基板に面実装する場合には、外部電極６の延長部は、少なくとも基板の実装面と対向する側面４ｂに形成されていればよく、実装面とは反対側の側面４ｂには形成されなくてもよい。

図２は、図１のII部を拡大した概略断面図である。なお、図２では、一対の外部電極６のうち一方を示しているが、他方の外部電極６も図２と同様の特徴を有している。以下、図２に基づいて、本実施形態における外部電極６の詳細な特徴について説明する。

図２に示すように、外部電極６は、導体６１と空隙６２と酸化物６３とを含む焼付電極層６ａを有している。また、焼付電極層６ａは空隙６２を規定する内壁表面の少なくとも一部が皮膜部６４で被覆されている。皮膜部６４はニッケルおよびニッケル合金のうち少なくとも一部を含む。なお、皮膜部６４は図２には図示していないが、後述する図３および図４に図示している。

焼付電極層６ａには、銅および銅合金のうち少なくともいずれか一方が主成分として含まれる。すなわち、銅および／または銅合金は導体６１を構成する。なお、皮膜部６４も導体６１に含まれる。すなわち、後述する導体面積比率の算出の際には導体６１に皮膜部６４も含めて算出する。焼付電極層６ａの主成分とは、焼付電極層６ａに８０質量％以上含まれる成分である。

導体６１として銅合金を含有する場合、導体６１には、銅以外にアルミニウム、ニッケル、銀、パラジウム、錫、亜鉛、リン、鉄、マンガンなどの元素が含まれ得る。そして、銅以外の導体６１を構成する元素は、銅１００モル部に対して、５モル部以下とするのが好ましい。

本実施形態に係る酸化物６２を構成する成分は特に限定されないが、ケイ素および亜鉛のうち少なくとも一方を含む。酸化物６２はケイ素および亜鉛以外にもホウ素、アルミニウム、ジルコニウム、マンガン、マグネシウム、チタン、カリウム、ナトリウム、カルシウム、ストロンチウム、バリウム、リン、希土類元素が含まれていてもよい。酸化物６２はガラスであってもよいし、ガラスでなくてもよい。

焼付電極層６ａは、素子本体４の外面（端面４ａ）に接している。

外部電極６は、単一の焼付電極層６ａで構成してあってもよいし、複数の電極層を積層して構成してあってもよい。複数の電極層で外部電極６を構成する場合は、素子本体４の外面と接するように焼付電極層６ａを形成し、その焼付電極層６ａの上に、他の焼付電極層６ａや樹脂電極層、もしくはメッキ電極層などを形成する。

図２に示すように、外部電極６はメッキ電極層６ｂを有することが好ましい。メッキ電極層６ｂを形成することにより、外部電極６のハンダ濡れ性が良好となる。図２では、焼付電極層６ａ－ニッケルメッキ層６ｂ１－錫メッキ層６ｂ２の三層構造（記載の順番に積層する）からなる外部電極６を例示している。

端面４ａと接する焼付電極層６ａの平均厚み（Ｔｓ）は、５～２００μｍとすることができ、２０～５０μｍとすることが好ましい。また、外部電極６が複数の電極層で構成される場合は、外部電極６の平均厚み（Ｔｔ）は、５～３００μｍ程度とすることができ、１００μｍ以下であることが好ましい。

本実施形態では、焼付電極層６ａの単位断面積における導体６１の合計断面積の比で表される導体面積比率は特に限定されないが０．５５～０．７５であることが好ましく、０．５６～０．７４であることがより好ましい。導体面積比率が上記の範囲内の場合は上記の範囲を上回る場合に比べて積層セラミックコンデンサ２がたわみでより壊れにくい。また、導体面積比率が上記の範囲内の場合は上記の範囲を下回る場合に比べてＥＳＲをより低く維持できる。

なお、「単位断面積」とは、少なくとも接合境界４６付近から外表面６ａｂ付近までを含む面積であることが好ましい。

本実施形態では、焼付電極層６ａの単位断面積における空隙６２の合計断面積の比で表される空隙面積比率は特に限定されないが０．１～０．２５であることが好ましく、０．１２～０．２４であることがより好ましい。空隙面積比率が上記の範囲内の場合は上記の範囲を上回る場合に比べてＥＳＲをより低く維持できる。また、空隙面積比率が上記の範囲内の場合は上記の範囲を下回る場合に比べて積層セラミックコンデンサ２がたわみでより壊れにくい。

本実施形態では、焼付電極層６ａの全体における銅原子に対するニッケル原子の原子数の比率（全体比率Ｎｉ／Ｃｕ）が０．０８～０．２であることが好ましく、０．０８２～０．１９１であることがより好ましい。全体比率Ｎｉ／Ｃｕが上記の範囲内の場合は上記の範囲を上回る場合に比べて積層セラミックコンデンサ２がたわみでより壊れにくくなる。全体比率Ｎｉ／Ｃｕが上記の範囲内の場合は上記の範囲を下回る場合に比べて皮膜部６４が形成され易いため、高温で熱処理した場合でもＥＳＲをより低く維持できる。

図３は図２のIII部を拡大した概略断面図である。図３に示すように、本実施形態では、焼付電極層６ａが、少なくとも２つの領域に分けられ、第１領域６ａ１および第２領域６ａ２を有する。

第１領域６ａ１は、素子本体４の端面４ａと接しており、素子本体４と焼付電極層６ａとの境界である接合境界４６の近傍に位置する。なお、図２に示すように本実施形態における接合境界４６は、素子本体４と焼付電極層６ａとの厳密な境界ではなく、素子本体４と焼付電極層６ａとの境界に概ね位置する直線として示される。

一方、第２領域６ａ２は、第１領域６ａ１の外側に位置しており、焼付電極層６ａの外表面６ａｂを構成している。すなわち、第２領域６ａ２は、メッキ電極層６ｂと接する外表面６ａｂ近傍領域である。

第１領域６ａ１の厚み（Ｔ１）と第２領域６ａ２の厚み（Ｔ２）とは、たとえば下記の方法により決定される。

積層セラミックコンデンサ２の外部電極６についてＸ－Ｚ方向の断面を得る。次いで、焼付電極層６ａの厚み（Ｔｓ）に相当する焼付電極層厚み線分を引く。すなわち、焼付電極層厚み線分はＸ軸方向に平行であり、素子本体４の端面４ａから外表面６ａｂまでの線分である。焼付電極層厚み線分上の等間隔の１０点以上の測定点において銅原子に対するニッケル原子の原子数の比率（Ｎｉ／Ｃｕ）を求める。焼付電極層厚み線分上の隣接する２点の測定点のＮｉ／Ｃｕをそれぞれ比較し、素子本体４側に比べて外表面６ａｂ側のＮｉ／Ｃｕが大きく、差が０．０２以上であり、なおかつ差の絶対値が最も大きい２点間の中間点を第１領域６ａ１と第２領域６ａ２との領域境界点と認定する。すなわち、領域境界点から素子本体４の端面４ａまでが第１領域６ａ１であり、領域境界点から外表面６ａｂまでが第２領域６ａ２である。また、領域境界点から素子本体４の端面４ａまでの距離が第１領域６ａ１の厚み（Ｔ１）であり、領域境界点から外表面６ａｂまでの距離が第２領域６ａ２の厚み（Ｔ２）である。

第１領域６ａ１の厚み（ｔ１）は焼付電極層６ａの厚み（Ｔｓ）の１５～３５％であることが好ましく、２０～３０％であることがより好ましい。

なお、後述する第１比率Ｎｉ／Ｃｕは上記の焼付電極層厚み線分の各測定点のうち第１領域６ａ１の各測定点のＮｉ／Ｃｕの平均であってもよい。また、後述する第２比率Ｎｉ／Ｃｕは上記の焼付電極層厚み線分の各測定点のうち第２領域６ａ２の各測定点のＮｉ／Ｃｕの平均であってもよい。

第１領域６ａ１の導体６１と第２領域６ａ２の導体６１とは、それぞれ組成が異なっていてもよいが、共通の組成であることが好ましい。

図４は図３のIV部を拡大した概略断面図である。図３および図４に示すように本実施形態では、空隙６２を規定する内壁表面の少なくとも一部はニッケルまたはニッケル合金で構成されている皮膜部６４で被覆されている。すなわち、皮膜部６４は空隙６２の表面の全体を覆っていてもよいし、一部のみを覆っていてもよいが、空隙６２の内部を完全に埋めていないことが好ましい。また、皮膜部６４の厚みは均一でなくてもよく、凹凸があってもよい。

上記の通り、皮膜部６４はあくまでも空隙６２の内壁表面を覆っている。このため、本実施形態では、外表面６ａｂに接し、なおかつ３０μｍ×３０μｍの大きさの視野において、円相当径で３μｍ以上の空隙６２のうち空隙６２の内部がニッケルおよび／またはニッケル合金で完全に埋まっている箇所が１箇所以下であることが好ましく、０箇所であることがより好ましい。なお、円相当径とは、当該形状の面積と同じ面積を有する円の直径を示す。

また、空隙６２の内部には酸化物６３が含まれていてもよく、導体６１と酸化物６３の間に皮膜部６４が形成されていてもよい。

皮膜部６４の平均厚み（Ｔｃ）は特に限定されず、０．５～３μｍであり、好ましくは０．５８～２．９μｍである。皮膜部６４の平均厚みが上記の範囲内の場合は、上記の範囲を上回る場合に比べて積層セラミックコンデンサ２がたわみでより壊れにくい。また、皮膜部６４の平均厚みが上記の範囲内の場合は、上記の範囲を下回る場合に比べて皮膜部６４の効果を得易いため、高温で熱処理した場合でもＥＳＲをより低く維持できる。

本実施形態では、外表面６ａｂに接し、なおかつ３０μｍ×３０μｍの大きさの視野において、厚みが０．５μｍ以上であり長さが４μｍ以上の皮膜部６４が４箇所以上確認されることが好ましい。

本実施形態では、第１領域６ａ１における銅原子に対するニッケル原子の原子数の比率を第１比率Ｎｉ／Ｃｕとし、第２領域６ａ２における銅原子に対するニッケル原子の原子数の比率を第２比率Ｎｉ／Ｃｕとしたとき、好ましくは（第２比率Ｎｉ／Ｃｕ－第１比率Ｎｉ／Ｃｕ）が０．０２以上であり、より好ましくは０．０２３～０．０７３である。第２領域６ａ２は外側の領域であるため、銅が酸化し易い領域であることから第１領域６ａ１に比べて皮膜部６４を形成する必要性が高いからである。すなわち、外側の領域である第２領域のニッケルの比率を高くすることで、経時変化または温度変化などによるＥＳＲの増大などを抑制する効果をより高めることができる。

なお、外部電極６は、ＳＥＭ（走査型電子顕微鏡）またはＳＴＥＭ（走査透過型電子顕微鏡）などによる断面観察で解析することができる。また、導体６１、酸化物６３および皮膜部６４の組成は、断面観察の際に、電子線マイクロアナライザ（ＥＰＭＡ）による成分分析を行うことで測定できる。本実施形態において、ＥＰＭＡで成分分析等を行う場合、Ｘ線分光器として、ＥＤＳ（エネルギー分散型分光器）、もしくはＷＤＳ（波長分散型分光器）を使用することができる。成分分析は、少なくとも３箇所以上で実施し、測定結果の平均値により導体６１、酸化物６３および皮膜部６４の組成を算出することが好ましい。

たとえば焼付電極層６ａの導体面積比率および空隙面積比率は、ＳＥＭやＳＴＥＭなどの断面観察により得られた断面写真を画像解析することで測定できる。ＳＥＭの反射電子像やＳＴＥＭのＨＡＡＤＦ像などで焼付電極層６ａの断面を観察した場合、他の部分と比較して密度が高いことが多い導体６１は、コントラストの明るい部分として認識できることが多い。これに対して酸化物６３はコントラストの暗い部分として認識できることが多く、空隙６２は酸化物６３よりもコントラストがより暗い部分として認識できることが多い。このため、断面写真を二値化することで、導体面積比率は測定視野全体の面積に対するコントラストの明るい部分の面積の比率として算出できることが多い。また、空隙面積比率は測定視野全体の面積に対するコントラストのより暗い部分の面積の比率として算出できることが多い。

具体的には、導体面積比率の平均値は下記の方法により求められる。Ｘ－Ｚ断面の少なくとも接合境界４６付近から外表面６ａｂ付近までを含む面積を単位断面積（Ｌ）とする。５箇所の単位断面積についてそれぞれ導体６１の合計面積（Ｍ）を求め、Ｍ／Ｌの平均値を算出する。

また、空隙面積比率の平均値は下記の方法により求められる。Ｘ－Ｚ断面の少なくとも接合境界４６付近から外表面６ａｂ付近までを含む面積を単位断面積（Ｌ）とする。５箇所の単位断面積についてそれぞれ空隙６２の合計面積（Ｎ）を求め、Ｎ／Ｌの平均値を算出する。

次に、図１に示す積層セラミックコンデンサ２の製造方法の一例を説明する。

まず、素子本体４の製造工程について説明する。素子本体４の製造工程では、焼成後に誘電体層１０となる誘電体層用ペーストと、焼成後に内部電極層１２となる内部電極層用ペーストとを準備する。

誘電体層用ペーストは、たとえば以下のような方法で製造される。まず、誘電体原料を湿式混合等の手段によって均一に混合し、乾燥させる。その後、所定の条件で熱処理することで、仮焼粉を得る。次に、得られた仮焼粉に、公知の有機ビヒクルまたは公知の水系ビヒクルを加えて混練し、誘電体層用ペーストを調製する。こうして得られた誘電体層用ペーストを、ドクターブレード法などの手法によりシート化することで、セラミックグリーンシートを得る。なお、誘電体層用ペーストには、必要に応じて、各種分散剤、可塑剤、誘電体、副成分化合物、ガラスフリットなどから選択される添加物が含有されていてもよい。

一方、内部電極層用ペーストは、導電性金属またはその合金からなる導電性粉末と、公知のバインダや溶剤とを、混練して調製する。なお、内部電極層用ペーストには、必要に応じて、共材としてセラミック粉末（たとえばチタン酸バリウム粉末やジルコン酸カルシウムストロンチウム粉末）が含まれていてもよい。共材は、焼成過程において導電性粉末の焼結を抑制する作用を奏する。

次に、セラミックグリーンシート上に、スクリーン印刷等の各種印刷法や転写法により、内部電極層用ペーストを所定のパターンで塗布する。そして、内部電極パターンを形成したグリーンシートを複数層に渡って積層した後、積層方向にプレスすることでマザー積層体を得る。なお、この際、マザー積層体の積層方向の上面および下面には、セラミックグリーンシートが位置するように、セラミックグリーンシートと内部電極パターンとを積層する。

上記の工程により得られたマザー積層体を、ダイシングや押切りにより所定の寸法に切断し、複数のグリーンチップを得る。グリーンチップは、必要に応じて、可塑剤などを除去するために固化乾燥をしてもよく、固化乾燥後に水平遠心バレル機などを用いてバレル研磨してもよい。バレル研磨では、グリーンチップを、メディアおよび研磨液とともに、バレル容器内に投入し、当該バレル容器に対して回転運動や振動などを与えることで、切断時に生じたバリなどの不要箇所を研磨し、グリーンチップの角部に丸み（角Ｒ）を形成する。なお、バレル研磨後のグリーンチップは、水などの洗浄液で洗浄し乾燥させる。

次に、上記で得られたグリーンチップに対して、脱バインダ処理および焼成処理を施し、素子本体４を得る。

脱バインダ処理の条件は、誘電体層１０の主成分組成や内部電極層１２の主成分組成に応じて適宜決定すればよく、特に限定されない。たとえば、昇温速度を好ましくは５～３００℃／時間、保持温度を好ましくは１８０～４００℃、温度保持時間を好ましくは０．５～２４時間とする。また、脱バインダ雰囲気は、空気もしくは還元性雰囲気とする。

焼成処理の条件は、誘電体層１０の主成分組成や内部電極層１２の主成分組成に応じて適宜決定すればよく、特に限定されない。たとえば、焼成時の保持温度は、好ましくは１２００～１４００℃、より好ましくは１２２０～１３００℃であり、その保持時間は、好ましくは０．５～８時間、より好ましくは１～３時間であり、昇温速度および冷却速度（降温速度）は好ましくは５０～５００℃／時間である。また、焼成雰囲気は、還元性雰囲気とすることが好ましく、雰囲気ガスとしてはたとえば、窒素と水素との混合ガスを加湿して用いることができる。さらに、内部電極層１２をニッケルやニッケル合金等の卑金属で構成する場合には、焼成雰囲気中の酸素分圧を、１．０×１０^-14～１．０×１０^-10ＭＰａとすることが好ましい。

なお、焼成処理後には、必要に応じてアニールを施してもよい。アニールは、誘電体層１０を再酸化するための処理であり、焼成処理を還元性雰囲気で実施した場合には、アニールを実施することが好ましい。アニール処理の条件も誘電体層１０の主成分組成などに応じて適宜決定すればよく、特に限定されない。たとえば、保持温度を９５０～１１５０℃とすることが好ましく、温度保持時間を０～２０時間とすることが好ましく、昇温速度および降温速度を５０～５００℃／時間とすることが好ましい。また、雰囲気ガスとして加湿した窒素ガス等を用いることが好ましく、アニール雰囲気中の酸素分圧は、１．０×１０^-9～１．０×１０^-5ＭＰａとすることが好ましい。

上記した脱バインダ処理、焼成処理およびアニール処理において、窒素ガスや混合ガス等を加湿するためには、たとえばウェッター等を使用すればよく、この場合、水温は５～７５℃程度が好ましい。また、脱バインダ処理、焼成処理およびアニール処理は、連続して行っても、独立に行ってもよい。

次に、上記で得られた素子本体４の外面に、焼付電極層６ａの第１領域６ａ１を形成する。第１領域６ａ１の形成では、第１領域用ペーストを準備する。第１領域用ペーストには、焼き付け処理後に導体６１となる銅などの金属粉末と、酸化物６３となる酸化ケイ素粉末および酸化亜鉛粉末などの酸化物粉末と、が含まれる。また、第１領域用ペーストには、上記の他に、適宜、バインダ、溶剤、分散剤、可塑剤などの副成分原料などが含まれ得る。

酸化物６３となる酸化ケイ素および酸化亜鉛はガラス粉末として導電性ペーストに含まれてもよい。ガラス粉末は、たとえば、下記の方法により製造することができる。酸化亜鉛粉末、酸化ケイ素粉末、酸化ホウ素粉末、炭酸バリウム粉末、その他酸化物粉末などの出発原料を所定の比率で混ぜ合わせて、るつぼに入れた後に、炉に入れて加熱して溶融する。溶融した状態でトングを用いて炉から取り出し、るつぼを傾けて溶融体を水中に落として急冷しガラスを得る。その後にガラスを乳鉢で砕き、さらにボールミル等を用いて所定の粒径に粉砕することでガラス粉末を製造できる。

次に、ディップ法または印刷法により、素子本体４の端面４ａの全面と側面４ｂの端面４ａ側の端部に第１領域用ペーストを塗布し乾燥させる。そして、素子本体４を、７００～１０００℃の温度で、０．１～３時間保持することで、第１領域用ペーストを焼付処理する。これにより、焼付電極層６ａの第１領域６ａ１を形成することができる。

第１領域６ａ１の厚み（ｔ１）を調整する方法は特に限定されないが、たとえば第１領域用ペーストの塗布量や第１領域用ペースト中の金属粉末の濃度を調整する方法が挙げられる。

第１領域６ａ１が形成された素子本体４、チップ、メディアおよび研磨液をバレル研磨により混合する。バレル研磨後の素子本体４は、水などの洗浄液で洗浄し乾燥させる。これにより、第１領域６ａ１の表面が叩かれて、銅などの金属が延びるため、第１領域６ａの外側表面に形成された空隙６２を塞ぐことができる。

次に、第１領域６ａ１の外側表面に第２領域６ａ２を形成する。第２領域６ａ２の形成では、第２領域用ペーストを準備する。第２領域用ペーストは樹脂粉末を含む以外は第１領域用ペーストと同じ成分である。

本実施形態では、第２領域用ペーストに樹脂粉末が含まれることにより、第２領域用ペーストの焼き付け後に空隙６２を有する第２領域６ａ２を得易い。このため、第２領域用ペーストに含まれる樹脂粉末は焼き付けの際に熱分解される成分であり、また、第２領域用ペーストに含まれる溶剤に溶解しにくい成分である。このような観点から、第２領域用ペーストに含まれる樹脂粉末は結晶性樹脂であることが好ましい。結晶性樹脂としてはたとえばポリプロピレン、ポリエチレンなどが挙げられる。また、第２領域用ペーストに含まれる溶剤はアルコールまたは芳香族炭化水素などであることが好ましい。第２領域用ペーストに含まれる樹脂粉末が焼き付けの際に熱分解されることにより二酸化炭素として気化し、第２領域６ａ２に空隙６２が形成される。

第２領域用ペーストに含まれるバインダは、樹脂粉末とは異なる成分であり、第２領域用ペーストに粘性を付与することを目的として添加される。したがって、第２領域用ペーストに含まれるバインダは第２領域用ペーストに含まれる溶剤に可溶な成分であることが好ましい。また、第２領域用ペーストに含まれるバインダはエチルセルロースまたはアクリルなどであることが好ましい。

ディップ法または印刷法により、第１領域６ａ１の外側表面に第２領域用ペーストを塗布し乾燥させる。

第２領域６ａ２の厚み（ｔ２）を調整する方法は特に限定されないが、たとえば、第２領域用ペーストの塗布量や第２領域用ペースト中の金属粉末の濃度を調整する方法が挙げられる。したがって、本実施形態では第２領域用ペーストの塗布量が第１領域用ペーストの塗布量よりも多いことが好ましい。または第２領域用ペースト中の金属粉末の濃度が第１領域用ペースト中の金属粉末の濃度よりも多いことが好ましい。

そして、第２領域用ペーストが塗布され、乾燥された素子本体４を、７００～１０００℃の温度で、０．１～３時間保持することで、第２領域用ペーストを焼付処理する。これにより、空隙６２を有する第２領域６ａ２を形成し易くなる。

第２領域６ａ２を形成した後、焼付電極層６ａに短時間ニッケルメッキを施し、すぐに水洗浄して余分なメッキ液を洗い流す。これにより焼付電極層６ａの空隙６２の内壁表面に皮膜部６４が形成される。

短時間ニッケルメッキのメッキ方法は特に限定されず、電解メッキでも無電解メッキでもよい。

短時間ニッケルメッキのメッキ時間を短くしたり、メッキ液の濃度を低くすると、皮膜部６４の厚みが薄くなる傾向となる。

短時間ニッケルメッキは大部分が第２領域６ａ２に形成された空隙６２の内壁表面の皮膜部６４の形成に寄与するが、第１領域６ａ１に形成された空隙６２の内壁表面にも皮膜部６４が形成されることがある。その理由としては、以下の事由が考えられる。まず、第１領域用ペーストには樹脂粉末が含まれていないが、第１領域６ａ１に多少の空隙６２が生じることがある。また、第１領域６ａ１の外側表面の空隙６２はバレル研磨で塞がれていても多少は外側表面に向かって空隙６２が空いている部分がある。したがって、第２領域６ａ２の空隙６２を介して、第１領域６ａ１の空隙６２にもメッキ液が侵入すると考えられる。このため、第１領域６ａ１の空隙６２の内壁表面にも皮膜部６４が形成されると考えられる。

皮膜部６４を形成した後、第１領域６ａ１および第２領域６ａ２で構成された焼付電極層６ａが形成された素子本体４、チップ、メディアおよび研磨液をバレル研磨により混合する。バレル研磨後の素子本体４は、水などの洗浄液で洗浄し乾燥させる。これにより、焼付電極層６ａの表面が叩かれて、銅などの金属が延びるため、焼付電極層６ａの外表面６ａｂに形成された空隙６２を塞ぐことができる。

さらに、必要に応じ、焼付電極層用ペーストが焼き付けられた部分の外側に、メッキ等により被覆層を形成する。すなわち、焼付電極層用ペーストの焼き付けと、メッキ等による被覆層により外部電極６が形成される。被覆層は特に限定されないが、たとえばニッケルメッキ電極層６ｂ１を形成した後に錫メッキ電極層６ｂ２、錫－鉛メッキ電極層または金メッキ電極層を形成する。

以上の工程により、外部電極６を有する積層セラミックコンデンサ２が得られる。

得られた積層セラミックコンデンサ２は、ハンダ（溶融ハンダ、ハンダクリーム、ハンダペーストを含む）または導電性接着剤を用いて、プリント配線板などの基板に面実装することができ、各種電子機器等に使用される。もしくは、積層セラミックコンデンサ２は、ワイヤ状のリード端子や板状の金属端子を介して、基板に実装することも可能である。

本実施形態に係る積層セラミックコンデンサ２は、焼付電極層６ａを有している。焼付電極層６ａには銅および銅合金のうち少なくともいずれか一方が主成分として含まれる。また、焼付電極層６ａは空隙６２を有する。さらに、空隙６２を規定する内壁表面の少なくとも一部はニッケルおよびニッケル合金のうち少なくともいずれか一方で構成されている皮膜部６４で被覆されている。

本発明者は、積層セラミックコンデンサ２が上記の構成を有することにより、基板などへの実装強度が高く、しかもＥＳＲを低く維持することができることを見出した。

上記の効果が得られる理由は必ずしも明らかではないが、以下に示す事由が考えられる。

本実施形態に係る焼付電極層６ａは空隙６２を有するため焼付電極層６ａの形成後の冷却時などに、焼付電極層６ａが素子本体４に対して締め付ける方向の応力を抑制できる。その結果、基板への実装後のたわみなどによる積層セラミックコンデンサ２の破損を抑制できる。すなわち、本実施形態に係る積層セラミックコンデンサ２は基板などへの実装強度が高い。

また、本実施形態に係る焼付電極層６ａには銅および銅合金のうち少なくともいずれか一方が主成分として含まれるため電気伝導度が高い。しかし、銅または銅合金はむき出しの状態だと内部まで酸化してしまう虞がある。これに対して、本実施形態に係る焼付電極層６ａの空隙６２の内壁表面の少なくとも一部はニッケルおよびニッケル合金のうち少なくともいずれか一方で構成されている皮膜部６４で被覆されている。ニッケルおよびニッケル合金は不導体皮膜を作る。このため不導体皮膜が形成されたニッケル等で構成された皮膜部６４により被覆された銅等は酸化されにくい。これにより焼付電極層６ａの電気伝導度はさらに向上する。その結果、本実施形態に係る積層セラミックコンデンサ２はＥＳＲを低く維持することができる。

また、外部電極６が酸化されにくいように、焼付電極層６ａの主成分をニッケルにした場合、ニッケルの不導体皮膜によりＥＳＲが高くなる。これに対して、本実施形態では、上記の通り焼付電極層６ａの主成分は銅および銅合金のうち少なくともいずれか一方であるため、焼付電極層６ａの主成分がニッケルの場合に比べてＥＳＲを低く維持できる。

また、本実施形態のように焼付電極層６ａの主成分が銅および銅合金のうち少なくともいずれか一方である場合は、焼付電極層６ａの主成分がニッケルの場合に比べて、基板などへの実装後のたわみなどで積層セラミックコンデンサ２が割れる可能性が低くなる。

さらに、本実施形態に係る焼付電極層６ａの主成分は銅および銅合金のうち少なくともいずれか一方であるため、焼付電極層６ａの主成分が銀である場合に生じ易いマイグレーションが発生しにくいため、信頼性の低下を抑制できる。

さらに、本実施形態では所定の皮膜部６４を有する焼付電極層６ａで構成されているため、樹脂電極に比べてＥＳＲを低く維持でき、また、樹脂電極に比べて高温での品質を保持し易い。

以上、本発明の実施形態について説明してきたが、本発明は、上述した実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々に改変することができる。

たとえば、本実施形態では、セラミック電子部品として積層セラミックコンデンサ２を例示したが、本発明のセラミック電子部品は、たとえば、バンドパスフィルタ、積層三端子フィルタ、サーミスタ、バリスタなどであってもよい。

また、本実施形態では、誘電体層１０と内部電極層１２とをＺ軸方向に積層したが、積層方向は、Ｘ軸方向またはＹ軸方向であってもよい。その場合、内部電極層１２の露出面に合わせて外部電極６を形成すればよい。また、素子本体４は、必ずしも積層体である必要はなく、単層であってもよい。さらに、内部電極層１２は、スルーホール電極を介して、素子本体４の外面に引き出されていてもよく、この場合、スルーホール電極と外部電極６とが電気的に接合する。

また、本実施形態では焼付電極層６ａに酸化物６３が含まれるが、焼付電極層６ａには酸化物６３が含まれなくてもよい。

以下、本発明をさらに詳細な実施例に基づき説明するが、本発明はこれら実施例に限定されない。

［実験１］
＜試料番号１＞
誘電体粉末の主原料として（Ｃａ_0.7Ｓｒ_0.3）（Ｔｉ_0.03Ｚｒ_0.97）Ｏ₃粉末を準備した。次に主原料１００モル部に対して、副成分としてのＭｎＣＯ₃粉末を２．１モル部秤量し、副成分としてのＡｌ₂Ｏ₃粉末を０．３モル部秤量し、副成分としてのＳｉＯ₂粉末を１．６モル部秤量した。これら副成分の各粉末をボールミルで湿式混合、乾燥、仮焼きして、副成分仮焼き粉末を得た。

次いで、誘電体粉末の主原料：１００質量部と、上記にて得られた副成分仮焼き粉末と、アクリル樹脂：７質量部と、可塑剤としてのフタル酸ブチルベンジル（ＢＢＰ）：４質量部と、溶媒としてのメチルエチルケトン：８０質量部とをボールミルで混合してペースト化し、誘電体層用ペーストを得た。

また、上記とは別に、ニッケル粒子：５６質量部と、ターピネオール：４０質量部と、エチルセルロース（分子量１４万）：４質量部と、ベンゾトリアゾール：１質量部とを、３本ロールにより混練し、ペースト化して内部電極層用ペーストを作製した。

そして、上記にて作製した誘電体層用ペーストを用いて、ＰＥＴフィルム上にグリーンシートを形成した。内部電極層用ペーストをスクリーン印刷し、グリーンシートを形成した。

グリーンシートを複数枚積層し、加圧接着することによりグリーン積層体とし、このグリーン積層体を所定サイズに切断することにより、グリーンチップを得た。

次いで、得られたグリーンチップについて、脱バインダ処理、焼成およびアニールを下記条件にて行って、焼結体（素子本体４）を得た。

脱バインダ処理条件は、保持温度：２６０℃、雰囲気：空気中とした。

焼成条件は、保持温度：１２５０℃とした。なお、雰囲気ガスは、加湿した窒素と酸素との混合ガスとし、酸素分圧が１０^-9ＭＰａ以下となるようにした。

アニール条件は、保持温度：１０５０℃、雰囲気ガス：加湿した窒素ガス（酸素分圧：１０^-8ＭＰａ以下）とした。

なお、焼成およびアニールの際の雰囲気ガスの加湿には、ウェッターを使用した。

次に、第１領域用ペーストをディップ法により素子本体４の外面（端面４ａおよび側面４ｂの一部）に塗布し、乾燥させた。その後、素子本体４を８００℃で、０．２時間保持して第１領域６ａ１を形成した。

なお、第１領域用ペーストには、焼成後に導体６１となる銅および焼成後に酸化物６２となる酸化ケイ素および酸化亜鉛が含まれていた。第１領域用ペーストに含まれた溶剤はターピネオールであった。

第１領域６ａ１が形成された素子本体４、メディアおよび研磨液をバレル研磨により混合した。バレル研磨後の素子本体４を洗浄液で洗浄し乾燥させた。このようにして第１領域６ａ１の外側表面に形成された空隙６２を塞いだ。

次に、第２領域用ペーストをディップ法により第１領域６ａ１の外側表面に塗布し、乾燥させた。その後、素子本体４を８００℃で、０．２時間保持して第２領域６ａ２を形成した。

なお、第２領域用ペーストには、樹脂粉末が含まれていた以外は第１領域用ペーストと同じ成分であった。第２領域用ペーストに含まれていた樹脂粉末はポリエチレンであった。また、第２領域用ペースト中の銅の濃度を第１領域用ペースト中の銅の濃度よりも高くした。

第２領域６ａ２を形成した後、焼付電極層６ａに対して、短時間ニッケルメッキを施し、すぐに水洗浄して余分なメッキ液を洗い流した。これにより焼付電極層６ａに形成された空隙６２の内壁表面に皮膜部６４を形成した。

皮膜部６４を形成した後、焼付電極層６ａが形成された素子本体４、チップ、メディアおよび溶媒をバレル研磨により混合した。バレル研磨後の素子本体４を洗浄液で洗浄し乾燥させた。これにより、焼付電極層６ａの外表面６ａｂに形成された空隙６２を塞いだ。

焼付電極層６ａの上には、ニッケルメッキ電極層６ｂ１および錫メッキ電極層６ｂ２を形成した。このようにして、外部電極６が形成されたコンデンサ試料（積層セラミックコンデンサ２）を得た。

このようにして、外部電極６が形成されたコンデンサ試料２（積層セラミックコンデンサ２）を得た。

得られたコンデンサ試料２の素子本体４のサイズは、Ｌ０×Ｗ０×Ｔ０＝３．２ｍｍ×１．６ｍｍ×１．６ｍｍであった。また、内部電極層１２に挟まれた誘電体層１０の数は８０であった。

得られたコンデンサ試料２をＸ－Ｚ面に平行に切断して、得られた断面をＰｔスパッタリングした。Ｐｔスパッタリングは日本電子（株）製のＪＦＣ－１６００オートファインコーターにて２０ｍＡ、２０ｓｅｃの条件で行った。スパッタリングされた断面について反射電子像の観察およびＥＤＳの観察を行った。反射電子像は（株）日立ハイテクサイエンス製の日立卓上顕微鏡 Ｍｉｎｉｓｃｏｐｅ（登録商標）ＴＭ３０３０にて１５ｋＶの条件で観察した。ＥＤＳはＢＲＵＫＥＲ ＱＵＡＮＴＡＸ ７０にて観察した。

その結果、焼付電極層６ａの主成分は銅であり、酸化物６３は酸化亜鉛および酸化ケイ素で構成されており、空隙６２の内壁表面の少なくとも一部は皮膜部６４で被覆されていることが確認できた。さらに、外表面６ａｂに接し、なおかつ３０μｍ×３０μｍの大きさ視野において、厚みが０．５μｍ以上であり長さが４μｍ以上の皮膜部６４が４箇所以上確認できた。また、外表面６ａｂに接し、なおかつ３０μｍ×３０μｍの大きさの視野において、円相当径で３μｍ以上の空隙６２のうち空隙６２の内部がニッケルで完全に埋まっている箇所が０箇所であることが確認できた。導体６１、空隙６２、酸化物６３および皮膜部６４の配置は図２～図４に示す通りであった。

また、内部電極層１２に挟まれた誘電体層１０の平均厚み（Ｔｄ）、内部電極層１２の平均厚み（Ｔｅ）、皮膜部６４の平均厚み（Ｔｃ）、外部電極６の平均厚み（Ｔｔ）および焼付電極層６ａの平均厚み（Ｔｓ）を測定した。それぞれ１０か所測定して平均値を求めた。結果は下記の通りであった。

内部電極層１２に挟まれた誘電体層１０の平均厚み（Ｔｄ）：６．２μｍ
内部電極層１２の平均厚み（Ｔｅ）：１．５μｍ
皮膜部６４の平均厚み（Ｔｃ）：１μｍ
外部電極６の平均厚み（Ｔｔ）：６４μｍ
焼付電極層６ａの平均厚み（Ｔｓ）：５９μｍ

得られたコンデンサ試料２について「ＥＳＲ」、「熱処理後ＥＳＲ」および「１０ｍｍたわみ評価」を下記の方法により行った。

ＥＳＲ
得られたコンデンサ試料２に対して周波数１０ＭＨｚにてＥＳＲを測定した。結果を表１に示す。

熱処理後ＥＳＲ
得られたコンデンサ試料２を２００℃の環境で２４時間放置することにより熱処理した。熱処理後のコンデンサ試料２に対してインピーダンスアナライザを用いて周波数１０ＭＨｚにてＥＳＲを測定した。結果を表１に示す。

１０ｍｍたわみ評価
２５℃においてデジタルＬＣＲメータにて１ｋＨｚ、１Ｖｒｍｓの条件で、１０個のコンデンサ試料の静電容量を測定した。次に図５に示すように、作製したコンデンサ試料１０２（積層セラミックコンデンサ２）を、はんだ（Ｓｎ９６．５％-Ａｇ３％-Ｃｕ０．５％）を用いて厚み１．６ｍｍのガラスエポキシ基板１０４に実装した。なお、図５のＬ１は４５ｍｍであった。その後、たわみ試験機を用いて、ガラスエポキシ基板１０４に、幅２０ｍｍ，Ｒ２３０の加圧治具１０６により、矢印Ｐ１の方向から、たわみ量ｆが１０ｍｍになるまで、たわみ応力を加えた。

２５℃においてデジタルＬＣＲメータにて１ｋＨｚ、１Ｖｒｍｓの条件で、１０個のコンデンサ試料の静電容量を測定し、静電容量の低下が発生した、または異音が発生したコンデンサ試料の個数を数えた。

＜試料番号２＞
試料番号２では、焼付電極層６ａに対して短時間ニッケルメッキを施さなかった以外は、試料番号１と同様にしてコンデンサ試料を得て、「皮膜部６４の平均厚み（Ｔｃ）」、「ＥＳＲ」および「熱処理後ＥＳＲ」の測定ならびに「１０ｍｍたわみ評価」を行った。結果を表１に示す。

＜試料番号３＞
試料番号３では、焼付電極層用ペーストに含有され、焼成後に焼付電極層６ａの主成分となる成分を銅に代えてニッケルとした以外は試料番号２と同様にしてコンデンサ試料を得て、「皮膜部６４の平均厚み（Ｔｃ）」、「ＥＳＲ」および「熱処理後ＥＳＲ」の測定ならびに「１０ｍｍたわみ評価」を行った。結果を表１に示す。

＜試料番号４＞
試料番号４では、焼付電極層６ａを形成せずに、下記の通り樹脂電極層を形成した以外は試料番号１と同様にしてコンデンサ試料を得て、「皮膜部６４の平均厚み（Ｔｃ）」、「ＥＳＲ」および「熱処理後ＥＳＲ」の測定ならびに「１０ｍｍたわみ評価」を行った。結果を表１に示す。

具体的には、試料番号１に記載の方法で得られた焼結体（素子本体４）に銅を含む下地電極層用ペーストを塗布し、８００℃にて焼き付けた。その後、未硬化の熱硬化性樹脂組成物エポキシ系樹脂と、銀粉末と、有機溶媒とを混錬して導電性熱硬化性樹脂組成物を準備した。下地電極層の外側表面に対して導電性熱硬化性樹脂組成物を塗布した。次に、導電性熱硬化性樹脂組成物が塗布された素子本体４を導電性熱硬化性樹脂組成物の硬化温度以上の雰囲気にして、素子本体４に樹脂電極層を形成した。

樹脂電極層の上には、ニッケルメッキ電極層６ｂ１および錫メッキ電極層６ｂ２を形成してコンデンサ試料（積層セラミックコンデンサ２）を得た。

＜試料番号５＞
試料番号５では、焼付電極層６ａの第２領域６ａ２の部分に施す短時間ニッケルメッキの時間を長くした以外は試料番号１と同様にしてコンデンサ試料を得て、「皮膜部６４の平均厚み（Ｔｃ）」、「ＥＳＲ」および「熱処理後ＥＳＲ」の測定ならびに「１０ｍｍたわみ評価」を行った。結果を表１に示す。試料番号５では外表面６ａｂに接し、なおかつ３０μｍ×３０μｍの大きさの視野において、円相当径で３μｍ以上の空隙６２の全てにおいて空隙６２の内部が完全にニッケルで埋まっていた。

試料番号１および試料番号２より、皮膜部６４を有する場合（試料番号１）は皮膜部６４を有していない場合（試料番号２）に比べてＥＳＲが低く、熱処理後ＥＳＲはより低くなることが確認できた。これは、試料番号１では空隙６２に皮膜部６４を有することから、銅を主成分とする焼付電極層６ａが酸化されにくいためであると考えられる。

試料番号１および試料番号３より、焼付電極層６ａの主成分が銅であり、皮膜部６４を有する場合（試料番号１）は、焼付電極層６ａの主成分がニッケルであり、皮膜部６４を有していない場合（試料番号３）に比べてＥＳＲが低く、熱処理後ＥＳＲはより低くなることが確認できた。これは、試料番号３では焼付電極層６ａの主成分であるニッケルが不導体皮膜を形成したためであると考えられる。

試料番号１および試料番号３より、焼付電極層６ａの主成分が銅であり、皮膜部６４を有する場合（試料番号１）は、焼付電極層６ａの主成分がニッケルであり、皮膜部６４を有していない場合（試料番号３）に比べて１０ｍｍたわみ評価が良好であることが確認できた。

試料番号１および試料番号４より、焼付電極層６ａの主成分が銅であり、皮膜部６４を有する焼付電極層６ａである場合（試料番号１）は、銀を含む樹脂電極層である場合（試料番号４）に比べてＥＳＲが低く、熱処理後ＥＳＲはより低くなることが確認できた。

試料番号１および試料番号５より、皮膜部６４の厚み（Ｔｃ）が１μｍの場合（試料番号１）は、焼付電極層６ａの空隙６２が皮膜部６４により完全に埋められた場合（試料番号５）に比べて、１０ｍｍたわみ評価が良好であることが確認できた。これは、試料番号１の場合は焼付電極層６ａに空隙が含まれているため、たわみによる不具合を抑制できたためであると考えられる。

［実験２］
＜試料番号１１＞
第１領域６ａ１の形成方法を下記の通りとして、「第２比率Ｎｉ／Ｃｕ－第１比率Ｎｉ／Ｃｕ」を測定し、下記の方法により「１５ｍｍたわみ評価」を行った以外は、試料番号１と同様にして「ＥＳＲ」の測定および「１０ｍｍたわみ評価」を行った。結果を表２に示す。

試料番号１１では、試料番号１と同様にして素子本体４を得た。次いで、樹脂粉末を含む第１領域用ペーストをディップ法により素子本体４の外面（端面４ａおよび側面４ｂの一部）に塗布し、乾燥させた。その後、素子本体４を８００℃で、０．２時間保持して第１領域６ａ１を形成した。

第１領域６ａ２に対して、短時間ニッケルメッキを施し、すぐに水洗浄して余分なメッキ液を洗い流した。これにより第１領域６ａ１に形成された空隙６２の表面に皮膜部６４を形成した。

皮膜部６４を形成した後、第１領域６ａ１が形成された素子本体４、チップ、メディアおよび研磨液をバレル研磨により混合した。バレル研磨後の素子本体４は、洗浄液で洗浄し乾燥させた。第１領域６ａ１の外側表面に形成された空隙６２を塞いだ。以後は、試料番号１と同様にして第２領域６ａ２を形成し、コンデンサ試料２を得た。

１５ｍｍたわみ評価
２５℃においてデジタルＬＣＲメータにて１ｋＨｚ、１Ｖｒｍｓの条件で、１０個のコンデンサ試料の静電容量を測定した。次に図５に示すように、作製したコンデンサ試料１０２（積層セラミックコンデンサ２）を、はんだ（錫９６．５％-銀３％-銅０．５％）を用いて厚み１．６ｍｍのガラスエポキシ基板１０４に実装した。なお、図５のＬ１は４５ｍｍであった。その後、たわみ試験機を用いて、ガラスエポキシ基板１０４に、幅２０ｍｍ，Ｒ２３０加圧治具１０６により、矢印Ｐ１の方向から、たわみ量ｆが１５ｍｍになるまで、たわみ応力を加えた。

２５℃においてデジタルＬＣＲメータにて１ｋＨｚ、１Ｖｒｍｓの条件で、１０個のコンデンサ試料の静電容量を測定し、静電容量の低下が発生した、または異音が発生したコンデンサ試料の個数を数えた。

＜試料番号１２、１３＞
短時間ニッケルメッキの時間を変化させることにより、（第２比率Ｎｉ／Ｃｕ－第１比率Ｎｉ／Ｃｕ）を変化させて、「第２比率Ｎｉ／Ｃｕ－第１比率Ｎｉ／Ｃｕ」を測定した以外は試料番号１と同様にして「ＥＳＲ」の測定および「１０ｍｍたわみ評価」を行い、さらに上記の方法により「１５ｍｍたわみ評価」を行った。結果を表２に示す。

表２より、（第２比率Ｎｉ／Ｃｕ－第１比率Ｎｉ／Ｃｕ）が０．０２以上の場合（試料番号１２、１３）は、（第２比率Ｎｉ／Ｃｕ－第１比率Ｎｉ／Ｃｕ）が－０．００１の場合（試料番号１１）に比べて１５ｍｍたわみ評価が良好であることが確認できた。

［実験３］
＜試料番号２１～２５＞
第２領域用ペーストに含まれる樹脂粉末の含有量を変化させることにより導体面積比率および空隙面積比率を変化させて、上記の実施形態に記載の方法により「導体面積比率の平均値」および「空隙面積比率の平均値」を測定した以外は試料番号１と同様にして「ＥＳＲ」を測定し、「１０ｍｍたわみ評価」および「１５ｍｍたわみ評価」を行った。結果を表３に示す。

表３より、導体面積比率が０．５５～０．７５であり、空隙面積比率が０．１～０．２５の場合（試料番号２２～２４）は、導体面積比率が０．５２であり、空隙面積比率が０．２６の場合（試料番号２１）に比べてＥＳＲがより良好であることが確認できた。

表３より、導体面積比率が０．５５～０．７５であり、空隙面積比率が０．１～０．２５の場合（試料番号２２～２４）は、導体面積比率が０．８１であり、空隙面積比率が０．０９の場合（試料番号２５）に比べて１５ｍｍたわみ評価が良好であることが確認できた。

＜試料番号３１～３５＞
試料番号３１～３５では、短時間ニッケルメッキの時間を変化させることにより、全体比率Ｎｉ／Ｃｕおよび皮膜部の平均厚み（Ｔｃ）を変化させて「全体比率Ｎｉ／Ｃｕ比率」および「皮膜部の平均厚み（Ｔｃ）」を測定した以外は試料番号１と同様にして「熱衝撃後ＥＳＲ」の測定および「１０ｍｍたわみ評価」を行い、さらに上記の方法により「１５ｍｍたわみ評価」を行った。結果を表４に示す。

表４より、全体比率Ｎｉ／Ｃｕが０．０８～０．２であり、皮膜部の平均厚み（Ｔｃ）が０．５～３の場合（試料番号３２～３４）は、全体比率Ｎｉ／Ｃｕが０．０６９であり、皮膜部の平均厚み（Ｔｃ）が０．４８の場合（試料番号３１）に比べて熱衝撃後ＥＳＲが良好であることが確認できた。

表４より、全体比率Ｎｉ／Ｃｕが０．０８～０．２であり、皮膜部の平均厚み（Ｔｃ）が０．５～３の場合（試料番号３２～３４）は、全体比率Ｎｉ／Ｃｕが０．２１１であり、皮膜部の平均厚み（Ｔｃ）が３．４の場合（試料番号３５）に比べて１５ｍｍたわみ評価が良好であることが確認できた。

２，１０２ … 積層セラミックコンデンサ（コンデンサ試料）
４ … 素子本体
４ａ … 端面
４ｂ … 側面
１０ … 誘電体層（セラミック層）
１２ … 内部電極層
６ … 外部電極
６ａ … 焼付電極層
６ａ１ … 第１領域
６ａ２ … 第２領域
６１ … 導体
６２ … 空隙
６３ … 酸化物
６４ … 皮膜部
６ａｂ … 外表面（焼付電極層とメッキ電極層との境界）
６ｂ … メッキ電極層
６ｂ１ … Ｎｉメッキ層
６ｂ２ … Ｓｎメッキ層
４６ … 接合境界
１０４ … ガラスエポキシ基板
１０６ … 加圧治具

Claims (6)

1. セラミック層と内部電極層とを有する素子本体と、
   前記素子本体の端面に形成してあり、前記内部電極層の少なくとも一端と電気的に接続している外部電極と、を有するセラミック電子部品であって、
   前記外部電極が、焼付電極層を有し、
   前記焼付電極層には銅および銅合金のうち少なくともいずれか一方が主成分として含まれ、
   前記焼付電極層は空隙を有し、
   前記空隙を規定する内壁表面の少なくとも一部は、ニッケルおよびニッケル合金のうち少なくともいずれか一方を含む皮膜部で被覆されているセラミック電子部品。
2. 前記焼付電極層が、第１領域および第２領域を有し、
   前記第１領域は、前記素子本体の端面と接しており前記素子本体との接合境界の近傍に位置し、
   前記第２領域は、前記第１領域の外側に位置し前記焼付電極層の外表面を構成しており、
   前記第１領域における銅原子に対するニッケル原子の原子数の比率を第１比率Ｎｉ／Ｃｕとし、
   前記第２領域における銅原子に対するニッケル原子の原子数の比率を第２比率Ｎｉ／Ｃｕとしたとき、
   （第２比率Ｎｉ／Ｃｕ－第１比率Ｎｉ／Ｃｕ）が０．０２以上である請求項１に記載のセラミック電子部品。
3. 前記焼付電極層の単位断面積における導体の合計断面積の比で表される導体面積比率が０．５５～０．７５である請求項１または２に記載のセラミック電子部品。
4. 前記焼付電極層の単位断面積における前記空隙の合計断面積の比で表される空隙面積比率が０．１～０．２５である請求項１～３のいずれかに記載のセラミック電子部品。
5. 前記焼付電極層の全体における銅原子に対するニッケル原子の原子数の比率（全体比率Ｎｉ／Ｃｕ）が０．０８～０．２である請求項１～４のいずれかに記載のセラミック電子部品。
6. 前記焼付電極層は、ケイ素および亜鉛のうち少なくともいずれか一方を含む酸化物を含む請求項１～５のいずれかに記載のセラミック電子部品。

Images