CN115938801A - 陶瓷电子部件 - Google Patents

陶瓷电子部件 Download PDF

Info

Publication number
CN115938801A
CN115938801A CN202211089590.0A CN202211089590A CN115938801A CN 115938801 A CN115938801 A CN 115938801A CN 202211089590 A CN202211089590 A CN 202211089590A CN 115938801 A CN115938801 A CN 115938801A
Authority
CN
China
Prior art keywords
electrode layer
region
ratio
nickel
baked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211089590.0A
Other languages
English (en)
Inventor
井口俊宏
高桥哲弘
福冈智久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN115938801A publication Critical patent/CN115938801A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明提供一种陶瓷电子部件，其具有：元件主体，其具有陶瓷层和内部电极层；外部电极，其形成于元件主体的端面，与内部电极层的至少一端电连接，外部电极具有烧附电极层，在烧附电极层中含有铜及铜合金中的至少任一方作为主成分，烧附电极层具有空隙，规定空隙的内壁表面的至少一部分由含有镍及镍合金中的至少任一方的皮膜部包覆。

Description

陶瓷电子部件
技术领域
本发明涉及具有外部电极的陶瓷电子部件。
背景技术
如专利文献1所示，已知有一种电子部件，其具备含有陶瓷成分的元件主体和形成于该元件主体的外表面的外部电极。广泛采用烧附电极层作为陶瓷电子部件的外部电极，烧附电极层能够通过将含有导体粉末和玻璃料的导电膏体涂布于元件主体表面并烧附而形成。
在高温下使用具有这样的烧附电极层的电子部件的情况等下，有时外部电极被氧化，电子部件的等效串联电阻(ESR)增大。另外，在以往的陶瓷电子部件中，向基板等的安装强度为技术课题。
现有技术文献
专利文献
专利文献1：日本特开平4-171912号公报
发明内容
发明所要解决的问题
本发明鉴于这样的实际情况而提出，其目的在于提供一种向基板等的安装强度高，而且能够维持低的ESR的陶瓷电子部件。
用于解决问题的技术方案
为了实现上述的目的，本发明提供一种陶瓷电子部件，其具有：
元件主体，其具有陶瓷层和内部电极层；
外部电极，其形成于所述元件主体的端面，与所述内部电极层的至少一端电连接，其中，
所述外部电极具有烧附电极层，
在所述烧附电极层中包含铜及铜合金中的至少任一方作为主成分，
所述烧附电极层具有空隙，
规定所述空隙的内壁表面的至少一部分由含有镍及镍合金中的至少任一方的皮膜部包覆。
本发明人发现，陶瓷电子部件通过具有上述的结构，向基板等的安装强度提高，而且能够维持低的ESR。获得上述的效果的理由未必明确，但考虑以下所示的原因。
在本发明的陶瓷电子部件中，因为烧附电极层具有空隙，所以在烧附电极层向元件主体的形成后的冷却时等，能够抑制烧附电极层紧固于元件主体的方向的应力。其结果，认为提高向基板等的安装强度，能够抑制安装后的基板的挠曲等引起的陶瓷电子部件的特性劣化或破损等。
而且，在本发明的陶瓷电子部件中，因为烧附电极层的主成分是铜及铜合金中的至少任一方，所以烧附电极层自身的导电度高。另外，本发明的烧附电极层中所含的空隙的内壁表面的至少一部分被由镍及镍合金中的至少任一方构成的皮膜部包覆。镍及镍合金制作非动态皮膜。因此，由形成有非动态皮膜的由镍等形成的皮膜部包覆的铜等难以被氧化。由此，烧附电极层的导电度进一步提高。作为结果，能够维持低的陶瓷电子部件的ESR。
优选的是，所述烧附电极层具有第一区域及第二区域，
所述第一区域与所述元件主体的端面相接，位于与所述元件主体的接合边界的附近，
所述第二区域位于所述第一区域的外侧，构成所述烧附电极层的外表面，在将所述第一区域中的镍原子相对于铜原子的原子数的比率设为第一比率Ni/Cu，
将所述第二区域中的镍原子相对于铜原子的原子数的比率设为第二比率Ni/Cu时，
(第二比率Ni/Cu-第一比率Ni/Cu)为0.02以上。
因为第二区域是外侧(远离元件主体的一侧)的区域，所以铜等不易被氧化。因此，通过提高外侧的区域即第二区域的镍的比率，能够进一步提高抑制随时间变化或温度变化引起的ESR的增大等的效果。
优选的是，由导体的合计截面积在所述烧附电极层的单位截面积中的比表示的导体面积比率为0.55～0.75。
通过将导体面积比率设置在上述的范围内，向基板等的安装强度进一步提高，而且能够维持更低的ESR。
优选的是，由所述空隙的合计截面积在所述烧附电极层的单位截面积中的比表示的空隙面积比率为0.1～0.25。
通过将空隙面积比率设置在上述的范围内，向基板等的安装强度进一步提高，而且能够维持更低的ESR。
优选的是，所述烧附电极层整体中的镍原子相对于铜原子的原子数的比率(整体比率Ni/Cu)为0.08～0.2。
通过将整体比率Ni/Cu设置在上述的范围内，更容易在空隙的内壁表面形成含有镍的皮膜部，还能够进一步抑制温度变化引起的ESR的变化，而且向基板等的安装强度进一步提高。
所述烧附电极层也可以含有氧化物，所述氧化物含有硅及锌中的至少任一方。
附图说明
图1是表示本发明的一实施方式的层叠陶瓷电容器的概略截面图。
图2是将图1所示的区域II放大的主要部分截面图。
图3是将图2所示的区域III放大的主要部分截面图。
图4是将图3所示的区域IV放大的主要部分截面图。
图5是本发明的实施例的说明图。
具体实施方式
以下，基于附图所示的实施方式对本发明详细地进行说明。
在本实施方式中，作为本发明的陶瓷电子部件的一例，对图1所示的层叠陶瓷电容器2进行说明。层叠陶瓷电容器2具有元件主体4和形成于该元件主体4的外表面的一对外部电极6。
图1所示的元件主体4的形状通常为大致长方体状，具有在X轴方向上对置的两个端面4a、在Y轴方向上对置的两个侧面4b、以及在Z轴方向上对置的两个侧面4b。其中，元件主体4的形状没有特别限制，也可以是椭圆柱状、圆柱状、其他棱柱状等。另外，元件主体4的外形尺寸也没有特别限制，例如，能够将X轴方向的长度(L0)设为0.4～5.7mm，将Y轴方向的宽度(W0)设为0.2～5.0mm，将Z轴方向的高度(T0)设为0.2～3.0mm。
在本实施方式中，X轴、Y轴、Z轴相互垂直。另外，在本实施方式中，“内侧”是指更靠近层叠陶瓷电容器2的中心的一侧，“外侧”是指更远离层叠陶瓷电容器2的中心的一侧。
元件主体4具有与包含X轴及Y轴的平面实质上平行的电介质层10(陶瓷层)和内部电极层12，在元件主体4的内部，电介质层10和内部电极层12沿着Z轴方向(层叠方向)交替层叠。在此，“实质上平行”是指虽然大部分平行，但也可以具有稍微不平行的部分，电介质层10和内部电极层12也可以轻微地存在凹凸或倾斜。
另外，根据图1，元件主体4的X轴方向上的端面4a是平面，换言之，电介质层10和内部电极层12被层叠为齐平面。但是，元件主体4的X轴方向上的端面4a也可以具有不是平面的部分。另外，电介质层10和内部电极层12也可以不为齐平面，而是以例如削去电介质层10的一部分、或内部电极层12的一部分突出的状态层叠。
电介质层10的材料没有特别限制，能够包含由例如ABO3表示的钙钛矿型化合物、钨青铜型化合物等作为主成分，优选的是，在电介质层10中包含由ABO3表示的钙钛矿型化合物作为主成分。
电介质层10的主成分是指在电介质层10中含80质量％以上的成分。
由ABO3表示的钙钛矿型化合物例如也可以是由(Ba1-a-bSraCab)m(Ti1-c-dZrcHfd)O3表示的钙钛矿型化合物，满足0.94<m<1.1、0≤a≤1、0≤b≤1、0≤c≤1及0≤d≤1的式子。
m表示A位点和B位点的元素比率，例如0.94<m<1.1。
a表示锶(Sr)的元素比率，例如0≤a≤1，优选为0≤a<1。
b表示钙(Ca)的元素比率，0≤b≤1，优选为0≤b<1。
c表示锆(Zr)的元素比率，0≤c≤1，优选为0≤c<1。
d表示铪(Hf)的元素比率，0≤d≤1，优选为0≤d<1。
此外，上述组成式中的氧(O)的元素比率也可以从化学计量组成稍微偏离。
本实施方式的电介质层10除了这些主成分之外，也可以含有锰化合物、镁化合物、铬化合物、镍化合物、稀土类元素化合物、硅化合物、锂化合物、硼化合物、钒化合物等副成分。副成分的种类或组合、及其添加量没有特别限制。
被内部电极层12夹持的电介质层10的平均厚度(Td)没有特别限制，例如优选为30μm以下，更优选为15μm以下，进一步优选为10μm以下。另外，电介质层10的层叠数根据所期望的特性确定即可，没有特别限制。例如，能够设为20层以上，更优选设为50层以上。
另一方面，内部电极层12层叠在各电介质层10之间，其层叠数根据电介质层10的层叠数确定。而且，内部电极层12的每一层的平均厚度(Te)没有特别限制，例如，能够设为3.0μm以下。
而且，对于多个内部电极层12，以一端部在元件主体4的在X轴方向上对置的两个端面4a交替露出的方式层叠。而且，一对外部电极6各自形成于元件主体4的一端面4a，与交替配置的内部电极层12的露出端电连接。通过这样形成内部电极层12及外部电极6，由外部电极6和内部电极层12构成电容器电路。
即，内部电极层12作为电容器电路的一部分，实现向各电介质层10施加电压的功能。因此，内部电极层12的材质含有导电材料而构成。作为具体的材质，能够使用例如铜、镍、银、钯、金、铂、或含有这些金属元素中至少一种的合金。更优选的是，因为电介质层10的构成材料具有耐还原性，所以内部电极层12中所含的导电材料是镍或镍合金。另外，在将镍或镍合金作为主成分的情况下，也可以含有选自锰、铜、铬等中的一种以上的内部电极用副成分。
此外，在内部电极层12中，除了上述的导电材料之外，可以含有电介质层10中所含的陶瓷成分作为常用材料，也可以含有微量(例如，约0.1质量％以下)的硫黄或磷等非金属成分。
如图1所示，本实施方式的外部电极6一体具有形成于元件主体4的X轴方向上的端面4a的端面部和在元件主体4的四个侧面4b上形成于X轴方向上的端部的延长部。即，一对外部电极6形成为各自从元件主体4的端面4a向侧面4b环绕。此外，一对外部电极6以在X轴方向上不相互接触的方式绝缘。
如上所述，在本实施方式中，外部电极6的延长部分别形成于元件主体4的四个侧面4b。其中，外部电极6的延长部不是必须的，外部电极6也可以仅由端面部构成。或者，在将层叠陶瓷电容器2对基板进行表面安装的情况下，外部电极6的延长部至少形成于基板的与安装面对置的侧面4b形成即可，也可以不形成于与安装面相反侧的侧面4b。
图2是将图1的II部放大的概略截面图。此外，在图2中，示出一对外部电极6中的一方，但另一外部电极6也具有与图2同样的特征。以下，基于图2，对本实施方式的外部电极6的详细特征进行说明。
如图2所示，外部电极6具有包含导体61、空隙62以及氧化物63的烧附电极层6a。另外，就烧附电极层6a而言，规定空隙62的内壁表面的至少一部分由皮膜部64包覆。皮膜部64含有镍及镍合金中至少一部分。此外，皮膜部64在图2中未图示，但在后述的图3及图4中进行图示。
在烧附电极层6a中含有铜及铜合金中的至少任一方作为主成分。即，铜和/或铜合金构成导体61。此外，皮膜部64也包含在导体61中。即，在后述的导体面积比率的计算时，也将皮膜部64包含在导体61中进行计算。烧附电极层6a的主成分是指在烧附电极层6a中含80质量％以上的成分。
在含有铜合金作为导体61的情况下，在导体61中，除了铜以外，可包含铝、镍、银、钯、锡、锌、磷、铁、锰等元素。而且，铜以外的构成导体61的元素相对于铜100摩尔份，优选设为5摩尔份以下。
构成本实施方式的氧化物63的成分没有特别限制，但含有硅及锌中至少一方。氧化物63除了硅及锌以外，还可以含有硼、铝、锆、锰、镁、钛、钾、钠、钙、锶、钡、磷、稀土类元素。氧化物63可以是玻璃，也可以不是玻璃。
烧附电极层6a与元件主体4的外表面(端面4a)相接。
外部电极6可以由单一的烧附电极层6a构成，也可以将多个电极层层叠而构成。在由多个电极层构成外部电极6的情况下，以与元件主体4的外表面相接的方式形成烧附电极层6a，在该烧附电极层6a之上形成其他烧附电极层6a或树脂电极层、或者镀敷电极层等。
如图2所示，外部电极6优选具有镀敷电极层6b。通过形成镀敷电极层6b，外部电极6的焊锡润湿性良好。在图2中，对由烧附电极层6a-镀镍层6b1-镀锡层6b2的三层结构(按照记载的顺序层叠)构成的外部电极6进行例示。
与端面4a相接的烧附电极层6a的平均厚度(Ts)能够设为5～200μm，优选设为20～50μm。另外，在外部电极6由多个电极层构成的情况下，外部电极6的平均厚度(Tt)能够设为约5～300μm，优选为100μm以下。
在本实施方式中，由导体61的合计截面积在烧附电极层6a的单位截面积中的比表示的导体面积比率没有特别限制，但优选为0.55～0.75，更优选为0.56～0.74。导体面积比率在上述的范围内的情况与超过上述的范围的情况相比，层叠陶瓷电容器2更不易由于挠曲而损坏。另外，导体面积比率在上述的范围内的情况与低于上述的范围的情况相比，能够维持更低的ESR。
此外，“单位截面积”优选为至少包含接合边界46附近～外表面6ab附近的面积。
在本实施方式中，由空隙62的合计截面积在烧附电极层6a的单位截面积中的比表示的空隙面积比率没有特别限制，但优选为0.1～0.25，更优选为0.12～0.24。空隙面积比率在上述的范围内的情况与超过上述的范围的情况相比，能够维持更低的ESR。另外，空隙面积比率在上述的范围内的情况与低于上述的范围的情况相比，层叠陶瓷电容器2更不易由于挠曲而损坏。
在本实施方式中，烧附电极层6a的整体中的镍原子相对于铜原子的原子数的比率(整体比率Ni/Cu)优选为0.08～0.2，更优选为0.082～0.191。整体比率Ni/Cu在上述的范围内的情况与超过上述的范围的情况相比，层叠陶瓷电容器2更不易由于挠曲而损坏。整体比率Ni/Cu在上述的范围内的情况与低于上述的范围的情况相比，容易形成皮膜部64，因此，即使在以高温进行热处理的情况下，也能够维持更低的ESR。
图3是将图2的III部放大的概略截面图。如图3所示，在本实施方式中，烧附电极层6a至少分为两个区域，具有第一区域6a1及第二区域6a2。
第一区域6a1与元件主体4的端面4a相接，位于元件主体4和烧附电极层6a的边界即接合边界46的附近。此外，如图3所示，本实施方式的接合边界46不是元件主体4和烧附电极层6a的严格的边界，被表示为大致位于元件主体4和烧附电极层6a的边界的直线。
另一方面，第二区域6a2位于第一区域6a1的外侧，构成烧附电极层6a的外表面6ab。即，第二区域6a2是与镀敷电极层6b相接的外表面6ab附近区域。
第一区域6a1的厚度(t1)和第二区域6a2的厚度(t2)例如通过下述的方法确定。
对于层叠陶瓷电容器2的外部电极6获得X-Z方向上的截面。接着，引出相当于烧附电极层6a的厚度(Ts)的烧附电极层厚度线段。即，烧附电极层厚度线段是与X轴方向平行且从元件主体4的端面4a至外表面6ab的线段。在烧附电极层厚度线段上的等间隔的10点以上的测定点上求出镍原子相对于铜原子的原子数的比率(Ni/Cu)。分别比较烧附电极层厚度线段上的相邻的两个测定点的Ni/Cu，与元件主体4侧相比，外表面6ab侧的Ni/Cu大，差为0.02以上，并且将差的绝对值最大的两点之间的中间点认定为第一区域6a1和第二区域6a2的区域边界点。即，从区域边界点至元件主体4的端面4a为第一区域6a1，从区域边界点至外表面6ab为第二区域6a2。另外，从区域边界点至元件主体4的端面4a的距离为第一区域6a1的厚度(t1)，从区域边界点至外表面6ab的距离为第二区域6a2的厚度(t2)。
第一区域6a1的厚度(t1)优选为烧附电极层6a的厚度(Ts)的15～35％，更优选为20～30％。
此外，后述的第一比率Ni/Cu也可以是上述的烧附电极层厚度线段的各测定点中第一区域6a1的各测定点的Ni/Cu的平均。另外，后述的第二比率Ni/Cu也可以是上述的烧附电极层厚度线段的各测定点中第二区域6a2的各测定点的Ni/Cu的平均。
就第一区域6a1的导体61和第二区域6a2的导体61而言，组成也可以分别不同，但优选为共通的组成。
图4是将图3的IV部放大的概略截面图。如图3及图4所示，在本实施方式中，规定空隙62的内壁表面的至少一部分被由镍或镍合金构成的皮膜部64包覆。即，皮膜部64可以覆盖空隙62的表面整体，也可以仅覆盖一部分，但优选未将空隙62的内部完全填充。另外，皮膜部64的厚度可以不均匀，也可以存在凹凸。
如上所述，皮膜部64始终覆盖空隙62的内壁表面。因此，在本实施方式中，在与外表面6ab相接，并且30μm×30μm的大小的视野中，按等效圆直径算3μm以上的空隙62中空隙62的内部由镍和/或镍合金完全填充的部位优选为一处以下，更优选为零处。此外，等效圆直径表示具有与该形状的面积相同的面积的圆的直径。
另外，也可以在空隙62的内部含有氧化物63，也可以在导体61和氧化物63之间形成有皮膜部64。
皮膜部64的平均厚度(Tc)没有特别限制，为0.5～3μm，优选为0.58～2.9μm。皮膜部64的平均厚度在上述的范围内的情况与超过上述的范围的情况相比，层叠陶瓷电容器2更不易由于挠曲而损坏。另外，皮膜部64的平均厚度在上述的范围内的情况与低于上述的范围的情况相比，容易获得皮膜部64的效果，因此，即使在以高温进行热处理的情况下，也能够维持更低的ESR。
在本实施方式中，在与外表面6ab相接，并且30μm×30μm的大小的视野中，优选确认到厚度为0.5μm以上，长度为4μm以上的皮膜部64为四处以上。
在本实施方式中，在将第一区域6a1中的镍原子相对于铜原子的原子数的比率设为第一比率Ni/Cu，将第二区域6a2中的镍原子相对于铜原子的原子数的比率设为第二比率Ni/Cu时，(第二比率Ni/Cu-第一比率Ni/Cu)优选为0.02以上，更优选为0.023～0.073。其原因在于，第二区域6a2因为是外侧的区域，所以是铜容易氧化的区域，因此，与第一区域6a1相比，形成皮膜部64的必要性高。即，通过提高外侧的区域即第二区域的镍的比率，能够进一步提高抑制随时间变化或温度变化等引起的ESR的增大等的效果。
此外，外部电极6能够通过基于SEM(扫描电子显微镜)或STEM(扫描透射电子显微镜)等的截面观察来解析。另外，在进行截面观察时，导体61、氧化物63及皮膜部64的组成能够通过进行基于电子束显微分析仪(EPMA)的成分分析来测定。在本实施方式中，在通过EPMA进行成分分析等的情况下，能够使用EDS(能量色散分光计)或者WDS(波长色散分光计)作为X射线分光计。优选的是，成分分析在至少在三个部位以上实施，通过测定结果的平均值计算导体61、氧化物63及皮膜部64的组成。
例如烧附电极层6a的导体面积比率及空隙面积比率能够通过对通过SEM或STEM等的截面观察而获得的截面照片进行图像解析来测定。在利用SEM的反射电子像或STEM的HAADF像等观察烧附电极层6a的截面的情况下，通常能够将密度通常比其他部分高的导体61识别为对比度鲜明的部分。与此相对，通常能够将氧化物63识别为对比度暗淡的部分，通常能够将空隙62识别为对比度比氧化物63更暗淡的部分。因此，通过将截面照片二值化，导体面积比率通常能够作为对比度鲜明的部分相对于测定视野整体的面积的面积的比率计算。另外，空隙面积比率通常能够作为对比度更暗淡的部分的面积相对于测定视野整体的面积的比率计算。
具体而言，导体面积比率的平均值通过下述的方法求出。将包含从X-Z截面的至少接合边界46附近至外表面6ab附近的面积设为单位截面积(L)。对五处单位截面积分别求出导体61的合计面积(M)，计算M/L的平均值。
另外，空隙面积比率的平均值通过下述的方法求出。将包含从X-Z截面的至少接合边界46附近至外表面6ab附近的面积设为单位截面积(L)。对五处单位截面积分别求出空隙62的合计面积(N)，计算N/L的平均值。
接着，对图1所示的层叠陶瓷电容器2的制造方法的一例进行说明。
首先，对元件主体4的制造工序进行说明。在元件主体4的制造工序中，准备在烧成后成为电介质层10的电介质层用膏体和在烧成后成为内部电极层12的内部电极层用膏体。
电介质层用膏体例如通过如下的方法制造。首先，通过湿式混合等方法将电介质原料均匀地混合，并使其干燥。之后，通过在规定的条件下进行热处理，获得预烧粉末。接着，向获得的预烧粉末中加入公知的有机载体或公知的水基载体进行混炼，制备电介质层用膏体。通过利用刮刀法等方法将由此获得的电介质层用膏体片材化，获得陶瓷生片。此外，在电介质层用膏体中，根据需要，也可以含有选自各种分散剂、增塑剂、电介质、副成分化合物、玻璃料等中的添加物。
另一方面，内部电极层用膏体是将由导电性金属或其合金构成的导电性粉末和公知的粘合剂或溶剂混炼而制备。此外，在内部电极层用膏体中，根据需要，也可以含有陶瓷粉末(例如钛酸钡粉末或锆酸钙锶粉末)作为常用材料。常用材料发挥在烧成过程中抑制导电性粉末的烧结的作用。
接着，在陶瓷生片上通过丝网印刷等各种印刷法或转印法按照规定的图案涂布内部电极层用膏体。而且，在将形成有内部电极图案的生片层叠多层之后，沿层叠方向冲压，由此获得母层叠体。此外，此时，以陶瓷生片位于母层叠体的层叠方向上的上表面及下表面的方式将陶瓷生片和内部电极图案层叠。
利用切割锯或切刀将通过上述的工序获得的母层叠体切断成规定的尺寸，获得多个生坯芯片。生坯芯片根据需要也可以为了去除增塑剂等而进行固化干燥，也可以在固化干燥后使用卧式离心滚筒机等进行滚筒抛光。在滚筒抛光中，通过将生坯芯片与介质及抛光液一起投入滚筒容器内，并对该滚筒容器赋予旋转运动或振动等，抛光在切断时产生的毛刺等不需要的部位，在生坯芯片的角部形成圆角(角R)。此外，将滚筒抛光后的生坯芯片用水等洗涤液洗涤并使其干燥。
接着，对在上述中获得的生坯芯片实施脱粘合剂处理及烧成处理，获得元件主体4。
脱粘合剂处理的条件根据电介质层10的主成分组成或内部电极层12的主成分组成适当地确定即可，没有特别限制。例如，优选将升温速度设为5～300℃/小时，优选将保持温度设为180～400℃，优选将温度保持时间设为0.5～24小时。另外，将脱粘合剂气氛设为空气或者还原性气氛。
烧成处理的条件根据电介质层10的主成分组成或内部电极层12的主成分组成适当地确定即可，没有特别限制。例如，烧成时的保持温度优选为1200～1400℃，更优选为1220～1300℃，其保持时间优选为0.5～8小时，更优选为1～3小时，升温速度及冷却速度(降温速度)优选为50～500℃/小时。另外，烧成气氛优选设为还原性气氛，作为气氛气体，例如，能够将氮和氢的混合气体加湿使用。而且，在由镍或镍合金等贱金属构成内部电极层12的情况下，优选将烧成气氛中的氧分压设为1.0×10-14～1.0×10-10MPa。
此外，在烧成处理后，也可以根据需要实施退火。退火是用于对电介质层10进行再氧化的处理，在还原性气氛中实施了烧成处理的情况下，优选实施退火。退火处理的条件也是根据电介质层10的主成分组成等适当地确定即可，没有特别限制。例如，优选将保持温度设为950～1150℃，优选将温度保持时间设为0～20小时，优选将升温速度及降温速度设为50～500℃/小时。另外，优选使用加湿的氮气体等作为气氛气体，退火气氛中的氧分压优选设为1.0×10-9～1.0×10-5MPa。
在上述的脱粘合剂处理、烧成处理及退火处理中，为了对氮气或混合气体等进行加湿，使用例如加湿器等即可，在该情况下，水温优选为约5～75℃。另外，脱粘合剂处理、烧成处理及退火处理可以连续行，也可以独立进行。
接着，在上述中获得的元件主体4的外表面上形成烧附电极层6a的第一区域6a1。在第一区域6a1的形成中，准备第一区域用膏体。在第一区域用膏体中含有在烧附处理后成为导体61的铜等金属粉末和成为氧化物63的氧化硅粉末及氧化锌粉末等氧化物粉末。另外，在第一区域用膏体中，除了上述之外，还可适当地含有粘合剂、溶剂、分散剂、增塑剂等副成分原料等。
成为氧化物63的氧化硅及氧化锌也可以作为玻璃粉末含在导电性膏体中。玻璃粉末例如能够通过下述的方法制造。将氧化锌粉末、氧化硅粉末、氧化硼粉末、碳酸钡粉末、其他氧化物粉末等起始原料以规定的比率混合，放入坩埚之后，放入炉中加热熔融。在熔融的状态下使用夹具从炉中取出，将坩埚倾斜，使熔融体落入水中骤冷，获得玻璃。之后，用研钵将玻璃粉碎，进而使用球磨机等粉碎成规定的粒径，由此，能够制造玻璃粉末。
接着，通过浸渍法或印刷法，在元件主体4的端面4a的整个表面和侧面4b的端面4a侧的端部涂布第一区域用膏体，并使其干燥。而且，通过将元件主体4在700～1000℃的温度下保持0.1～3小时，对第一区域用膏体进行烧附处理。由此，能够形成烧附电极层6a的第一区域6a1。
调整第一区域6a1的厚度(t1)的方法没有特别限制，可举出例如调整第一区域用膏体的涂布量或第一区域用膏体中的金属粉末的浓度的方法。
通过滚筒抛光将形成有第一区域6a1的元件主体4、芯片、介质及抛光液混合。将滚筒抛光后的元件主体4用水等洗涤液洗涤并使其干燥。由此，敲打第一区域6a1的表面，铜等金属延伸，因此，能够封闭形成于第一区域6a1的外侧表面的空隙62。
接着，在第一区域6a1的外侧表面形成第二区域6a2。在第二区域6a2的形成中，准备第二区域用膏体。第二区域用膏体除了含有树脂粉末以外，是与第一区域用膏体相同的成分。
在本实施方式中，由于第二区域用膏体中含有树脂粉末，从而容易获得在第二区域用膏体的烧附后具有空隙62的第二区域6a2。因此，第二区域用膏体中所含的树脂粉末是在烧附时热分解的成分，另外，是不易溶解于第二区域用膏体中所含的溶剂的成分。从这样的观点来看，第二区域用膏体中所含的树脂粉末优选为结晶性树脂。作为结晶性树脂，可举出例如聚丙烯、聚乙烯等。另外，第二区域用膏体中所含的溶剂优选为醇或芳烃等。由于第二区域用膏体中所含的树脂粉末在烧附时热分解，从而气化为二氧化碳，在第二区域6a2形成空隙62。
第二区域用膏体中所含的粘合剂是与树脂粉末不同的成分，以对第二区域用膏体赋予粘性为目的而添加。因此，第二区域用膏体中所含的粘合剂优选为可溶于在第二区域用膏体中所含的溶剂的成分。另外，第二区域用膏体中所含的粘合剂优选为乙基纤维素或丙烯等。
通过浸渍法或印刷法，在第一区域6a1的外侧表面涂布第二区域用膏体并使其干燥。
调整第二区域6a2的厚度(t2)的方法没有特别限制，可举出例如调整第二区域用膏体的涂布量或第二区域用膏体中的金属粉末的浓度的方法。因此，在本实施方式中，第二区域用膏体的涂布量优选比第一区域用膏体的涂布量多。或者第二区域用膏体中的金属粉末的浓度优选比第一区域用膏体中的金属粉末的浓度高。
而且，通过将涂布有第二区域用膏体并干燥的元件主体4在700～1000℃的温度下保持0.1～3小时，对第二区域用膏体进行烧附处理。由此，容易形成具有空隙62的第二区域6a2。
在形成第二区域6a2之后，对烧附电极层6a实施短时间镀镍，立即用水洗涤，冲走多余的镀敷液。由此，在烧附电极层6a的空隙62的内壁表面形成皮膜部64。
短时间镀镍的镀敷方法没有特别限制，可以是电解镀敷，也可以是无电解镀敷。
如果缩短短时间镀镍的镀敷时间、或降低镀敷液的浓度，则存在皮膜部64的厚度变薄的趋势。
短时间镀镍有助于大部分形成于第二区域6a2的空隙62的内壁表面的皮膜部64的形成，但有时也在形成于第一区域6a1的空隙62的内壁表面形成皮膜部64。作为其理由，考虑以下的原因。首先，在第一区域用膏体中不含树脂粉末，但有时在第一区域6a1产生一些空隙62。另外，即使第一区域6a1的外侧表面的空隙62由滚筒抛光封闭，也存在一些朝向外侧表面空出空隙62的部分。因此，认为镀敷液经由第二区域6a2的空隙62也浸入到第一区域6a1的空隙62。因此，认为在第一区域6a1的空隙62的内壁表面也形成皮膜部64。
在形成皮膜部64之后，通过滚筒抛光将形成有由第一区域6a1及第二区域6a2构成的烧附电极层6a的元件主体4、芯片、介质及抛光液混合。将滚筒抛光后的元件主体4用水等洗涤液洗涤并使其干燥。由此，敲打烧附电极层6a的表面，铜等金属延伸，因此，能够封闭形成于烧附电极层6a的外表面6ab的空隙62。
而且，根据需要，在烧附了烧附电极层用膏体的部分的外侧通过镀敷等形成包覆层。即，由烧附电极层用膏体的烧附和镀敷等形成的包覆层形成外部电极6。包覆层没有特别限制，例如在形成镀镍电极层6b1之后形成镀锡电极层6b2，镀锡铅电极层或镀金电极层。
通过以上的工序，获得具有外部电极6的层叠陶瓷电容器2。
获得的层叠陶瓷电容器2能够使用焊锡(包括熔融焊锡、焊膏体、锡膏体)或导电性粘接剂在印刷配线板等基板上进行表面安装，用于各种电子设备等。或者，层叠陶瓷电容器2也能够经由电线状的引线端子或板状的金属端子安装于基板。
本实施方式的层叠陶瓷电容器2具有烧附电极层6a。在烧附电极层6a中含有铜及铜合金中的至少任一方作为主成分。另外，烧附电极层6a具有空隙62。而且，规定空隙62的内壁表面的至少一部分被由镍及镍合金中的至少任一方构成的皮膜部64包覆。
本发明人发现，层叠陶瓷电容器2通过具有上述的结构，向基板等的安装强度高，而且能够维持低的ESR。
获得上述的效果的理由未必明确，但考虑以下所示的原因。
本实施方式的烧附电极层6a因为具有空隙62，所以在形成烧附电极层6a之后的冷却时等，能够抑制烧附电极层6a紧固于元件主体4的方向的应力。其结果，能够抑制向基板安装后的挠曲等引起的层叠陶瓷电容器2的破损。即，本实施方式的层叠陶瓷电容器2向基板等的安装强度高。
另外，因为在本实施方式的烧附电极层6a中含有铜及铜合金中的至少任一方作为主成分，所以导电度高。但是，如果铜或铜合金为全部暴露的状态，则可能氧化至内部。与此相对，本实施方式的烧附电极层6a的空隙62的内壁表面的至少一部分被由镍及镍合金中的至少任一方构成的皮膜部64包覆。镍及镍合金制作非动态皮膜。因此，由形成有非动态皮膜的由镍等构成的皮膜部64包覆的铜等不易氧化。由此，烧附电极层6a的导电度进一步提高。其结果，本实施方式的层叠陶瓷电容器2能够维持低的ESR。
另外，在将烧附电极层6a的主成分设为镍以使外部电极6不易氧化的情况下，由于镍的非动态皮膜而ESR变高。与此相对，在本实施方式中，如上所述，烧附电极层6a的主成分为铜及铜合金中的至少任一方，因此，与烧附电极层6a的主成分为镍的情况相比，能够维持低的ESR。
另外，在如本实施方式这样烧附电极层6a的主成分为铜及铜合金中的至少任一方的情况下，与烧附电极层6a的主成分为镍的情况相比，由于向基板等安装后的挠曲等而层叠陶瓷电容器2裂纹的可能性降低。
而且，因为本实施方式的烧附电极层6a的主成分为铜及铜合金中的至少任一方，所以不易发生在烧附电极层6a的主成分为银的情况下容易产生的迁移，因此，能够抑制可靠性的降低。
而且，在本实施方式中，因为由具有规定的皮膜部64的烧附电极层6a构成，所以与树脂电极相比，能够维持低的ESR，另外，与树脂电极相比，容易保持高温下的品质。
以上，对本发明的实施方式进行了说明，但本发明不限于任何上述的实施方式，在不脱离本发明的主旨的范围内能够进行各种改变。
例如，在本实施方式中，作为陶瓷电子部件，例示出层叠陶瓷电容器2，但本发明的陶瓷电子部件也可以是例如带通滤波器、层叠三端滤波器、热敏电阻、压敏电阻等。
另外，在本实施方式中，将电介质层10和内部电极层12沿Z轴方向层叠，但层叠方向也可以是X轴方向或Y轴方向。在该情况下，按照内部电极层12的露出面形成外部电极6即可。另外，元件主体4不一定需要是层叠体，也可以是单层。而且，内部电极层12也可以经由通孔电极引出到元件主体4的外表面，在该情况下，通孔电极和外部电极6电接合。
另外，在本实施方式中，在烧附电极层6a中含有氧化物63，但在烧附电极层6a中也可以不含氧化物63。
实施例
以下，基于更详细的实施例对本发明进行说明，但本发明不限于这些实施例。
[实验1]
＜试样编号1＞
准备(Ca0.7Sr0.3)(Ti0.03Zr0.97)O3粉末作为电介质粉末的主原料。接着，相对于主原料100摩尔份，称量作为副成分的MnCO3粉末2.1摩尔份，称量作为副成分的Al2O3粉末0.3摩尔份，称量作为副成分的SiO2粉末1.6摩尔份。利用球磨机对这些副成分的各粉末进行湿式混合、干燥、预烧，获得副成分预烧粉末。
接着，利用球磨机将电介质粉末的主原料100质量份、在上述中获得的副成分预烧粉末、丙烯树脂7质量份、作为增塑剂的邻苯二甲酸丁苄酯(BBP)4质量份、作为溶剂的甲基乙基酮80质量份混合并膏体化，获得电介质层用膏体。
另外，与上述分开地利用三个辊将镍粒子56质量份、松油醇40质量份、乙基纤维素(分子量14万)4质量份、苯并三唑1质量份混炼并膏体化，制作内部电极层用膏体。
而且，使用在上述中制作的电介质层用膏体，在PET膜上形成生片。对内部电极层用膏体进行丝网印刷，形成生片。
通过层叠多个生片并进行加压粘接，制成生坯层叠体，通过将该生坯层叠体切断成规定尺寸，获得生坯芯片。
接着，在下述条件下对获得的生坯芯片进行脱粘合剂处理、烧成及退火，获得烧结体(元件主体4)。
将脱粘合剂处理条件设为：保持温度为260℃，气氛为空气中。
烧成条件将保持温度设为1250℃。此外，将气氛气体设为加湿的氮和氧的混合气体，将氧分压设为10-9MPa以下。
将退火条件设为：保持温度为1050℃，气氛气体为加湿的氮气(氧分压：10-8MPa以下)。
此外，进行烧成及退火时的气氛气体的加湿使用加湿器。
接着，通过浸渍法将第一区域用膏体涂布于元件主体4的外表面(端面4a及侧面4b的一部分)，并使其干燥。之后，将元件主体4在800℃小保持0.2小时，形成第一区域6a1。
此外，在第一区域用膏体中含有在烧成后成为导体61的铜及在烧成后成为氧化物63的氧化硅及氧化锌。第一区域用膏体中所含的溶剂为松油醇。
通过滚筒抛光将形成有第一区域6a1的元件主体4、介质及抛光液混合。将滚筒抛光后的元件主体4用洗涤液洗涤并使其干燥。据此将形成于第一区域6a1的外侧表面的空隙62封闭。
接着，通过浸渍法将第二区域用膏体涂布于第一区域6a1的外侧表面，并使其干燥。之后，将元件主体4在800℃下保持0.2小时，形成第二区域6a2。
此外，在第二区域用膏体中，除了含有树脂粉末以外，是与第一区域用膏体相同的成分。第二区域用膏体中所含的树脂粉末为聚乙烯。另外，使第二区域用膏体中的铜的浓度比第一区域用膏体中的铜的浓度高。
在形成第二区域6a2之后，对烧附电极层6a实施短时间镀镍，立即用水洗涤，冲走多余的镀敷液。由此，在形成于烧附电极层6a的空隙62的内壁表面形成皮膜部64。
在形成皮膜部64之后，通过滚筒抛光将形成有烧附电极层6a的元件主体4、芯片、介质及溶剂混合。将滚筒抛光后的元件主体4用洗涤液洗涤并使其干燥。由此，将形成于烧附电极层6a的外表面6ab的空隙62封闭。
在烧附电极层6a之上形成有镀镍电极层6b1及镀锡电极层6b2。据此，获得形成有外部电极6的电容器试样(层叠陶瓷电容器2)。
据此，获得形成有外部电极6的电容器试样2(层叠陶瓷电容器2)。
获得的电容器试样2的元件主体4的尺寸为L0×W0×T0＝3.2mm×1.6mm×1.6mm。另外，夹持于内部电极层12中的电介质层10的数量为80。
将获得的电容器试样2与X-Z面平行地切断，并对获得的截面进行Pt溅射。Pt溅射使用日本电子(株)制的JFC-1600自动精涂机在20mA、20sec的条件下进行。对被溅射的截面进行反射电子像的观察及EDS的观察。反射电子像使用(株)日立高新技术制的日立台式显微镜Miniscope(注册商标)TM3030在15kV的条件下观察。EDS使用BRUKER QUANTAX 70观察。
其结果能够确认，烧附电极层6a的主成分为铜，氧化物63由氧化锌及氧化硅构成，空隙62的内壁表面的至少一部分由皮膜部64包覆。而且，在与外表面6ab相接，并且30μm×30μm的大小的视野中，厚度为0.5μm以上，长度为4μm以上的皮膜部64能够确认为四处以上。另外能够确认，在与外表面6ab相接，并且30μm×30μm的大小的视野中，等效圆直径为3μm以上的空隙62中空隙62的内部由镍完全填充的部位为零处。导体61、空隙62、氧化物63及皮膜部64的配置如图2～图4所示。
另外，测定夹持于内部电极层12中的电介质层10的平均厚度(Td)、内部电极层12的平均厚度(Te)、皮膜部64的平均厚度(Tc)、外部电极6的平均厚度(Tt)及烧附电极层6a的平均厚度(Ts)。分别测定十个部位，求出平均值。结果如下所述。
夹持于内部电极层12中的电介质层10的平均厚度(Td)：6.2μm内部电极层12的平均厚度(Te)：1.5μm
皮膜部64的平均厚度(Tc)：1μm
外部电极6的平均厚度(Tt)：64μm
烧附电极层6a的平均厚度(Ts)：59μm
通过下述的方法对获得的电容器试样2进行“ESR”、“热处理后ESR”及“10mm挠曲评价”。
ESR
在频率10MHz下对获得的电容器试样2测定ESR。在表1中示出结果。
热处理后ESR
通过将获得的电容器试样2在200℃的环境中放置24小时进行热处理。在频率10MHz下对热处理后的电容器试样2使用阻抗分析仪测定ESR。在表1中示出结果。
10mm挠曲评价
在25℃下，使用数字LCR表在1kHz、1Vrms的条件下测定十个电容器试样的静电电容。接着，如图5所示，使用焊锡(Sn96.5％-Ag3％-Cu0.5％)将制作的电容器试样102(层叠陶瓷电容器2)安装到厚度1.6mm的玻璃环氧基板104。此外，图5的L1为45mm。之后，使用挠曲试验机，通过宽度20mm、R230的加压夹具106，从箭头P1的方向向玻璃环氧基板104施加挠曲应力，直至挠曲量f成为10mm为止。
在25℃下，使用数字LCR表在1kHz、1Vrms的条件下测定十个电容器试样的静电电容，数出产生静电电容降低的、或产生异响的电容器试样的个数。
＜试样编号2＞
在试样编号2中，除了对烧附电极层6a实施短时间镀镍以外，与试样编号1同样地获得电容器试样，进行“皮膜部64的平均厚度(Tc)”、“ESR”及“热处理后ESR”的测定以及“10mm挠曲评价”。在表1中示出结果。
＜试样编号3＞
在试样编号3中，除了将烧附电极层用膏体中所含的在烧成后成为烧附电极层6a的主成分的成分设为镍而取代铜以外，与试样编号2同样地获得电容器试样，进行“皮膜部64的平均厚度(Tc)”、“ESR”及“热处理后ESR”的测定以及“10mm挠曲评价”。在表1中示出结果。
＜试样编号4＞
在试样编号4中，除了不形成烧附电极层6a而如下所述形成树脂电极层以外，与试样编号1同样地获得电容器试样，进行“皮膜部64的平均厚度(Tc)”、“ESR”及“热处理后ESR”的测定以及“10mm挠曲评价”。在表1中示出结果。
具体而言，在通过试样编号1所记载的方法获得的烧结体(元件主体4)上涂布含有铜的基底电极层用膏体，在800℃下进行烧附。之后，将未固化的热固化性树脂组合物环氧系树脂、银粉末以及有机溶剂混炼，准备导电性热固化性树脂组合物。对基底电极层的外侧表面涂布导电性热固化性树脂组合物。接着，将涂布有导电性热固化性树脂组合物的元件主体4设为导电性热固化性树脂组合物的固化温度以上的气氛，在元件主体4上形成树脂电极层。
在树脂电极层之上形成镀镍电极层6b1及镀锡电极层6b2，获得电容器试样(层叠陶瓷电容器2)。
＜试样编号5＞
在试样编号5中，除了延长对烧附电极层6a的第二区域6a2的部分实施的短时间镀镍的时间以外，与试样编号1同样地获得电容器试样，进行“皮膜部64的平均厚度(Tc)”、“ESR”及“热处理后ESR”的测定以及“10mm挠曲评价”。在表1中示出结果。在试样编号5中，在与外表面6ab相接，并且30μm×30μm的大小的视野中，在按等效圆直径算为3μm以上的所有空隙62中，空隙62的内部由镍完全填充。
表1
Figure BDA0003836638910000211
从试样编号1及试样编号2能够确认，具有皮膜部64的情况(试样编号1)与没有皮膜部64的情况(试样编号2)相比，ESR低，热处理后ESR变得更低。认为其原因在于，在试样编号1中，因为空隙62具有皮膜部64，所以以铜为主成分的烧附电极层6a不易氧化。
从试样编号1及试样编号3能够确认，烧附电极层6a的主成分为铜且具有皮膜部64的情况(试样编号1)与烧附电极层6a的主成分为镍且没有皮膜部64的情况(试样编号3)相比，ESR低，热处理后ESR变得更低。认为其原因在于，在试样编号3中，作为烧附电极层6a的主成分的镍形成非动态皮膜。
从试样编号1及试样编号3能够确认，烧附电极层6a的主成分为铜且具有皮膜部64的情况(试样编号1)与烧附电极层6a的主成分为镍且没有皮膜部64的情况(试样编号3)相比，10mm挠曲评价良好。
从试样编号1及试样编号4能够确认，是烧附电极层6a的主成分为铜且具有皮膜部64的烧附电极层6a的情况(试样编号1)与是含有银的树脂电极层的情况(试样编号4)相比，ESR低，热处理后ESR变得更低。
从试样编号1及试样编号5能够确认，皮膜部64的厚度(Tc)为1μm的情况(试样编号1)与烧附电极层6a的空隙62完全被皮膜部64填充的情况(试样编号5)相比，10mm挠曲评价良好。认为其原因在于，在试样编号1的情况下，因为在烧附电极层6a中包含空隙，所以能够抑制挠曲引起的不良。
[实验2]
＜试样编号11＞
除了第一区域6a1的形成方法如下所述，测定“第二比率Ni/Cu-第一比率Ni/Cu”，通过下述的方法进行“15mm挠曲评价”以外，与试样编号1同样地进行“ESR”的测定及“10mm挠曲评价”。在表2中示出结果。
在试样编号11中，与试样编号1同样地获得元件主体4。接着，通过浸渍法将含有树脂粉末的第一区域用膏体涂布于元件主体4的外表面(端面4a及侧面4b的一部分)，并使其干燥。之后，将元件主体4在800℃下保持0.2小时，形成第一区域6a1。
对第一区域6a2实施短时间镀镍，立即用水洗涤，冲走多余的镀敷液。由此，在形成于第一区域6a1的空隙62的表面形成皮膜部64。
在形成皮膜部64之后，通过滚筒抛光将形成有第一区域6a1的元件主体4、芯片、介质及抛光液混合。将滚筒抛光后的元件主体4用洗涤液洗涤并使其干燥。将形成于第一区域6a1的外侧表面的空隙62封闭。以后，与试样编号1同样地形成第二区域6a2，获得电容器试样2。
15mm挠曲评价
在25℃下，使用数字LCR表在1kHz、1Vrms的条件下测定十个电容器试样的静电电容。接着，如图5所示，使用焊锡(锡96.5％-银3％-铜0.5％)将制作的电容器试样102(层叠陶瓷电容器2)安装到厚度1.6mm的玻璃环氧基板104。此外，图5的L1为45mm。之后，使用挠曲试验机，通过宽度20mm、R230加压夹具106从箭头P1的方向对玻璃环氧基板104施加挠曲应力，直至挠曲量f成为15mm为止。
在25℃下，使用数字LCR表在1kHz、1Vrms的条件下测定十个电容器试样的静电电容，数出产生静电电容降低的、或产生异响的电容器试样的个数。
＜试样编号12、13＞
除了通过改变短时间镀镍的时间来改变(第二比率Ni/Cu-第一比率Ni/Cu)，测定“第二比率Ni/Cu-第一比率Ni/Cu”测定以外，与试样编号1同样地进行“ESR”的测定及“10mm挠曲评价”，而且通过上述的方法进行“15mm挠曲评价”。在表2中示出结果。
表2
Figure BDA0003836638910000231
从表2能够确认，(第二比率Ni/Cu-第一比率Ni/Cu)为0.02以上的情况(试样编号12、13)与(第二比率Ni/Cu-第一比率Ni/Cu)为-0.001的情况(试样编号11)相比，15mm挠曲评价良好。
[实验3]
＜试样编号21～25＞
除了通过改变第二区域用膏体中所含的树脂粉末的含量来改变导体面积比率及空隙面积比率，通过上述的实施方式所记载的方法测定“导体面积比率的平均值”及“空隙面积比率的平均值”以外，与试样编号1同样地测定“ESR”，进行“10mm挠曲评价”及“15mm挠曲评价”。在表3中示出结果。
表3
Figure BDA0003836638910000232
从表3能够确认，导体面积比率为0.55～0.75，空隙面积比率为0.1～0.25的情况(试样编号22～24)与导体面积比率为0.52，空隙面积比率为0.26的情况(试样编号21)相比，ESR更加良好。
从表3能够确认，导体面积比率为0.55～0.75，空隙面积比率为0.1～0.25的情况(试样编号22～24)与导体面积比率为0.81，空隙面积比率为0.09的情况(试样编号25)相比，15mm挠曲评价良好。
＜试样编号31～35＞
在试样编号31～35中，除了通过改变短时间镀镍的时间来改变整体比率Ni/Cu及皮膜部的平均厚度(Tc)并测定“整体比率Ni/Cu”及“皮膜部的平均厚度(Tc)”以外，与试样编号1同样地进行“热处理后ESR”的测定及“10mm挠曲评价”，而且通过上述的方法进行“15mm挠曲评价”。在表4中示出结果。
表4
Figure BDA0003836638910000241
从表4能够确认，整体比率Ni/Cu为0.08～0.2，皮膜部的平均厚度(Tc)为0.5～3的情况(试样编号32～34)与整体比率Ni/Cu为0.069，皮膜部的平均厚度(Tc)为0.48的情况(试样编号31)相比，热处理后ESR良好。
从表4能够确认，整体比率Ni/Cu为0.08～0.2，皮膜部的平均厚度(Tc)为0.5～3的情况(试样编号32～34)与整体比率Ni/Cu为0.211，皮膜部的平均厚度(Tc)为3.4的情况(试样编号35)相比，15mm挠曲评价良好。
附图标记说明
2、102……层叠陶瓷电容器(电容器试样)
4……元件主体
4a……端面
4b……侧面
10……电介质层(陶瓷层)
12……内部电极层
6……外部电极
6a……烧附电极层
6a1……第一区域
6a2……第二区域
61……导体
62……空隙
63……氧化物
64……皮膜部
6ab……外表面(烧附电极层和镀敷电极层的边界)
6b……镀敷电极层
6b1……Ni镀层
6b2……Sn镀层
46……接合边界
104……玻璃环氧基板
106……加压夹具

Claims (6)

1.一种陶瓷电子部件，其中，
具有：
元件主体，其具有陶瓷层和内部电极层；
外部电极，其形成于所述元件主体的端面，与所述内部电极层的至少一端电连接，
所述外部电极具有烧附电极层，
在所述烧附电极层中，含有铜及铜合金中的至少任一方作为主成分，
所述烧附电极层具有空隙，
规定所述空隙的内壁表面的至少一部分，由含有镍及镍合金中的至少任一方的皮膜部包覆。
2.根据权利要求1所述的陶瓷电子部件，其中，
所述烧附电极层具有第一区域及第二区域，
所述第一区域与所述元件主体的端面相接且位于与所述元件主体的接合边界的附近，
所述第二区域位于所述第一区域的外侧且构成所述烧附电极层的外表面，并且在将所述第一区域中的镍原子相对于铜原子的原子数的比率设为第一比率Ni/Cu，
将所述第二区域中的镍原子相对于铜原子的原子数的比率设为第二比率Ni/Cu时，
第二比率Ni/Cu-第一比率Ni/Cu，为0.02以上。
3.根据权利要求1所述的陶瓷电子部件，其中，
由导体的合计截面积在所述烧附电极层的单位截面积中的比表示的导体面积比率为0.55～0.75。
4.根据权利要求1所述的陶瓷电子部件，其中，
由所述空隙的合计截面积在所述烧附电极层的单位截面积中的比表示的空隙面积比率为0.1～0.25。
5.根据权利要求1所述的陶瓷电子部件，其中，
作为所述烧附电极层整体中的镍原子相对于铜原子的原子数的比率的整体比率Ni/Cu，为0.08～0.2。
6.根据权利要求1～5中任一项所述的陶瓷电子部件，其中，
所述烧附电极层包含含有硅及锌中的至少任一方的氧化物。
CN202211089590.0A 2021-10-05 2022-09-07 陶瓷电子部件 Pending CN115938801A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021164078A JP2023055001A (ja) 2021-10-05 2021-10-05 セラミック電子部品
JP2021-164078 2021-10-05

Publications (1)

Publication Number Publication Date
CN115938801A true CN115938801A (zh) 2023-04-07

Family

ID=85773772

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211089590.0A Pending CN115938801A (zh) 2021-10-05 2022-09-07 陶瓷电子部件

Country Status (3)

Country Link
US (1) US20230107429A1 (zh)
JP (1) JP2023055001A (zh)
CN (1) CN115938801A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022136822A (ja) * 2021-03-08 2022-09-21 Tdk株式会社 セラミック電子部品

Also Published As

Publication number Publication date
US20230107429A1 (en) 2023-04-06
JP2023055001A (ja) 2023-04-17

Similar Documents

Publication Publication Date Title
US9870866B2 (en) Multilayer electronic component
JP5064286B2 (ja) 表面実装型負特性サーミスタ
US11823841B2 (en) Ceramic electronic device
CN115036136B (zh) 陶瓷电子部件
CN110310825B (zh) 层叠陶瓷电子部件
JP2012033621A (ja) 積層セラミックコンデンサ
US20230386748A1 (en) Multilayer ceramic electronic device
CN110310828B (zh) 层叠陶瓷电子部件
JP2017059630A (ja) 積層電子部品
US11915876B2 (en) Ceramic electronic device
JP4682426B2 (ja) 電子部品およびその製造方法
US11961675B2 (en) Ceramic electronic device having an element body with a boundary layer including Ba and Ti at an end of a ceramic layer
US11823842B2 (en) Ceramic electronic device
JP2012182355A (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
CN110310830B (zh) 层叠陶瓷电子部件
CN115938801A (zh) 陶瓷电子部件
US11710599B2 (en) Ceramic electronic device
US11823840B2 (en) Ceramic electronic device
JP4826881B2 (ja) 導電性ペースト、及び積層セラミック電子部品の製造方法、並びに積層セラミック電子部品
JP2021015925A (ja) 積層セラミックコンデンサ
JP2023175618A (ja) 積層セラミック電子部品
CN117153556A (zh) 层叠陶瓷电子部件
JP2023174455A (ja) 積層型電子部品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination