CN117153556A - 层叠陶瓷电子部件 - Google Patents

层叠陶瓷电子部件 Download PDF

Info

Publication number
CN117153556A
CN117153556A CN202310614233.XA CN202310614233A CN117153556A CN 117153556 A CN117153556 A CN 117153556A CN 202310614233 A CN202310614233 A CN 202310614233A CN 117153556 A CN117153556 A CN 117153556A
Authority
CN
China
Prior art keywords
layer
metal phase
electrode layer
phase
area ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310614233.XA
Other languages
English (en)
Inventor
井口俊宏
斋藤真也
佐藤绫子
渡边康夫
田村健寿
玉木贤也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2023003846A external-priority patent/JP2023175618A/ja
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN117153556A publication Critical patent/CN117153556A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

一种层叠陶瓷电子部件,其具有:包含陶瓷层和内部电极层的元件主体、和形成于元件主体的外表面且与内部电极层的一部分电连接的外部电极。外部电极具有:第一层,其与元件主体直接相接,包含第一绝缘体相和第一金属相;第二层,其与第一层的外表面相接,包含第二绝缘体相和第二金属相。第一层中的第一金属相的面积比例超过8%且为30%以下,第二层中的第二金属相的面积比例高于第一层中的第一金属相的面积比例。而且,第一金属相的平均长宽比为3.5以上。

Description

层叠陶瓷电子部件
技术领域
本公开涉及具有外部电极的层叠陶瓷电子部件。
背景技术
搭载于电子电路或电源电路的MLCC(层叠陶瓷电容器)等层叠陶瓷电子部件具有将陶瓷层和内部电极层交替层叠的结构。在该层叠陶瓷电子部件中,有时会由于机械应力或高电压而产生短路现象(所谓短路故障),当向短路后的层叠陶瓷电子部件流通电流时,层叠陶瓷电子部件有可能发热而加热安装基板。
对于这种问题,专利文献1提出了用于抑制短路后的发热的方案。具体而言,专利文献1公开了一种层叠陶瓷电子部件,该层叠陶瓷电子部件层叠有包含钛酸钡和规定的副成分的陶瓷层、和包含铜或银作为主成分的内部电极层。在该层叠陶瓷电子部件中,即使产生了短路,也能够维持绝缘性,能够抑制元件主体在短路后发热。
如上所述,在专利文献1的对策中,对陶瓷层及内部电极层的组成等这样的元件主体的内部结构进行了优化,但作为比专利文献1更通用的对策,需要确保元件主体的设计的自由度并同时抑制短路后的发热。
现有技术文献
专利文献
专利文献1:日本特开2019-175938号公报
发明内容
发明想要解决的技术问题
本公开是鉴于这样的实际情况而完成的,其目的在于,提供一种能够在短路现象产生后维持绝缘性的层叠陶瓷电子部件。
用于解决技术问题的手段
为了实现上述目的,本公开的第一观点提供一种层叠陶瓷电子部件,其具有:包含陶瓷层和内部电极层的元件主体、和形成于所述元件主体的外表面且与所述内部电极层的一部分电连接的外部电极,
所述外部电极具有:
第一层,其与所述元件主体直接相接,包含第一绝缘体相和第一金属相;和
第二层,其与所述第一层的外表面相接,包含第二绝缘体相和第二金属相,
所述第一层中的所述第一金属相的面积比例超过8%且为30%以下,
所述第二层中的所述第二金属相的面积比例高于所述第一层中的所述第一金属相的面积比例,
所述第一金属相的平均长宽比(aspect ratio)为3.5以上。
本发明人等进行了专门研究,结果发现,通过层叠陶瓷电子部件具有上述特征,可以得到绝缘恢复特性。即,在上述层叠陶瓷电子部件中,即使在产生了短路现象后通电,也能够维持绝缘性。因此,在第一观点的层叠陶瓷电子部件中,能够抑制元件主体在短路后发热。
优选的是,所述第一层中的所述第一金属相的面积比例超过8%且为18%以下。
优选的是,所述第一层的平均厚度为20μm以上。
优选的是,所述第一金属相的平均长径相对于所述第一层的平均厚度的比为0.1以上且0.7以下。
优选的是,所述第一绝缘体相是包含硼的氧化物。
优选的是,所述第一金属相包含铜或银。
优选的是,所述外部电极还具有与所述第二层相接的镀敷电极层。
本公开的第二观点提供一种层叠陶瓷电子部件,
其具有:包含陶瓷层和内部电极层的元件主体、和形成于所述元件主体的外表面且与所述内部电极层的一部分电连接的外部电极,
所述外部电极具有:
第一层,其与所述元件主体直接相接,包含第一绝缘体相和第一金属相;和
第二层,其与所述第一层的外表面相接,包含第二绝缘体相和第二金属相,
所述第一层中的所述第一金属相的面积比例超过6%且为30%以下,
所述第二层中的所述第二金属相的面积比例高于所述第一层中的所述第一金属相的面积比例,
所述第一金属相的平均长宽比为5.0以上。
第二观点的层叠陶瓷电子部件通过具有上述特征,即使在产生了短路现象后通电,也能够维持绝缘性。因此,在第二观点的层叠陶瓷电子部件中,能够抑制元件主体在短路后发热。
附图说明
图1是表示本公开一个实施方式的层叠陶瓷电容器的截面的示意图。
图2是放大图1所示的外部电极6的截面的示意图。
图3是表示短路后的外部电极6的截面的示意图。
附图标记说明
2……层叠陶瓷电容器
4……元件主体
4a……端面
4b……侧面
5……陶瓷层
7……内部电极层
6……外部电极
61…第一层(低比重烧结电极层)
11……第一绝缘体相
12……第一金属相
13……导通路径
14……裂纹
62……第二层
21……第二绝缘体相
22……第二金属相
63……镀敷电极层
63a……Ni镀层
63b……Sn镀层
具体实施方式
以下,基于附图所示的实施方式详细地说明本公开。
在本实施方式中,作为本公开的层叠陶瓷电子部件的一例,对图1所示的层叠陶瓷电容器2进行说明。层叠陶瓷电容器2具有元件主体4、和形成于该元件主体4的外表面的一对外部电极6。
图1所示的元件主体4的形状通常为大致长方体状,具有在X轴方向上相对的两个端面4a、在Y轴方向相对的两个侧面4b、以及在Z轴方向上相对的两个侧面4b。但是,元件主体4的形状没有特别限制,可以是椭圆柱状、圆柱状、其它棱柱状等。另外,元件主体4的外形尺寸也没有特别限制,例如,可以将X轴方向的长度L0设为0.2mm~5.7mm;将Y轴方向的宽度W0设为0.1mm~5.0mm;将Z轴方向的高度T0设为0.1mm~3.0mm。此外,在本实施方式中,X轴、Y轴、Z轴相互垂直。
而且,元件主体4具有与包含X轴及Y轴的平面实际上平行的陶瓷层5和内部电极层7,在元件主体4的内部,陶瓷层5和内部电极层7沿着Z轴方向交替层叠。这里“实际上平行”是指大部分的部分平行,但也可以具有稍微不平行的部分,陶瓷层5及内部电极层7也可以稍微具有凹凸或者倾斜。
层叠陶瓷电容器2的陶瓷层5包含电介质化合物作为主成分。陶瓷层5的主成分是指在陶瓷层5中占80摩尔%以上的成分,作为主成分的电介质化合物的材质没有特别限定。例如,作为主成分,陶瓷层5能够包含BaTiO3、(Ca,Sr)TiO3、(Ca,Sr)ZrO3、(Ca,Sr)(Zr,Ti)O3、(K,Na)NbO3等钙钛矿结构的电介质化合物、或Ba3ZrNb4O15、Ba3TiNb4O15、(K,Na)Sr2Nb5O15等钨青铜结构的电介质化合物。另外,也可以在陶瓷层5中包含Si化合物、Al化合物、Mn化合物、Mg化合物、Cr化合物、Ni化合物、包含稀土元素的化合物、Li化合物、B化合物、V化合物、及Na化合物等副成分。陶瓷层5中所含的副成分的种类、组合、及其含有率没有特别的限定。
陶瓷层5的每一层的平均厚度(层间厚度)没有特别限制,例如,能够设为100μm以下,优选为10μm以下。另外,陶瓷层5的层叠数只要根据期望的特性确定即可,没有特别限定。例如,陶瓷层5的层叠数优选为20层以上,更优选为50层以上。
内部电极层7由导电性材料构成,内部电极层7的组成没有特别限定。例如,内部电极层7能够包含Cu、Ni、Ag、Pd、Au、Pt、或包含这些金属元素中的至少1种的合金。在陶瓷层5的主成分具有耐还原性的情况下,内部电极层7的导电性材料优选为纯Ni、或包含85wt%以上的Ni的Ni合金。也可以在Ni合金中包含Cu、Cr、Mn等副成分。
另外,在内部电极层7中,除了上述的导电性材料之外,作为通用材料还可以包含具有与陶瓷层5的主成分相同组成的电介质化合物的颗粒。在内部电极层7中还可以微量(例如,0.1质量%以下程度)地包含S或P等非金属元素,也可以包含空隙。此外,在将通用材料或空隙等包含于内部电极层7的情况下,有时会在内部电极层7形成不存在电极(导电性材料)的中断部分。
内部电极层7层叠于各陶瓷层5之间,其层叠数根据陶瓷层5的层叠数而确定。而且,内部电极层7的每一层的平均厚度没有特别限制,例如,优选为3.0μm以下。此外,陶瓷层5的平均厚度及内部电极层7的平均厚度通过使用金属显微镜观察如图1所示那样的截面,在至少5个部位以上测量各层(5、7)的厚度来计算即可。
另外,内部电极层7以缘边的一部分在元件主体4的两个端面4a交替露出的方式层叠。而且,一对外部电极6分别形成于元件主体4的一端面4a,与交替配置的内部电极层7的露出端电连接。通过这样形成内部电极层7及外部电极6,从而可以利用外部电极6和内部电极层7构成电容器电路。
此外,如图1所示,元件主体4具有容量区域41、和层叠于容量区域41的层叠方向的外侧的外装区域42。在容量区域41中,包含于该区域内的各陶瓷层5被极性不同的内部电极层7夹持,可以对陶瓷层5施加电压。另一方面,在外装区域42中,仅层叠有陶瓷层5,在外装区域42中不包含内部电极层7。
各外部电极6分别一体地具有形成于元件主体4的端面4a的端面部、和形成于各侧面4b的X轴方向的一端的延长部。即,一对外部电极6分别被形成为从元件主体4的端面4a绕入侧面4b,以在X轴方向上互不接触的方式绝缘。此外,外部电极6的延长部不是必须的,外部电极6也可以仅由端面部构成。或者,在将层叠陶瓷电容器2表面安装于基板的情况下,外部电极6的延长部只要至少形成于与基板的安装面相对的侧面4b即可,也可以不形成于与安装面相反侧的侧面4b。
在本实施方式的层叠陶瓷电容器2中,通过外部电极6具有规定的结构,从而能够具备绝缘恢复特性。以下,基于图2对外部电极6的结构进行详细叙述。此外,在图2中示出了一对外部电极6中的一方的截面,但另一外部电极6也具有与图2所示的外部电极6相同的结构。
如图2所示,外部电极6具有层叠结构,包含第一层61和第二层62。第一层61与引出内部电极层7的元件主体4的端面4a直接相接,在第一层61和端面4a之间未介设其它层。另一方面,第二层62位于第一层61的外侧,覆盖第一层61的外表面。优选外部电极6除了上述之外还包含位于第二层62的外侧的镀敷电极层63。
第一层61是包含第一绝缘体相11和第一金属相12的烧结体层,具有颗粒状的第一金属相12分散于第一绝缘体相11中的结构。在第一层61中,作为导体的第一金属相12的体积比例低于作为粘结材料的第一绝缘体相11的体积比例。即,第一层61是绝缘材的比率比金属成分高的低比重烧结电极层。
第一绝缘体相11可以由陶瓷材料构成,优选包含氧化物,更优选包含含有硼的氧化物。“含有硼的氧化物”是指B2O3(氧化硼)、或含有硼的复合氧化物,第一绝缘体相11进一步优选为含有硼的复合氧化物。
作为含有硼的复合氧化物(硼系复合氧化物),可举出包含B2O3、并且包含选自SiO2、Al2O3、SrO、CaO、BaO、MgO、ZnO、ZrO2、TiO2、V2O5、Na2O、及K2O中的1种以上的氧化物的复合氧化物(例如,B-Si-碱金属系复合氧化物、B-Si-Zn-碱金属系复合氧化物、B-Si-K系复合氧化物、B-Si-Al系复合氧化物等)。含有硼的复合氧化物的组成比没有特别限定。例如,将复合氧化物中所含的氧以外的元素的合计含量设为100摩尔%,硼(B)相对于该合计含量100摩尔%的含有率优选为10摩尔%以上,更优选为20摩尔%以上且70摩尔%以下。
上述那样的含有硼的复合氧化物(硼系复合氧化物)容易玻璃化。即,第一绝缘体相11特别优选为玻璃质。通过硼系复合氧化物为玻璃质,能够提高第一层61的烧结性。另外,玻璃质的硼系复合氧化物比结晶质的氧化物脆,容易产生后述那样的切断导通路径13的裂纹14。
第一层61的第一金属相12可以包含Ag、Cu、Ni、Pd、Au、Pt、或含有这些金属元素中的至少1种的合金,第一金属相12的主成分优选为Ag、或Cu。更具体而言,第一金属相12的主成分是占80wt%以上的金属元素,第一金属相12优选为Ag颗粒、Cu颗粒、Ag合金颗粒、或Cu合金颗粒,更优选为Ag颗粒或Cu颗粒。
此外,第一绝缘体相11及第一金属相12的成分能够通过波长色散型X射线分光器(WDS)、能量色散型X射线分析(EDX)、激光烧蚀ICP质量分析(LA-ICP-MS)等分析。
第一金属相12不是球状颗粒,具有长宽比大的颗粒形状。具体而言,第一金属相12的平均长宽比至少为3.5以上,优选为4.0以上,更优选为5.0以上。第一金属相12的平均长宽比越大,越容易形成后述的导通路径13。换言之,第一金属相12的平均长宽比、和形成导通路径13所需要的最低限度的第一金属相12的含有率(面积比例)的下限值处于反比例的关系,越增大第一金属相12的平均长宽比,能够越少地设定第一金属相12的含有率的下限值。此外,平均长宽比的上限没有特别限定。
长宽比是长径相对于短径的比,通过利用扫描电子显微镜(SEM)或扫描透射电子显微镜(STEM)等观察如图2所示那样的第一层61的截面,从而能够测量各第一金属相12的长宽比。具体而言,对第一层61的截面图像进行分析,描绘测定对象颗粒(第一金属相12)的最小外接矩形。最小外接矩形是指与测定对象颗粒的外缘相接的最小的四边形。将该最小外接矩形中的长边的长度设为长径LD、将短边的长度设为短径SD,测定对象颗粒的长宽比能够以LD/SD表示。优选对至少20个第一金属相12实施上述测定,并计算第一金属相12的平均长宽比。
第一金属相12的平均长径LDAve(即上述LD的平均值)优选为2μm以上且20μm以下,更优选为5μm以上且15μm以下,进一步优选为5μm以上且11μm以下。
如上所述,第一层61是低比重烧结电极层,第一层61中的第一金属相12的面积比例AM1超过8%且为30%以下。但是,第一金属相12的面积比例AM1的下限可以根据第一金属相12的平均长宽比设定。具体而言,在第一金属相12的平均长宽比特别大至为5.0以上的情况下,能够将面积比例AM1的范围扩展到下限侧,第一层61中的第一金属相12的面积比例AM1能够设为超过6%且为30%以下。
在第一层61中,通过相邻的第一金属相12局部相连,从而形成将内部电极层7和第二层62电连接的导通路径13(参照图2)。另一方面,在产生了短路现象的情况下,通过向短路后的层叠陶瓷电容器2流过电流,在第一层61产生裂纹14(参照图3)。认为通过该裂纹14切断导通路径13,从而层叠陶瓷电容器2的绝缘性恢复(相较于绝缘电阻刚短路之后上升)。
在第一金属相12的平均长宽比为3.5以上且低于5.0的情况下,通过使第一层61中的第一金属相12的面积比例AM1大于8%,在平常时(短路产生前的状态),以适当的比例形成导通路径13,可得到充分的静电电容。在第一金属相12的平均长宽比为5.0以上的情况下,如果面积比例AM1大于6%,则在平常时(短路产生前的状态),以适当的比例形成导通路径13,得到充分的静电电容。另外,通过将该面积比例AM1设为30%以下,则能够在短路后切断导通路径13。此外,面积比例AM1的上限优选为18%以下。通过将面积比例AM1设定为18%以下,在短路后的再通电时更容易切断导通路径13,能够进一步提高绝缘恢复特性。
此外,第一层61中的第一金属相12的面积比例AM1能够通过分析由SEM或STEM拍摄的第一层61的截面图像来计算。在SEM图像或STEM图像中,能够根据对比度的明暗识别金属部分和非金属部分,因此,通过将截面图像进行二值化,从而能够测定测定视野中所含的第一金属相12的面积AM1。将截面图像中的第一层61的面积设为AE1,第一金属相12的面积比例AM1能够以AM1/AE1(%)表示,优选在至少5个视野以上实施上述测定,作为其平均值计算面积比例AM1。
如图1所示,优选第一层61的厚度在端面4a的中央附近比端面4a的端部附近厚。在Y轴方向的大致中央沿着X-Z平面切断层叠陶瓷电容器2并测量第一层61的厚度的情况下,更优选第一层61的厚度在Z轴方向的中心附近成为最大。另外,当将与容量区域41相接的部位中的第一层61的最大厚度设为t1a、且将与外装区域42相接的部位中的第一层61的最大厚度设为t1b时,t1a/t1b没有特别限定,例如优选为2.5~10。
在对层叠陶瓷电容器2施加高电压的情况下,有时经由陶瓷层5相邻的内部电极层7短路,但这种短路现象容易在元件主体4的中央附近产生。在容易产生短路现象的中央附近,通过增厚第一层61,从而进一步容易在中央附近产生裂纹14,能够进一步提高绝缘恢复特性。
此外,在计算第一层61的平均厚度t1Ave时,在如图1所示那样的截面上,沿着Z轴方向以一定间隔测定第一层61的厚度。测定厚度的间隔优选设定为〔(1/5)×T0〕以下(T0为元件主体4的Z轴方向的高度)。第一层61的平均厚度t1Ave优选为15μm以上,更优选为20μm以上。t1Ave的上限没有特别限定,例如t1Ave优选为50μm以下,更优选为30μm以下。
另外,第一金属相12的平均长径LDAve相对于第一层61的平均厚度t1Ave的比(LDAve/t1Ave)优选为0.1以上且0.7以下,更优选为0.18以上且0.50以下。通过将LDAve/t1Ave设定为上述的范围,能够更适当地兼顾初始静电电容和绝缘恢复特性。
此外,在第一层61中,除了上述的第一绝缘体相11及第一金属相12之外还可以包含空隙等。
第二层62是烧结电极层或树脂电极层(优选为树脂电极层),包含第二绝缘体相21及第二金属相22。在第二层62为烧结电极层的情况下,第二绝缘体相21由陶瓷材料构成,优选包含氧化物或复合氧化物。更具体而言,第二层62为烧结电极层时的第二绝缘体相21优选包含选自B2O3、SiO2、Al2O3、SrO、CaO、BaO、MgO、ZnO、ZrO2、TiO2、V2O5、Na2O、及K2O中的1种以上的氧化物,与第一绝缘体相21相同,更优选包含硼系复合氧化物。另一方面,在第二层62为树脂电极层的情况下,第二绝缘体相21由树脂材料构成,优选包含环氧树脂、苯酚树脂、密胺树脂、硅树脂、脲醛树脂(urea resin)、呋喃树脂、醇酸树脂、聚酯树脂、邻苯二甲酸二烯丙酯树脂等的热固化性树脂,更优选包含耐热性、耐湿性、及密合性优异的环氧树脂。
第二金属相22可以包含Cu、Ni、Ag、Pd、Au、Pt、或含有这些金属元素中的至少1种的合金,与第一金属相12相同,优选包含Cu、或Ag作为主成分。即,第二金属相22优选为Cu、Ag、Cu合金、或Ag合金,更优选为Cu或Ag的金属相。在第二金属相22为合金相的情况下,优选相对于第二金属相100wt%包含80wt%以上的Cu或Ag。
第二层62中的第二金属相22的方式没有特别限定,例如,能够设为球状颗粒、长球状颗粒、针状颗粒、或扁平状颗粒。另外,第二金属相22也可以由球状颗粒和长宽比大的(例如2.0以上)的颗粒构成。在第二层62为烧结电极层的情况下,第二金属相22也可以具有相邻的金属颗粒彼此结合的形态,在该情况下,在第二层62的截面中,多个第二金属相22也可以连结存在为不能辨识各个颗粒形状的程度。
在第二层62的截面中,在第二金属相22维持颗粒形态的情况下,在该截面中观测的第二金属相22的圆当量直径的平均值没有特别限定,例如可以设为0.5μm~15μm,优选为3μm~10μm。第二金属相22的圆当量直径只要通过分析由SEM或STEM拍摄的第二层62的截面图像而测定即可,优选测量至少10个第二金属相22的圆当量直径,并计算其平均值。
第二层62中的第二金属相22的面积比例大于第一层61中的第一金属相12的面积比例,第二层62的电阻低于第一层61。例如,第二层62中的第二金属相22的面积比例能够设为70%以上,优选为80%~95%。另外,当将第一层61中的第一金属相12的面积比例设为AM1(%)、且将第二层62中的第二金属相22的面积比例设为AM2(%)时,AM2相对于AM1的比(AM2/AM1)例如优选为2~10。这样,在外部电极6中,在第一层61和第二层62上,金属成分的含有率不同,因此,在第一层61和第二层62之间形成明确的边界。
在将层叠陶瓷电容器2安装基板时,使用焊锡或导电性粘接剂等接合构件,但为了使焊锡不与外部电极6中所含的金属成分反应、或提高接合构件相对于外部电极6的润湿性或外部电极6和接合构件的接合性,优选在外部电极6的最外层上形成镀敷电极层63。但是,在第一层61中,金属成分的含有率少,因此,难以在第一层61上直接形成镀敷电极层63,容易产生镀敷不良。在本实施方式中,通过在第一层61的外侧形成金属成分的比率高的第二层62,从而能够抑制形成镀敷电极层63时的镀敷不良。另外,能够在通常时(产生短路现象前)确保充分的静电电容。
与第一金属相12的面积比例相同,第二金属相22的面积比例只要通过分析由SEM或STEM拍摄的第二层62的截面图像来计算即可。即,将截面图像中的第二层62的面积设为AE2、且将该AE2中所含的第二金属相22的面积设为AM2,第二金属相22的面积比例AM2可以以AM2/AE2(%)表示。第二金属相22的面积比例AM2优选在至少5个视野以上实施上述测定并作为平均值来计算。
第二层62只要覆盖第一层61即可,其厚度没有特别限定。例如,第二层62的平均厚度t2Ave能够设为5μm~150μm,优选为10μm~100μm。
在第二层62中,除了第二绝缘体相21及第二金属相22之外还可以包含空隙等。
镀敷电极层63可以是单层,也可以是具有层叠有多个镀敷层的结构。特别优选镀敷电极层63包含Ni镀层63a和Sn镀层63b。在该情况下,优选Ni镀层63a与第二层62的外表面相接,优选Sn镀层63b位于外部电极6的最外层。通过Sn镀层63b位于外部电极的最外层,外部电极6相对于焊锡的润湿性提高。另外,通过在Sn镀层63b的下方存在Ni镀层63a,Ni镀层63a作为势垒层发挥作用,能够抑制焊锡等基板安装用接合构件浸透于外部电极6的内部及与外部电极6的金属成分反应。
此外,Ni镀层63a可以是纯Ni层,也可以是含有Ni的合金层。Ni镀层63a中的Ni的含有率没有特别限定,例如优选为80wt%以上。Sn镀层63b也可以是纯Sn层,也可以是含有Sn的合金层。Sn镀层63b中的Sn的含有率没有特别限定,例如,优选为80wt%以上。上述的包含Ni镀层63a及Sn镀层63b的镀敷电极层63也可以含有金属以外的成分,但该镀敷电极层63中的金属成分的含有率(面积比例)优选高于第二层62中的第二金属相22的含有率(面积比例AM2)。
Ni镀层63a及Sn镀层63b的厚度没有特别限定。例如,Ni镀层63a的平均厚度优选为1μm~20μm,Sn镀层63b的平均厚度优选为1μm~20μm。
接着,对图1所示的层叠陶瓷电容器2的制造方法的一例进行说明。
首先,准备电介质用膏和内部电极用膏。电介质用膏能够通过将电介质原料粉末和副成分粉末添加到公知的有机媒介或公知的水系媒介中进行混炼来制造。在电介质用膏中,除了上述之外还可以添加分散剂、增塑剂、玻璃粉等。内部电极用膏能够通过将导电性粉末添加到公知的有机媒介或公知的水系媒介中进行混炼而制造。在内部电极用膏中,作为通用材料,可以添加电介质原料粉末,也可以添加分散剂、增塑剂等。
接着,通过刮刀法等方法将电介质用膏片材化,由此得到陶瓷生片。然后,在该陶瓷生片上,通过丝网印刷等各种印刷法或转印法按规定的图案涂布内部电极用膏。进一步将形成有内部电极图案的生片层叠多层后,沿层叠方向加压,由此,得到母层叠体。此外,此时以陶瓷生片位于母层叠体的层叠方向的最上表面及最下表面的方式,层叠陶瓷生片和内部电极图案。
将通过上述工序得到的母层叠体通过切割或切断成规定的尺寸,得到多个生坯芯片。生坯芯片可以根据需要,为了除去增塑剂等而进行固化干燥,也可以在固化干燥后使用卧式离心滚筒机等进行滚筒研磨。在滚筒研磨中,将生坯芯片与介质及抛光液一起投入滚筒容器内,对该滚筒容器赋予旋转运动或振动等。通过该滚筒研磨,对在切断时产生的毛边等不需要的部位进行研磨,在生坯芯片的角部形成圆角。滚筒研磨后的生坯芯片利用水等清洗液清洗且使其干燥。此外,该滚筒研磨也可以在生坯芯片的烧成后实施。
接着,对上述中得到的生坯芯片实施脱粘合剂处理、烧成处理、及退火处理(再氧化处理),得到元件主体4。
脱粘合剂处理的条件只要根据添加到电介质用膏及内部电极用膏中的粘合剂的种类而适当确定即可,没有特别限定。例如,优选将升温速度设为5~300℃/小时,优选将保持温度设为180~400℃,优选将温度保持时间设为0.5~24小时。另外,脱粘合剂气氛能够设为大气气氛(即空气中)或还原性气氛,优选设为大气气氛。
烧成处理的条件根据陶瓷层5的主成分组成及内部电极层7的主成分组成适当设定即可,没有特别限定。例如,烧成时的保持温度优选为1200~1350℃,更优选为1220~1300℃,其保持时间优选为0.5~8小时,更优选为1~3小时。另外,烧成气氛优选设为还原性气氛,作为气氛气体,例如,能够将N2和H2的混合气体加湿使用。另外,在由Ni或Ni合金等贱金属构成内部电极层7的情况下,优选将烧成气氛中的氧分压设为1.0×10-14MPa~1.0×10-10MPa。
退火处理不是必须的工序,在还原性气氛中实施烧成处理的情况下,为了使陶瓷层5再氧化,优选实施退火。退火处理的条件根据陶瓷层5的主成分组成等适当确定即可,没有特别限定。例如,优选将保持温度设为650~1150℃,优选将温度保持时间设为0~20小时,优选将升温速度及降温速度设为50~500℃/小时。另外,气氛气体优选使用干燥的N2气、或加湿了的N2气等。
在上述的脱粘合剂处理、烧成处理及退火处理中,为了加湿N2气或混合气体等,例如只要使用润湿器等即可,在该情况下,水温优选为5~75℃程度。另外,脱粘合剂处理、烧成处理及退火处理可以连续进行,也可以独立进行。
接着,在上述中得到的元件主体4的外表面上形成一对外部电极6。具体而言,第一层61能够通过将第一导电性膏体涂布于元件主体4的端面上并进行烧附而形成。第一导电性膏体通过将第一金属相12的金属原料粉末、第一绝缘体相11的原料粉末(优选为硼系复合氧化物的玻璃粉)、粘合剂、以及溶剂进行混炼而制造即可。第一金属相12的平均长宽比及平均粒径(平均长径)能够通过金属原料粉末的颗粒形状及粒径控制,第一金属相12的面积比例AM1能够通过添加于第一导电性膏体的金属原料粉末的配合比控制。
此外,第一导电性膏体的涂布方法没有特别限定,例如,能够应用浸渍法或各种印刷法,第一层61的厚度能够通过第一导电性膏体的涂布量控制。另外,烧附第一导电性膏体的条件例如优选将保持温度设为700℃~900℃,优选将温度保持时间设为1~60分钟。
在形成第一层61后,使用第二导电性膏体形成第二层62。在将第二层62设为烧结电极层的情况下,第二导电性膏体只要通过将第二绝缘体相21的原料粉末(优选为玻璃粉,更优选为硼系复合氧化物的玻璃粉)、第二金属相22的金属原料粉末、粘合剂、以及溶剂进行混炼来制造即可。与第一导电性膏体相同,该第二导电性膏体能够通过浸渍法或各种印刷法涂布于第一层61的外表面进行烧附而形成。此外,在将第二层62设为烧结电极层的情况下,也可以在使涂布于端面4a的第一导电性膏体干燥后,在第一导电性膏体上涂布第二导电性膏体,使第一层61和第二层62同时烧结。
在将第二层62设为树脂电极层的情况下,第二导电性膏体通过将作为第二绝缘体相21的原料的树脂原料(优选为环氧树脂等的热固化性树脂)、第二金属相22的金属原料粉末、以及溶剂进行混炼而制造即可。在该情况下,在第一层61上涂布包含树脂原料的第二导电性膏体后,加热元件主体4,使树脂(第二绝缘体相21)固化,由此,形成第二层62。
第二层62中的第二金属相22的含有率(面积比例AM2)可以通过添加于第二导电性膏体的金属原料粉末的配合比进行控制。另外,第二层62的厚度可以通过第二导电性膏体的涂布量进行控制。
在形成第二层62之后,通过公知的镀敷法形成镀敷电极层63(63a及63b)。通过以上的工序,得到具有外部电极6的层叠陶瓷电容器2。
(实施方式的总结)
本实施方式的层叠陶瓷电容器2具有包含陶瓷层5和内部电极层7的元件主体4、以及形成于元件主体4的外表面的外部电极6。外部电极6具有与元件主体4的端面4a直接相接且包含第一绝缘体相11和第一金属相12的第一层61、以及与第一层61的外表面相接且包含第二绝缘体相21和第二金属相22的第二层62。第一层61中的第一金属相12的平均长宽比为3.5以上,第一层61中的第一金属相12的面积比例AM1超过8%且为30%以下。第二层62中的第二金属相22的面积比例AM2高于上述AM1。
在第一层61中的第一金属相12的平均长宽比大为5.0以上的情况下,能够将第一金属相12的面积比例AM1设定成比上述大的范围,能够设为超过6%且为30%以下。
在具有上述特征的层叠陶瓷电容器2中,在产生短路现象后也能够维持绝缘性(即具有绝缘恢复特性),并能够抑制元件主体在短路后发热。得到这种绝缘恢复特性的原因未必明确,但认为是以下所示的事由。
在层叠陶瓷电容器中,由于从外部施加的机械应力、或高电压,有时经由陶瓷层相邻的内部电极层彼此短路。特别是当陶瓷层的厚度减薄为10μm以下时,容易产生这种短路现象。在现有的层叠陶瓷电容器中,由于极性不同的内部电极层彼此短路,电阻值降低,因此,当对短路后的层叠陶瓷电容器流过电流时,元件主体4有可能发热。
在本实施方式的层叠陶瓷电容器2中,认为通过在短路后通电,如图3所示在第一层61上产生裂纹14,第一层61中所含的导通路径13被该裂纹14切断。而且,认为通过导通路径13被切断,在短路后降低的电阻值再次上升(即层叠陶瓷电容器2的绝缘性恢复)。因此,在层叠陶瓷电容器2中,即使产生短路现象,也能够抑制元件主体发热。
如上所述,在层叠陶瓷电容器2中,外部电极6中的第一层61及第二层62的层叠结构有助于绝缘恢复特性的体现,陶瓷层5及内部电极层7的成分等元件主体4的内部结构能够根据期望的介电特性适当调整。即,在层叠陶瓷电容器2中,能够确保元件主体4的设计的自由度,同时得到短路后的绝缘恢复特性。
在第一金属相12的平均长宽比为3.5以上且低于5.0的情况下,第一层61中的第一金属相12的面积比例AM1优选超过8%且为18%以下。在第一金属相12的平均长宽比为5.0以上的情况下,第一金属相12的面积比例AM1优选超过6%且为18%以下。在层叠陶瓷电容器2中,通过将面积比例AM1设定于上述的适当范围内,从而能够充分确保初始静电电容,同时进一步提高短路后的绝缘恢复特性。即,通过将面积比例AM1设定成18%以下,从而导通路径13更容易被切断,在短路后的通电时,绝缘电阻更容易上升。
在本实施方式的层叠陶瓷电容器2中,优选将第一层61的平均厚度t1Ave设为20μm以上。另外,第一金属相12的平均长径LDAve相对于第一层61的平均厚度t1Ave的比优选为0.1以上0.7以下。通过上述那样控制第一层61中的t1Ave及LDAve,从而能够进一步提高短路后的绝缘恢复特性。
另外,第一层61的第一绝缘体相11优选包含含有硼的氧化物,更优选包含硼系复合氧化物。在将第一绝缘体相11设为硼系复合氧化物的情况下,第一绝缘体相11具有比结晶质的氧化物(或复合氧化物)脆的性质,由于短路后的通电,更容易产生裂纹14(即,第一层61中的导通路径13容易被切断)。其结果,绝缘恢复特性进一步提高。
以上,对本公开的实施方式进行了说明,但本发明丝毫不受上述的实施方式限定,能够在不脱离本公开宗旨的范围内进行各种改变。
例如,在本实施方式中,作为层叠陶瓷电子部件示例了层叠陶瓷电容器2,但本公开的层叠陶瓷电子部件也可以是带通滤波器、层叠三端子滤波器、热敏电阻、或压电元件等。
另外,在本实施方式中,将陶瓷层5和内部电极层7沿Z轴方向进行了层叠,但层叠方向也可以是X轴方向或Y轴方向。在该情况下,只要根据内部电极层7的露出面形成外部电极6即可。
实施例
以下,基于详细的实施例进一步说明本公开,但本发明不限定于这些实施例。
(实验1)
实施例1
首先,通过片材制造法,制造了交替层叠了陶瓷层和Ni的内部电极层的元件主体。陶瓷层的主成分设为以(Ca0.7Sr0.3)(Zr0.96Ti0.04)O3表示的电介质化合物,作为陶瓷层的副成分添加了MnO、SiO2及Al2O3。陶瓷层的平均厚度设为2.5μm,Ni内部电极层的平均厚度设为1.1μm,容量区域中的陶瓷层的层叠数设为257层。另外,元件主体的尺寸为L0×W0×T0=3.2mm×1.6mm×1.6mm。
接着,使用第一导电性膏体,在元件主体的外表面上形成低比重烧结电极层(第一层61)。向第一导电性膏体中添加平均长宽比为3.5以上且平均长径为6.6μm的Ag粉末、和包含SrO、Al2O3、ZnO、SiO2及B2O3的玻璃粉(硼系复合氧化物)。另外,第一导电性膏体中的Ag粉末的配合比调整为烧结后的低比重烧结电极层中的金属相的面积比率成为表1所示的值。第一导电性膏体通过浸涂法涂布于元件主体的端面上且使其干燥。然后,通过在保持温度750℃、温度保持时间5分钟的条件下加热涂布有第一导电性膏体的元件主体,烧附第一导电性膏体,形成低比重烧结电极层。在实施例1中,作为第一层61的低比重烧结电极层的平均厚度为25.5μm。
接着,使用树脂电极用膏,在低比重烧结电极层上形成树脂电极层(第二层62)。向树脂电极用膏中添加平均粒径为3μm的Ag粉末和环氧树脂,以树脂电极层中的金属相的面积比例成为表1所示的值的方式,调整树脂电极用膏中的Ag粉末的配合比。树脂电极用膏通过浸涂法涂布以覆盖低比重烧结电极层,并使其干燥。然后,在保持温度220℃、温度保持时间1小时的条件下加热涂布有树脂电极用膏的元件主体,使树脂电极用膏中的环氧树脂固化,由此,形成树脂电极层。在实施例1中,作为第二层62的树脂电极层的平均厚度为31.1μm。
在形成树脂电极层后,通过电镀法在树脂电极层上形成平均厚度为3.8μm的Ni镀层。另外,通过电镀法在Ni镀层上形成了平均厚度为4μm的Sn镀层。通过以上的工序,得到了实施例1的层叠陶瓷电容器。
实施例2
在实施例2中,通过与实施例1相同的方法在元件主体的外表面上形成低比重烧结电极层后,在该低比重烧结电极层上形成烧结电极层(第二层62)。具体而言,准备添加有平均粒径为3μm的Cu粉末和包含SrO、Al2O3、ZnO、SiO2及B2O3的玻璃粉(硼系复合氧化物)的烧结电极用膏。烧结电极用膏中的Cu粉末的配合比调整为烧结电极层中的金属相的面积比例成为表1所示的值。通过浸涂法将该烧结电极用膏涂布于低比重烧结电极层上并使其干燥。然后,通过在保持温度750℃、温度保持时间5分钟的条件下加热元件主体,从而形成覆盖低比重烧结电极层的烧结电极层。
在烧结电极层上,通过与实施例1相同的方法形成Ni镀层及Sn镀层。作为第二层62,形成烧结电极层来代替树脂电极层,除此之外,通过与实施例1相同的方法得到实施例2的层叠陶瓷电容器。此外,在实施例2的电容器试样中,作为第一层61的低比重烧结电极层的平均厚度为25.3μm,作为第二层62的烧结电极层的平均厚度为21.5μm,Ni镀层及Sn镀层的平均厚度与实施例1相同。
实施例3
在实施例3中,在元件主体的外表面上形成包含Cu的金属相(第一金属相12)的低比重烧结电极层。具体而言,准备添加有平均长宽比为3.5以上、且平均长径为7.2μm的Cu粉末、和包含SrO、Al2O3、ZnO、SiO2及B2O3的玻璃粉(硼系复合氧化物)的第一导电性膏体。该第一导电性膏体中的Cu粉末的配合比调整为烧结后的低比重烧结电极层中的金属相的面积比率成为表1所示的值。通过与实施例1相同的方法烧附包含Cu粉末的第一导电性膏体,形成与元件主体的端面直接相接的低比重烧结电极层。
另外,在实施例3中,与实施例1相同,在上述的低比重烧结电极层上按照记载的顺序形成树脂电极层、Ni镀层、及Sn镀层。在形成低比重烧结电极层时,使用Cu粉末来代替Ag粉末,除此之外的制造条件与实施例1相同,得到了实施例3的层叠陶瓷电容器。在实施例3的电容器试样中,低比重烧结电极层的平均厚度为23.1μm,树脂电极层的平均厚度为32.5μm,Ni镀层及Sn镀层的平均厚度与实施例1相同。
比较例1
在比较例1中,在元件主体的外表面上形成将树脂电极层、Ni镀层、及Sn镀层按照记载的顺序层叠的外部电极。即,在比较例1中,不形成低比重烧结电极层(第一层61),以与元件主体的端面直接相接的方式形成树脂电极层(第二层62)。比较例1中使用的树脂电极用膏与实施例1中使用的树脂电极用膏相同,向该树脂电极用膏中添加平均粒径为3μm的Ag粉末和环氧树脂。
未形成低比重烧结电极层以外的制造条件与实施例1相同,得到了比较例1的层叠陶瓷电容器。在比较例1的电容器试样中,树脂电极层的平均厚度为31.4μm,Ni镀层及Sn镀层的平均厚度与实施例1相同。
比较例2
在比较例2中,在元件主体的外表面上形成将烧结电极层、Ni镀层、及Sn镀层按照记载的顺序层叠的外部电极。即,在比较例2中,未形成低比重烧结电极层(第一层61),以与元件主体的端面直接相接的方式形成了烧结电极层(第二层62)。比较例2中使用的烧结电极用膏与实施例2中使用的烧结电极用膏相同,向该烧结电极用膏中添加平均粒径为3μm的Cu粉末和包含SrO、Al2O3、ZnO、SiO2及B2O3的玻璃粉(硼系复合氧化物)。
未形成低比重烧结电极层以外的制造条件与实施例1相同,得到比较例2的层叠陶瓷电容器。在比较例2的电容器试样中,烧结电极层的平均厚度为22.8μm,Ni镀层及Sn镀层的平均厚度与实施例1相同。
对于实验1中的各实施例及各比较例,实施了以下所示的评价。
外部电极的分析
使用SEM观察外部电极的截面,算出低比重烧结电极层、树脂电极层、及烧结电极层中的金属相的面积比例。在该分析时,观察倍率设定成2000倍~20000倍,对各层的截面分别进行3个视野分析,由此,算出金属相的面积比例。将各实施例及各比较例的分析结果在表1中示出。
此外,在由SEM进行的外部电极的截面观察中,测定低比重烧结电极层中所含的金属相的长宽比。其结果、实施例1中的平均长宽比为4.6,实施例2中的平均长宽比为4.5,实施例3中的平均长宽比为4.1。
初始静电电容
在实施后述的绝缘恢复试验之前,测定电容器试样的静电电容。具体而言,静电电容使用LCR计进行测定,此时的测定频率设定成1kHz,测定电压电平设定成1Vrms。对于各实施例及各比较例,分别测定10个电容器试样的静电电容,算出初始静电电容(单位nF)作为其平均值。将初始静电电容为95nF以上的试样判断为良好,将为100nF以上的试样判断为特别良好。
绝缘恢复试验
为了评价短路后的绝缘恢复特性,实施了以下所示的试验。首先,对电容器试样施加直流1kV的高电压,使元件主体中的内部电极层强制短路。对于各实施例及各比较例分别准备10个在施加该高电压后、电阻值成为10Ω以下的试样(以下,称为短路试样)。而且,将各短路试样与设定成电压12V电流6A的直流稳定化电源连接约1秒钟,将电阻值再次上升至10kΩ以上的试样判断为“合格”,将通电后的电阻值低于10kΩ的试样判断为“不合格”。绝缘恢复特性用合格的样品数(NP)相对于试验样品数(N0)的比(NP/N0)表示,如果该NP/N0为8/10以上,则判断为绝缘恢复特性良好,在为10/10的情况下,判断为绝缘恢复特性特别优异。将评价结果在表1中示出。
【表1】
如表1所示,在形成有现有的外部电极的比较例1及比较例2中,即使对短路后的电容器试样通电,电阻值保持为低,绝缘性未恢复。另一方面,在包含低比重烧结电极层(第一层61)的实施例1~3中,通过对短路后的电容器试样通电,电阻值上升,绝缘性恢复。另外,在实施例1~3中,确认到在实施绝缘恢复试验之前的电容器试样中得到高的初始静电电容。
观察在短路后呈现绝缘恢复特性的实施例1~3的电容器试样的截面,结果能够确认到在低比重烧结电极层产生裂纹。认为在实施例1~3中,低比重烧结电极层中的导通路径被该裂纹切断。
(实验2)
在实验2中,改变低比重烧结电极层中的金属相的平均长宽比及面积比例,制造了表2及表3所示的层叠陶瓷电容器。具体而言,在实施例4及比较例3中,使用了长宽比与实验1的实施例中使用的Ag粉末不同的Ag粉末形成了低比重烧结电极层。在比较例4~5、及实施例5~9中,通过调整第一导电性膏体中的Ag粉末的配合比,将低比重烧结电极层中的金属相的面积比例控制成表2所示的值。此外,在比较例4~5、及实施例5~9中,使用了平均长宽比与实验1同样为4.0~4.7的范围内的Ag粉末。
另外,在比较例6~7、及实施例10~14中,使用了平均长宽比成为5.0以上的Ag粉末形成低比重烧结电极层,将低比重烧结电极层中的金属相的面积比例控制成表3所示的值。
在实验2的各实施例及各比较例中,在低比重烧结电极层上形成树脂电极层,在该树脂电极层上形成了Ni镀层及Sn镀层。上述以外的制造条件与实验1的实施例1相同,制造了层叠陶瓷电容器。即,实验2的各实施例及各比较例中的元件主体的规格、树脂电极层的规格、及各镀敷层的规格是与实验1的实施例1相同的程度。
将实验2的评价结果在表2及表3中示出。此外,在表2及表3的与绝缘恢复特性相关的评价结果的栏中有“ND”的记载,其中“ND”是指未实施绝缘恢复试验。即,在有“ND”的记载的比较例中,原本没有得到作为电容器所必要的静电电容,因此,不能实施绝缘恢复试验。
【表2】
【表3】
如表2所示,在比较例3中,低比重烧结电极层中的金属相的平均长宽比低于3.5,在该比较例3中,初始静电电容成为0.2nF。在比较例3中,在低比重烧结电极层上未形成充分的导通路径,认为不能确保作为电容器必要的初始静电电容。另一方面,在金属相的平均长宽比为3.7的实施例4中,初始静电电容为100nF以上,作为电容器能够确保必要的初始静电电容。根据该结果可知,低比重烧结电极层中的金属相的平均长宽比应设定成3.5以上。
另外,在比较例4中,低比重烧结电极层中的金属相的面积比例为8.0%,初始静电电容成为0.1nF。在比较例4中,金属相的比例过低,因此,在比重烧结电极层上无法形成充分的导通路径,认为能够确保作为电容器必要的初始静电电容。另一方面,在金属相的面积比例为8.3%的实施例5中,初始静电电容为100nF以上,能够确保作为电容器必要的初始静电电容。根据该结果可知,在金属相的平均长宽比为3.5以上且低于5.0的情况下,应使低比重烧结电极层中的金属相的面积比例大于8.0%。
如上所述,低比重烧结电极层中的金属相的平均长宽比及面积比例与逾渗(percolation)现象的产生(即低比重烧结电极层中的导通路径的形成)相关,认为通过逾渗现象的产生,初始静电电容显著地增加。
另外,根据将低比重烧结电极层中的金属相的平均长宽比设定成5.0以上的表3的评价结果可知,根据金属相的平均长宽比,产生逾渗现象所需要的金属相的面积比例的下限值变化。具体而言,在平均长宽比低于5.0的比较例4中,面积比例为8.0%,得不到充分的初始静电电容,与之相对,在平均长宽比为5.0以上的实施例10中,即使面积比例为7.0%,也得不到100nF以上的初始静电电容。根据表3所示的比较例6及实施例10的结果可知,在平均长宽比为5.0以上的情况下,能够将低比重烧结电极层中的金属相的面积比例设定成超过6.0%。
在低比重烧结电极层中的金属相的面积比例超过30%的比较例5及比较例7中,虽然能够确保初始静电电容,但绝缘恢复的概率为十分之三以下,不能满足绝缘恢复试验的基准值(8/10以上)。在比较例5及比较例7中,比重烧结电极层中的金属相的含有率高,认为导通路径未被充分切断。
另一方面,在实施例5~9、及、实施例10~14中,能够兼顾高的初始静电电容和优异的绝缘恢复特性。根据该结果可知,为了满足绝缘恢复特性,在低比重烧结电极层中,应将具有3.5以上的平均长宽比的金属相的面积比例设为30%以下,优选为18%以下。
(实验3)
在实验3中,改变低比重烧结电极层的平均厚度,制造表4所示的层叠陶瓷电容器。此外,低比重烧结电极层的平均厚度通过调整浸涂法的条件而控制。上述以外的制造条件与实施例1相同,得到了实施例21~23的层叠陶瓷电容器。将实验3的评价结果在表4中示出。
【表4】
如表4所示可知,能够确认到低比重烧结电极层的厚度越增厚、绝缘恢复特性越进一步提高的倾向,低比重烧结电极层的平均厚度优选为15μm以上,更优选为20μm以上。
(实验4)
在实验4中,改变添加于第一导电性膏体的Ag粉末的平均长径,制造实施例31~34的层叠陶瓷电容器。特别是实验4中,以金属相(第一金属相12)的平均长径LDAve相对于低比重烧结电极层的平均厚度t1Ave的比(LDAve/t1Ave)成为表5所示的值的方式,调整使用的Ag粉末的粒径及第一导电性膏体的涂布量。上述以外的制造条件与实施例1相同。将实验4的评价结果在表5中示出。
【表5】
表5所示的实施例中,在实施例32、实施例1、及实施例33中,能够更适当地兼顾高的初始静电电容和优异的绝缘恢复特性。根据该结果可知,低比重烧结电极层中的金属相(第一金属相12)的平均长径优选为5μm以上且15μm以下。另外,可知低比重烧结电极层中的LDAve/t1Ave优选为0.1以上且0.7以下。

Claims (8)

1.一种层叠陶瓷电子部件,其中,
具有:包含陶瓷层和内部电极层的元件主体、和形成于所述元件主体的外表面且与所述内部电极层的一部分电连接的外部电极,
所述外部电极具有:
第一层,其与所述元件主体直接相接,包含第一绝缘体相和第一金属相;和
第二层,其与所述第一层的外表面相接,包含第二绝缘体相和第二金属相,
所述第一层中的所述第一金属相的面积比例超过8%且为30%以下,
所述第二层中的所述第二金属相的面积比例高于所述第一层中的所述第一金属相的面积比例,
所述第一金属相的平均长宽比为3.5以上。
2.根据权利要求1所述的层叠陶瓷电子部件,其中,
所述第一层中的所述第一金属相的面积比例超过8%且为18%以下。
3.根据权利要求1或2所述的层叠陶瓷电子部件,其中,
所述第一层的平均厚度为20μm以上。
4.根据权利要求1或2所述的层叠陶瓷电子部件,其中,
所述第一金属相的平均长径相对于所述第一层的平均厚度的比为0.1以上0.7以下。
5.根据权利要求1或2所述的层叠陶瓷电子部件,其中,
所述第一绝缘体相包含含有硼的氧化物。
6.根据权利要求1或2所述的层叠陶瓷电子部件,其中,
所述第一金属相包含铜或银。
7.根据权利要求1或2所述的层叠陶瓷电子部件,其中,
所述外部电极还具有与所述第二层相接的镀敷电极层。
8.一种层叠陶瓷电子部件,其中,
具有:包含陶瓷层和内部电极层的元件主体、和形成于所述元件主体的外表面且与所述内部电极层的一部分电连接的外部电极,
所述外部电极具有:
第一层,其与所述元件主体直接相接,包含第一绝缘体相和第一金属相;和
第二层,其与所述第一层的外表面相接,包含第二绝缘体相和第二金属相,
所述第一层中的所述第一金属相的面积比例超过6%且为30%以下,
所述第二层中的所述第二金属相的面积比例高于所述第一层中的所述第一金属相的面积比例,
所述第一金属相的平均长宽比为5.0以上。
CN202310614233.XA 2022-05-30 2023-05-29 层叠陶瓷电子部件 Pending CN117153556A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2022-087874 2022-05-30
JP2023003846A JP2023175618A (ja) 2022-05-30 2023-01-13 積層セラミック電子部品
JP2023-003846 2023-01-13

Publications (1)

Publication Number Publication Date
CN117153556A true CN117153556A (zh) 2023-12-01

Family

ID=88884991

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310614233.XA Pending CN117153556A (zh) 2022-05-30 2023-05-29 层叠陶瓷电子部件

Country Status (1)

Country Link
CN (1) CN117153556A (zh)

Similar Documents

Publication Publication Date Title
JP7379899B2 (ja) セラミック電子部品
US10347421B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
US9870866B2 (en) Multilayer electronic component
JP5632046B2 (ja) 積層セラミックキャパシタ及びその製造方法
CN110310825B (zh) 层叠陶瓷电子部件
CN110310826B (zh) 层叠陶瓷电子部件
CN115036135B (zh) 陶瓷电子部件
US20230386748A1 (en) Multilayer ceramic electronic device
JP2018098385A (ja) 積層電子部品
CN110310828B (zh) 层叠陶瓷电子部件
JP2017028254A (ja) 積層セラミックコンデンサ
JP2018117051A (ja) 積層セラミックコンデンサ
JP2019192862A (ja) 積層セラミックコンデンサおよびその製造方法
CN115403370B (zh) 电介质组合物及层叠陶瓷电子部件
CN110310830B (zh) 层叠陶瓷电子部件
JP7243212B2 (ja) 積層セラミック電子部品
JP2022136816A (ja) セラミック電子部品
JP7388088B2 (ja) 積層セラミック電子部品とその製造方法
JP5641139B2 (ja) 積層セラミック電子部品、および積層セラミック電子部品の製造方法
CN115938801A (zh) 陶瓷电子部件
JP3544569B2 (ja) 積層セラミックコンデンサ
CN117153556A (zh) 层叠陶瓷电子部件
JP2021015925A (ja) 積層セラミックコンデンサ
KR102057040B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법
JP6946907B2 (ja) 積層電子部品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination