JP2023175618A - 積層セラミック電子部品 - Google Patents

Abstract

【課題】短絡現象の発生後に絶縁性を維持することができる積層セラミック電子部品を提供すること。
【解決手段】
セラミック層と内部電極層とを含む素子本体と、素子本体の外面に形成してあり内部電極層の一部と電気的に接続している外部電極と、を有する積層セラミック電子部品である。外部電極は、素子本体と直に接しており、第１絶縁体相と第１金属相とを含む第１層と、第１層の外面と接しており、第２絶縁体相と第２金属相とを含む第２層と、を有する。第１層における第１金属相の面積割合は、８％超過３０％以下であり、第２層における第２金属相の面積割合は、第１層における第１金属相の面積割合よりも高い。そして、第１金属相の平均アスペクト比は、３．５以上である。
【選択図】図３

Description

本開示は、外部電極を有する積層セラミック電子部品に関する。

電子回路あるいは電源回路に搭載されているＭＬＣＣ（積層セラミックコンデンサ）などの積層セラミック電子部品は、セラミック層と内部電極層とが交互に積層された構造を有する。この積層セラミック電子部品では、機械的応力または高電圧により短絡現象（所謂ショート故障）が発生することがあり、短絡後の積層セラミック電子部品に電流を流すと、積層セラミック電子部品が発熱して実装基板を加熱する虞がある。

このような問題に対して、特許文献１は、短絡後の発熱を抑制するための方策を提案している。具体的に、特許文献１は、チタン酸バリウムと所定の副成分とを含むセラミック層と、主成分として銅または銀を含む内部電極層と、を積層した積層セラミック電子部品を開示している。当該積層セラミック電子部品では、短絡が発生したとしても絶縁性を維持することができ、短絡後に素子本体が発熱することを抑制できる。

上記のとおり、特許文献１の対策では、セラミック層および内部電極層の組成などといった素子本体の内部構成を最適化しているが、特許文献１よりも汎用的な対策として、素子本体の設計の自由度を確保しつつ、短絡後の発熱を抑制することが求められている。

特開２０１８－０６０３９０号公報

本開示は、このような実情を鑑みてなされ、その目的は、短絡現象の発生後に絶縁性を維持することができる積層セラミック電子部品を提供することである。

上記の目的を達成するために、本開示の第１の観点に係る積層セラミック電子部品は、
セラミック層と内部電極層とを含む素子本体と、前記素子本体の外面に形成してあり前記内部電極層の一部と電気的に接続している外部電極と、を有し、
前記外部電極が、
前記素子本体と直に接しており、第１絶縁体相と第１金属相とを含む第１層と、
前記第１層の外面と接しており、第２絶縁体相と第２金属相とを含む第２層と、を有し、
前記第１層における前記第１金属相の面積割合が、８％超過３０％以下であり、
前記第２層における前記第２金属相の面積割合が、前記第１層における前記第１金属相の面積割合よりも高く、
前記第１金属相の平均アスペクト比が、３．５以上である。

本発明者等は、鋭意検討した結果、積層セラミック電子部品が上記の特徴を有することで、絶縁復帰特性が得られることを見出した。すなわち、上記積層セラミック電子部品では、短絡現象が発生した後に通電したとしても、絶縁性を維持することができる。そのため、第１の観点に係る積層セラミック電子部品では、短絡後に素子本体が発熱することを抑制できる。

好ましくは、前記第１層における前記第１金属相の面積割合が、８％超過１８％以下である。

好ましくは、前記第１層の平均厚みが２０μｍ以上である。

好ましくは、前記第１層の平均厚みに対する前記第１金属相の平均長径の比が、０．１以上０．７以下である。

好ましくは、前記第１絶縁体相が、ホウ素を含む酸化物である。

好ましくは、前記第１金属相が、銅または銀を含む。

好ましくは、前記外部電極は、前記第２層と接するメッキ電極層をさらに有する。

本開示の第２の観点に係る積層セラミック電子部品は、
セラミック層と内部電極層とを含む素子本体と、前記素子本体の外面に形成してあり前記内部電極層の一部と電気的に接続している外部電極と、を有し、
前記外部電極が、
前記素子本体と直に接しており、第１絶縁体相と第１金属相とを含む第１層と、
前記第１層の外面と接しており、第２絶縁体相と第２金属相とを含む第２層と、を有し、
前記第１層における前記第１金属相の面積割合が、６％超過３０％以下であり、
前記第２層における前記第２金属相の面積割合が、前記第１層における前記第１金属相の面積割合よりも高く、
前記第１金属相の平均アスペクト比が、５．０以上である。

第２の観点に係る積層セラミック電子部品は、上記の特徴を有することで、短絡現象が発生した後に通電したとしても、絶縁性を維持することができる。そのため、第２の観点に係る積層セラミック電子部品では、短絡後に素子本体が発熱することを抑制できる。

図１は、本開示の一実施形態に係る積層セラミックコンデンサの断面を示す模式図である。 図２は、図１に示す外部電極６の断面を拡大した模式図である。 図３は、短絡後における外部電極６の断面を示す模式図である。

以下、本開示を、図面に示す実施形態に基づき詳細に説明する。

本実施形態では、本開示に係る積層セラミック電子部品の一例として、図１に示す積層セラミックコンデンサ２について説明する。積層セラミックコンデンサ２は、素子本体４と、当該素子本体４の外面に形成してある一対の外部電極６と、を有する。

図１に示す素子本体４の形状は、通常、略直方体状であって、Ｘ軸方向で対向する２つの端面４ａと、Ｙ軸方向で対向する２つの側面４ｂと、Ｚ軸方向で対向する２つの側面４ｂとを有する。ただし、素子本体４の形状は、特に制限されず、楕円柱状、円柱状、その他角柱状等であってもよい。また、素子本体４の外形寸法も、特に制限されず、たとえば、Ｘ軸方向の長さＬ０を０．２ｍｍ～５．７ｍｍ、Ｙ軸方向の幅Ｗ０を０．１ｍｍ～５．０ｍｍ、Ｚ軸方向の高さＴ０を０．１ｍｍ～３．０ｍｍとすることができる。なお、本実施形態において、Ｘ軸、Ｙ軸、Ｚ軸は、相互に垂直である。

そして、素子本体４は、Ｘ軸およびＹ軸を含む平面に実質的に平行なセラミック層５と内部電極層７とを有し、素子本体４の内部では、セラミック層５と内部電極層７とがＺ軸方向に沿って交互に積層してある。ここで、「実質的に平行」とは、ほとんどの部分が平行であるが、多少平行でない部分を有していてもよいことを意味し、セラミック層５および内部電極層７は、多少、凹凸があったり、傾いていたりしてもよい。

積層セラミックコンデンサ２のセラミック層５は、主成分として誘電体化合物を含む。セラミック層５の主成分とは、セラミック層５において８０モル％以上を占める成分を意味し、主成分である誘電体化合物の材質は、特に限定されない。たとえば、セラミック層５は、主成分として、ＢａＴｉＯ₃、（Ｃａ，Ｓｒ）ＴｉＯ₃、（Ｃａ，Ｓｒ）ＺｒＯ₃、（Ｃａ，Ｓｒ）（Ｚｒ，Ｔｉ）Ｏ₃、（Ｋ，Ｎａ）ＮｂＯ₃などのペロブスカイト構造の誘電体化合物、もしくは、Ｂａ₃ＺｒＮｂ₄Ｏ₁₅、Ｂａ₃ＴｉＮｂ₄Ｏ₁₅、（Ｋ，Ｎａ）Ｓｒ₂Ｎｂ₅Ｏ₁₅などのタングステンブロンズ構造の誘電体化合物を含むことができる。また、セラミック層５には、Ｓｉ化合物、Ａｌ化合物、Ｍｎ化合物、Ｍｇ化合物、Ｃｒ化合物、Ｎｉ化合物、希土類元素を含む化合物、Ｌｉ化合物、Ｂ化合物、Ｖ化合物、および、Ｎａ化合物などの副成分が含まれていてもよい。セラミック層５に含まれる副成分の種類、組み合わせ、および、その含有率は、特に限定されない。

セラミック層５の１層当たりの平均厚み（層間厚み）は、特に制限されず、たとえば、１００μｍ以下とすることができ、１０μｍ以下であることが好ましい。また、セラミック層５の積層数については、所望の特性に応じて決定すればよく、特に限定されない。たとえば、セラミック層５の積層数は、２０層以上であることが好ましく、５０層以上であることがより好ましい。

内部電極層７は、導電性材料で構成してあり、内部電極層７の組成は特に限定されない。たとえば、内部電極層７は、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｕ、Ｐｔ、または、これら金属元素のうち少なくとも１種を含む合金を含むことができる。セラミック層５の主成分が耐還元性を有する場合、内部電極層７の導電性材料は、純Ｎｉ、または、８５ｗｔ％以上のＮｉを含むＮｉ合金であることが好ましい。Ｎｉ合金には、Ｃｕ、Ｃｒ、Ｍｎなどの副成分が含まれていてもよい。

また、内部電極層７には、上記の導電性材料の他に、セラミック層５の主成分と同様の組成を有する誘電体化合物の粒子が、共材として含まれていてもよい。さらに、内部電極層７には、ＳやＰ等の非金属元素が微量に（たとえば、０．１質量％以下程度）含まれていてもよく、空隙が含まれていてもよい。なお、共材や空隙等が内部電極層７に含まれる場合、内部電極層７には、電極（導電性材料）が存在しない途切れ部分が形成されることがある。

内部電極層７は、各セラミック層５の間に積層され、その積層数は、セラミック層５の積層数に応じて決定される。そして、内部電極層７の１層当たりの平均厚みは、特に制限されず、たとえば、３．０μｍ以下であることが好ましい。なお、セラミック層５の平均厚みや内部電極層７の平均厚みは、金属顕微鏡を用いて図１に示すような断面を観察し、少なくとも５箇所以上で各層（５、７）の厚みを計測することで算出すればよい。

また、内部電極層７は、縁辺の一部が、素子本体４の２つの端面４ａに交互に露出するように、積層してある。そして、一対の外部電極６が、それぞれ、素子本体４の一方の端面４ａに形成され、交互に配置された内部電極層７の露出端に電気的に接続してある。このように内部電極層７および外部電極６を形成することで、外部電極６と内部電極層７とで、コンデンサ回路が構成される。

なお、素子本体４は、図１に示すように、容量領域４１と、容量領域４１の積層方向の外側に積層してある外装領域４２と、を有している。容量領域４１では、当該領域内に含まれる各セラミック層５が、極性の異なる内部電極層７に挟まれており、セラミック層５に対して電圧が印加可能となっている。一方、外装領域４２では、セラミック層５のみが積層してあり、外装領域４２には内部電極層７が含まれていない。

各外部電極６は、それぞれ、素子本体４の端面４ａに形成してある端面部と、各側面４ｂのＸ軸方向の一端に形成してある延長部と、を一体的に有する。すなわち、一対の外部電極６は、それぞれ、素子本体４の端面４ａから側面４ｂに回り込むように形成されており、Ｘ軸方向で互いに接触しないように絶縁されている。なお、外部電極６の延長部は、必須ではなく、外部電極６が端面部のみで構成してあってもよい。もしくは、積層セラミックコンデンサ２を基板に面実装する場合には、外部電極６の延長部は、少なくとも基板の実装面と対向する側面４ｂに形成されていればよく、実装面とは反対側の側面４ｂには形成しなくともよい。

本実施形態の積層セラミックコンデンサ２では、外部電極６が所定の構造を有することで、絶縁復帰特性を具備することができる。以下、図２に基づいて外部電極６の構造について詳述する。なお、図２では、一対の外部電極６のうちの一方の断面を示しているが、他方の外部電極６についても、図２に示す外部電極６と同じ構造を有する。

図２に示すように、外部電極６は、積層構造を有しており、第１層６１と第２層６２とを含んでいる。第１層６１は、内部電極層７が引き出されている素子本体４の端面４ａと直に接しており、第１層６１と端面４ａとの間には他の層が介在していない。一方、第２層６２は、第１層６１の外側に位置し、第１層６１の外面を覆っている。外部電極６は、上記の他に、第２層６２の外側に位置するメッキ電極層６３を含むことが好ましい。

第１層６１は、第１絶縁体相１１と第１金属相１２とを含む焼結体層であって、第１絶縁体相１１中に粒子状の第１金属相１２が分散した構造を有する。第１層６１では、導体である第１金属相１２の体積割合が、結着材である第１絶縁体相１１の体積割合よりも低い。すなわち、第１層６１は、金属成分よりも絶縁材の比率が高い低比重焼結電極層である。

第１絶縁体相１１は、セラミック材料で構成することができ、酸化物を含むことが好ましく、ホウ素を含有する酸化物を含むことがより好ましい。「ホウ素を含有する酸化物」とは、Ｂ₂Ｏ₃（酸化ホウ素）、もしくは、ホウ素を含有する複合酸化物を意味し、第１絶縁体相１１は、ホウ素を含有する複合酸化物であることがさらに好ましい。

ホウ素を含有する複合酸化物（ホウ素系複合酸化物）としては、Ｂ₂Ｏ₃を含むと共に、ＳｉＯ₂、Ａｌ₂Ｏ₃、ＳｒＯ、ＣａＯ、ＢａＯ、ＭｇＯ、ＺｎＯ、ＺｒＯ₂、ＴｉＯ₂、Ｖ₂Ｏ₅、Ｎａ₂Ｏ、およびＫ₂Ｏから選択される１種以上の酸化物を含む複合酸化物が挙げられる（たとえば、Ｂ－Ｓｉ－アルカリ金属系複合酸化物、Ｂ－Ｓｉ－Ｚｎ－アルカリ金属系複合酸化物、Ｂ－Ｓｉ－Ｋ系複合酸化物、Ｂ－Ｓｉ－Ａｌ系複合酸化物など）。ホウ素を含有する複合酸化物の組成比は、特に限定されない。たとえば、複合酸化物に含まれる酸素以外の元素の合計含有量を１００モル％として、当該合計含有量１００モル％に対するホウ素（Ｂ）の含有率は、１０モル％以上であることが好ましく、２０モル％以上７０モル％以下であることがより好ましい。

上記のようなホウ素を含む複合酸化物（ホウ素系複合酸化物）は、ガラス化し易い。つまり、第１絶縁体相１１は、ガラス質であることが特に好ましい。ホウ素系複合酸化物がガラス質であることで、第１層６１の焼結性を向上させることができる。また、ガラス質のホウ素系複合酸化物は、結晶質の酸化物よりも脆く、後述するような導通パス１３を切断するクラック１４が発生し易くなる。

第１層６１の第１金属相１２は、Ａｇ、Ｃｕ、Ｎｉ、Ｐｄ、Ａｕ、Ｐｔ、または、これら金属元素のうち少なくとも１種を含有する合金を含むことができ、第１金属相１２の主成分は、Ａｇ、または、Ｃｕであることが好ましい。より具体的に、第１金属相１２の主成分とは、８０ｗｔ％以上を占める金属元素であって、第１金属相１２は、Ａｇ粒子、Ｃｕ粒子、Ａｇ合金粒子、もしくは、Ｃｕ合金粒子であることが好ましく、Ａｇ粒子またはＣｕ粒子であることがより好ましい。

なお、第１絶縁体相１１および第１金属相１２の成分は、波長分散型Ｘ線分光器（ＷＤＳ）、エネルギー分散型Ｘ線分析（ＥＤＸ）、レーザアブレーションＩＣＰ質量分析（ＬＡ－ＩＣＰ－ＭＳ）などにより分析することができる。

第１金属相１２は、球状粒子ではなく、アスペクト比が大きい粒子形状を有する。具体的に、第１金属相１２の平均アスペクト比は、少なくとも３．５以上であり、４．０以上であることが好ましく、５．０以上であることがより好ましい。第１金属相１２の平均アスペクト比が大きければ大きいほど、後述する導通パス１３が形成され易くなる。換言すると、第１金属相１２の平均アスペクト比と、導通パス１３の形成に最低限必要な第１金属相１２の含有率（面積割合）の下限値とは、反比例の関係にあり、第１金属相１２の平均アスペクト比を大きくするほど、第１金属相１２の含有率の下限値を少なく設定することができる。なお、平均アスペクト比の上限は、特に限定されない。

アスペクト比は、短径に対する長径の比であり、図２に示すような第１層６１の断面を、走査型電子顕微鏡（ＳＥＭ）もしくは走査透過型電子顕微鏡（ＳＴＥＭ）などにより観察することで、各第１金属相１２のアスペクト比を計測することができる。具体的に、第１層６１の断面画像を解析して、測定対象粒子（第１金属相１２）の最小外接矩形を描く。最小外接矩形とは、測定対象粒子の外縁と接する最小の四辺形を意味する。当該最小外接矩形における長辺の長さを長径ＬＤとし、短辺の長さを短径ＳＤとし、測定対象粒子のアスペクト比は、ＬＤ／ＳＤで表すことができる。上記測定を、少なくとも２０個の第１金属相１２に対して実施し、第１金属相１２の平均アスペクト比を算出することが好ましい。

第１金属相１２の平均長径ＬＤ_Ave（すなわち上記ＬＤの平均値）は、２μｍ以上２０μｍ以下であることが好ましく、５μｍ以上１５μｍ以下であることがより好ましく、５μｍ以上１１μｍ以下であることがさらに好ましい。

第１層６１は、前述したように低比重焼結電極層であり、第１層６１における第１金属相１２の面積割合ＡＭ１は、８％超過３０％以下である。ただし、第１金属相１２の面積割合ＡＭ１の下限は、第１金属相１２の平均アスペクト比に応じて設定できる。具体的に、第１金属相１２の平均アスペクト比が５．０以上と特に大きい場合は、面積割合ＡＭ１の範囲を下限側に広げることができ、第１層６１における第１金属相１２の面積割合ＡＭ１は、６％超過３０％以下とすることができる。

第１層６１では、隣接する第１金属相１２が部分的に繋がることで、内部電極層７と第２層６２とを電気的に接続する導通パス１３が形成されている（図２参照）。一方、短絡現象が生じた場合には、短絡後の積層セラミックコンデンサ２に電流を流すことで、第１層６１にクラック１４が発生する（図３参照）。このクラック１４が導通パス１３を切断することで、積層セラミックコンデンサ２の絶縁性が復帰する（絶縁抵抗が短絡直後よりも上昇する）と考えられる。

第１金属相１２の平均アスペクト比が３．５以上５．０未満の場合、第１層６１における第１金属相１２の面積割合ＡＭ１を８％よりも多くとすることで、通常時（短絡発生前の状態）においては、適切な割合で導通パス１３が形成され、十分な静電容量が得られる。第１金属相１２の平均アスペクト比が５．０以上の場合は、面積割合ＡＭ１が６％よりも多ければ、通常時（短絡発生前の状態）において、適切な割合で導通パス１３が形成され、十分な静電容量が得られる。また、当該面積割合ＡＭ１を３０％以下とすることで、短絡後に導通パス１３を切断させることができる。なお、面積割合ＡＭ１の上限は、１８％以下であることが好ましい。面積割合ＡＭ１を１８％以下に設定することで、短絡後の再通電時において導通パス１３がより切断され易くなり、絶縁復帰特性をより向上させることができる。

なお、第１層６１における第１金属相１２の面積割合ＡＭ１は、ＳＥＭまたはＳＴＥＭで撮影した第１層６１の断面画像を解析することで算出することができる。ＳＥＭ画像もしくはＳＴＥＭ画像では、コントラストの明暗によって金属部分と非金属部分とを識別することができるため、断面画像を二値化することで、測定視野中に含まれる第１金属相１２の面積Ａ_M1を測定することができる。断面画像中の第１層６１の面積をＡ_E1として、第１金属相１２の面積割合ＡＭ１はＡ_M1／Ａ_E1（％）で表すことができ、上記測定を少なくとも５視野以上で実施して、その平均値として面積割合ＡＭ１を算出することが好ましい。

第１層６１の厚みは、図１に示すように、端面４ａの端部付近よりも、端面４ａの中央付近で厚くなっていることが好ましい。積層セラミックコンデンサ２をＹ軸方向の略中央でＸ－Ｚ平面に沿って切断して、第１層６１の厚みを計測する場合、Ｚ軸方向の中心付近で第１層６１の厚みが最大となっていることがより好ましい。また、容量領域４１と接している箇所における第１層６１の最大厚みをｔ１ａとし、外装領域４２と接している箇所における第１層６１の最大厚みをｔ１ｂとすると、ｔ１ａ／ｔ１ｂは、特に限定されないが、たとえば、２．５～１０であることが好ましい。

積層セラミックコンデンサ２に対して高電圧を印加した場合には、セラミック層５を介して隣接する内部電極層７が短絡することがあるが、このような短絡現象は、素子本体４の中央付近で発生し易い。短絡現象が発生し易い中央付近において、第１層６１を厚くすることで、クラック１４が中央付近でより発生し易くなり、絶縁復帰特性をより向上させることができる。

なお、第１層６１の平均厚みｔ１_Aveを算定する際には、図１に示すような断面において、第１層６１の厚みを、Ｚ軸方向に沿って、一定間隔で測定する。厚みを測定する間隔は、〔（１／５）×Ｔ０〕以下に設定することが好ましい（Ｔ０は素子本体４のＺ軸方向の高さ）。第１層６１の平均厚みｔ１_Aveは、１５μｍ以上であることが好ましく、２０μｍ以下であることがより好ましい。ｔ１_Aveの上限は、特に限定されないが、たとえば、ｔ１_Aveが５０μｍ以下であることが好ましく、３０μｍ以下であることがより好ましい。

また、第１層６１の平均厚みｔ１_Aveに対する第１金属相１２の平均長径ＬＤ_Aveの比（ＬＤ_Ave／ｔ１_Ave）は、０．１以上０．７以下であることが好ましく、０．１８以上０．５０以下であることがより好ましい。ＬＤ_Ave／ｔ１_Aveを上記の範囲に設定することで、初期静電容量と絶縁復帰特性とをより好適に両立させることができる。

なお、第１層６１には、上述した第１絶縁体相１１および第１金属相１２の他に、空隙などが含まれていてもよい。

第２層６２は、焼結電極層もしくは樹脂電極層であって（好ましくは樹脂電極層）、第２絶縁体相２１および第２金属相２２を含む。第２層６２が焼結電極層である場合、第２絶縁体相２１は、セラミック材料で構成され、酸化物または複合酸化物を含むことが好ましい。より具体的に、第２層６２が焼結電極層である場合の第２絶縁体相２１は、Ｂ₂Ｏ₃、ＳｉＯ₂、Ａｌ₂Ｏ₃、ＳｒＯ、ＣａＯ、ＢａＯ、ＭｇＯ、ＺｎＯ、ＺｒＯ₂、ＴｉＯ₂、Ｖ₂Ｏ₅、Ｎａ₂Ｏ、およびＫ₂Ｏから選択される１種以上の酸化物を含むことが好ましく、第１絶縁体相２１と同様に、ホウ素系複合酸化物を含むことがより好ましい。一方、第２層６２が樹脂電極層である場合、第２絶縁体相２１は、樹脂材料で構成され、エポキシ樹脂、フェノール樹脂、メラミン樹脂、シリコーン樹脂、ユリア樹脂、フラン樹脂、アルキド樹脂、ポリエステル樹脂、ジアリルフタレート樹脂などの熱硬化性樹脂を含むことが好ましく、耐熱性、耐湿性、および密着性に優れるエポキシ樹脂を含むことがより好ましい。

第２金属相２２は、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｕ、Ｐｔ、または、これら金属元素のうち少なくとも１種を含有する合金を含むことができ、第１金属相１２と同様に、主成分として、Ｃｕ、または、Ａｇを含むことが好ましい。すなわち、第２金属相２２は、Ｃｕ、Ａｇ、Ｃｕ合金、もしくは、Ａｇ合金であることが好ましく、ＣｕまたはＡｇの金属相であることがより好ましい。第２金属相２２が合金相である場合には、第２金属相１００ｗｔ％に対してＣｕまたはＡｇが８０ｗｔ％以上含まれることが好ましい。

第２層６２における第２金属相２２の形態は、特に限定されず、たとえば、球状粒子、長球状粒子、針状粒子、もしくは、扁平状粒子とすることができる。また、第２金属相２２は、球状粒子と、アスペクト比が大きい（たとえば２．０以上）の粒子とで構成してあってもよい。第２層６２が焼結電極層である場合には、第２金属相２２は、隣接する金属粒子同士が結合した形態を有していてもよく、この場合、第２層６２の断面では、個々の粒子形状が視認できない程度に、複数の第２金属相２２が連結して存在していてもよい。

第２層６２の断面において、第２金属相２２が粒子形態を維持している場合には、当該断面で観測される第２金属相２２の円相当径の平均値は、特に限定されないが、たとえば、０．５μｍ～１５μｍとすることができ、３μｍ～１０μｍであることが好ましい。第２金属相２２の円相当径は、ＳＥＭまたはＳＴＥＭで撮影した第２層６２の断面画像を解析することで測定すればよく、少なくとも１０個の第２金属相２２の円相当径を計測し、その平均値を算出することが好ましい。

第２層６２における第２金属相２２の面積割合は、第１層６１における第１金属相１２の面積割合よりも多く、第２層６２の電気抵抗は第１層６１よりも低い。たとえば、第２層６２における第２金属相２２の面積割合は、７０％以上とすることができ、８０％～９５％であることが好ましい。また、第１層６１における第１金属相１２の面積割合をＡＭ１（％）とし、第２層６２における第２金属相２２の面積割合をＡＭ２（％）とすると、ＡＭ１に対するＡＭ２の比（ＡＭ２／ＡＭ１）は、たとえば、２～１０であることが好ましい。このように、外部電極６では、第１層６１と第２層６２とで、金属成分の含有率が異なるため、第１層６１と第２層６２との間では、明瞭な境界が形成される。

積層セラミックコンデンサ２を基板に実装する際には、ハンダもしくは導電性接着剤などの接合部材を使用するが、外部電極６に含まれる金属成分とハンダが反応しないようにするためや、外部電極６に対する接合部材の濡れ性や、外部電極６と接合部材との接合性を高めるためには、外部電極６の最外層にメッキ電極層６３を形成することが好ましい。ただし、第１層６１では金属成分の含有率が少ないため、メッキ電極層６３を、第１層６１の上に直接形成することが容易ではなく、メッキ不良が生じ易い。本実施形態では、第１層６１の外側に金属成分の比率が高い第２層６２を形成することで、メッキ電極層６３を形成する際のメッキ不良を抑制することができる。また、通常時（短絡現象の発生前）において十分な静電容量を確保することができる。

第２金属相２２の面積割合は、第１金属相１２の面積割合と同様に、ＳＥＭまたはＳＴＥＭで撮影した第１層６１の断面画像を解析することで算出すればよい。つまり、断面画像中の第２層６２の面積をＡ_E2とし、そのＡ_E2中に含まれる第２金属相２２の面積をＡ_M2として、第２金属相２２の面積割合ＡＭ２は、Ａ_M2／Ａ_E2（％）で表すことができる。第２金属相２２の面積割合ＡＭ２は、上記の測定を少なくとも５視野以上で実施し、平均値として算出することが好ましい。

第２層６２は、第１層６１を覆っていればよく、その厚みは特に限定されない。たとえば、第２層６２の平均厚みｔ２_Aveは、５μｍ～１５０μｍとすることができ、１０μｍ～１００μｍであることが好ましい。

第２層６２には、第２絶縁体相２１および第２金属相２２の他に、空隙などが含まれていてもよい。

メッキ電極層６３は、単層であってもよく、複数のメッキ層を積層した構造を有していてもよい。特に、メッキ電極層６３は、Ｎｉメッキ層６３ａと、Ｓｎメッキ層６３ｂとを含むことが好ましい。この場合、Ｎｉメッキ層６３ａが第２層６２の外面と接していることが好ましく、Ｓｎメッキ層６３ｂが外部電極６の最外層に位置することが好ましい。Ｓｎメッキ層６３ｂが外部電極の最外層に位置することで、ハンダに対する外部電極６の濡れ性が向上する。また、Ｓｎメッキ層６３ｂの下方にＮｉメッキ層６３ａが存在することで、Ｎｉメッキ層６３ａがバリア層として機能し、ハンダなどの基板実装用接合部材が外部電極６の内部に浸透することや外部電極６の金属成分と反応することを抑制できる。

なお、Ｎｉメッキ層６３ａは、純Ｎｉ層であってもよく、Ｎｉを含む合金層であってもよい。Ｎｉメッキ層６３ａにおけるＮｉの含有率は、特に限定されず、たとえば、８０ｗｔ％以上であることが好ましい。Ｓｎメッキ層６３ｂについても、純Ｓｎ層であってもよく、Ｓｎを含む合金層であってもよい。Ｓｎメッキ層６３ｂにおけるＳｎの含有率は、特に限定されず、たとえば、８０ｗｔ％以上であることが好ましい。上記のＮｉメッキ層６３ａおよびＳｎメッキ層６３ｂを含むメッキ電極層６３は、金属以外の成分を含んでいてもよいが、当該メッキ電極層６３における金属成分の含有率（面積割合）は、第２層６２における第２金属相２２の含有率（面積割合ＡＭ２）よりも高いことが好ましい。

Ｎｉメッキ層６３ａおよびＳｎメッキ層６３ｂの厚みは、特に限定されない。たとえば、Ｎｉメッキ層６３ａの平均厚みは、１μｍ～２０μｍであることが好ましく、Ｓｎメッキ層６３ｂの平均厚みは、１μｍ～２０μｍであることが好ましい。

次に、図１に示す積層セラミックコンデンサ２の製造方法の一例について説明する。

まず、誘電体用ペーストと内部電極用ペーストとを準備する。誘電体用ペーストは、誘電体原料粉末と副成分粉末とを、公知の有機ビヒクルまたは公知の水系ビヒクルに加えて混錬することで製造することができる。誘電体用ペーストには、上記の他に、分散剤、可塑剤、ガラスフリットなどを添加してもよい。内部電極用ペーストは、導電性粉末を、公知の有機ビヒクルまたは公知の水系ビヒクルに加えて混錬することで製造することができる。内部電極用ペーストには、共材として、誘電体原料粉末を添加してもよく、分散剤、可塑剤などを添加してもよい。

次に、誘電体用ペーストを、ドクターブレード法などの手法によりシート化することで、セラミックグリーンシートを得る。そして、このセラミックグリーンシート上に、スクリーン印刷等の各種印刷法や転写法により、内部電極用ペーストを所定のパターンで塗布する。さらに、内部電極パターンを形成したグリーンシートを複数層に渡って積層した後、積層方向にプレスすることでマザー積層体を得る。なお、この際、マザー積層体の積層方向の最上面および最下面には、セラミックグリーンシートが位置するように、セラミックグリーンシートと内部電極パターンとを積層する。

上記の工程により得られたマザー積層体を、ダイシングもしくは押切りにより所定の寸法に切断し、複数のグリーンチップを得る。グリーンチップは、必要に応じて、可塑剤などを除去するために固化乾燥をしてもよく、固化乾燥後に水平遠心バレル機などを用いてバレル研磨してもよい。バレル研磨では、グリーンチップを、メディアおよび研磨液とともに、バレル容器内に投入し、当該バレル容器に対して回転運動や振動などを与える。このバレル研磨により、切断時に生じたバリなどの不要箇所を研磨し、グリーンチップの角部に丸みを形成する。バレル研磨後のグリーンチップは、水などの洗浄液で洗浄し乾燥させる。なお、このバレル研磨は、グリーンチップの焼成後に実施してもよい。

次に、上記で得られたグリーンチップに対して、脱バインダ処理、焼成処理、および、アニール処理（再酸化処理）を施し、素子本体４を得る。

脱バインダ処理の条件は、誘電体用ペーストおよび内部電極用ペーストに添加したバインダの種類に応じて適宜決定すればよく、特に限定されない。たとえば、昇温速度を５～３００℃／時間とすることが好ましく、保持温度を１８０～４００℃とすることが好ましく、温度保持時間を０．５～２４時間とすることが好ましい。また、脱バインダ雰囲気は、大気雰囲気（すなわち空気中）もしくは還元性雰囲気とすることができ、大気雰囲気とすることが好ましい。

焼成処理の条件は、セラミック層５の主成分組成や内部電極層７の主成分組成に応じて適宜設定すればよく、特に限定されない。たとえば、焼成時の保持温度は、好ましくは１２００～１３５０℃、より好ましくは１２２０～１３００℃であり、その保持時間は、好ましくは０．５～８時間、より好ましくは１～３時間である。また、焼成雰囲気は、還元性雰囲気とすることが好ましく、雰囲気ガスとしてはたとえば、Ｎ₂とＨ₂との混合ガスを加湿して用いることができる。さらに、内部電極層１２をＮｉやＮｉ合金等の卑金属で構成する場合には、焼成雰囲気中の酸素分圧を、１．０×１０^-14ＭＰａ～１．０×１０^-10ＭＰａとすることが好ましい。

アニール処理は、必須の工程ではないが、焼成処理を還元性雰囲気で実施した場合には、セラミック層５を再酸化させるために、アニールを実施することが好ましい。アニール処理の条件は、セラミック層５の主成分組成などに応じて適宜決定すればよく、特に限定されない。たとえば、保持温度を６５０～１１５０℃とすることが好ましく、温度保持時間を０～２０時間とすることが好ましく、昇温速度および降温速度を５０～５００℃／時間とすることが好ましい。また、雰囲気ガスは、乾燥したＮ₂ガス、または、加湿したＮ₂ガス等を用いることが好ましい。

上記の脱バインダ処理、焼成処理およびアニール処理において、Ｎ₂ガスや混合ガス等を加湿するためには、たとえばウェッター等を使用すればよく、この場合、水温は５～７５℃程度が好ましい。また、脱バインダ処理、焼成処理およびアニール処理は、連続して行なっても、独立に行なってもよい。

次に、上記で得られた素子本体４の外面に、一対の外部電極６を形成する。具体的に、第１層６１は、第１導電性ペーストを素子本体４の端面に塗布して、焼き付けることで形成することができる。第１導電性ペーストは、第１金属相１２の金属原料粉末と、第１絶縁体相１１の原料粉末（好ましくはホウ素系複合酸化物のガラスフリット）と、バインダと、溶媒と、を混練することで製造すればよい。第１金属相１２の平均アスペクト比および平均径（平均長径）は、金属原料粉末の粒子形状および粒径により制御することができ、第１金属相１２の面積割合ＡＭ１は、第１導電性ペーストに添加する金属原料粉末の配合比により制御することができる。

なお、第１導電性ペーストの塗布方法は、特に限定されず、たとえば、ディッピングや各種印刷法を適用することができ、第１層６１の厚みは、第１導電性ペーストの塗布量によって制御することができる。また、第１導電性ペーストを焼き付ける条件は、たとえば、保持温度を７００℃～９００℃とすることが好ましく、温度保持時間を１～６０分とすることが好ましい。

第１層６１を形成した後、第２導電性ペーストを用いて第２層６２を形成する。第２層６２を焼結電極層とする場合、第２導電性ペーストは、第２絶縁体相２１の原料粉末（好ましくはガラスフリット、より好ましくはホウ素系複合酸化物のガラスフリット）と、第２金属相２２の金属原料粉末と、バインダと、溶媒と、を混練することで製造すればよい。当該第２導電性ペーストは、第１導電性ペーストと同様に、ディッピングもしくは各種印刷法によって、第１層６１の外面に塗布し、焼き付けることで、形成することができる。なお、第２層６２を焼結電極層とする場合には、端面４ａに塗布した第１導電性ペーストを乾燥させた後に、第１導電性ペーストの上に第２導電性ペーストを塗布し、第１層６１と第２層６２とを同時に焼結させてもよい。

第２層６２を樹脂電極層とする場合、第２導電性ペーストは、第２絶縁体相２１の原料である樹脂原料（好ましくは、エポキシ樹脂などの熱硬化性樹脂）と、第２金属相２２の金属原料粉末と、溶媒とを混錬することで製造すればよい。この場合、第１層６１の上に、樹脂原料を含む第２導電性ペーストを塗布した後、素子本体４を加熱して樹脂（第１絶縁体相２１）を硬化させることで第２層６２を形成する。

第２層６２における第２金属相２２の含有率（面積割合ＡＭ２）は、第２導電性ペーストに添加する金属原料粉末の配合比により制御することができる。また、第２層６２の厚みは、第２導電性ペーストの塗布量によって制御することができる。

第２層６２を形成した後、公知のメッキ法によりメッキ電極層６３（６３ａおよび６３ｂ）を形成する。以上の工程により、外部電極６を有する積層セラミックコンデンサ２が得られる。

（実施形態のまとめ）
本実施形態の積層セラミックコンデンサ２は、セラミック層５と内部電極層７とを含む素子本体４と、素子本体４の外面に形成してある外部電極６と、を有する。外部電極６は、素子本体４の端面４ａと直に接しており第１絶縁体相１１と第１金属相１２とを含む第１層６１と、第１層６１の外面と接しており第２絶縁体相２１と第２金属相２２とを含む第２層６２と、を有する。第１層６１における第１金属相１２の平均アスペクト比は、３．５以上であり、第１層６１における第１金属相１２の面積割合ＡＭ１が、８％超過３０％以下である。第２層６２における第２金属相２２の面積割合ＡＭ２が、上記ＡＭ１よりも高い。

第１層６１における第１金属相１２の平均アスペクト比が５．０以上と大きい場合には、第１金属相１２の面積割合ＡＭ１を、上記よりも広い範囲に設定でき、６％超過３０％以下とすることができる。

上記の特徴を有する積層セラミックコンデンサ２では、短絡現象の発生後においても絶縁性を維持することができ（すなわち絶縁復帰特性を有する）、短絡後に素子本体が発熱することを抑制できる。このような絶縁復帰特性が得られる理由は必ずしも明らかではないが、以下に示す事由が考えられる。

積層セラミックコンデンサでは、外部から加わる機械的応力、もしくは、高電圧により、セラミック層を介して隣接している内部電極層同士が短絡することがある。特に、セラミック層の厚みを１０μｍ以下と薄くすると、このような短絡現象が生じ易くなる。従来の積層セラミックコンデンサでは、極性が異なる内部電極層同士が短絡することで、抵抗値が低下するため、短絡後の積層セラミックコンデンサに対して電流を流すと、素子本体４が発熱する恐れがある。

本実施形態の積層セラミックコンデンサ２では、短絡後に通電することで、図３に示すように第１層６１にクラック１４が生じ、第１層６１に含まれている導通パス１３が当該クラック１４により切断されると考えられる。そして、導通パス１３が切断されることで、短絡後に低下した抵抗値が再度上昇する（すなわち積層セラミックコンデンサ２の絶縁性が復帰する）と考えられる。そのため、積層セラミックコンデンサ２では、短絡現象が発生したとしても、素子本体が発熱することを抑制できる。

上記のように、積層セラミックコンデンサ２では、外部電極６における第１層６１および第２層６２の積層構造が絶縁復帰特性の発現に寄与しており、セラミック層５および内部電極層７の成分などの素子本体４の内部構造は所望の誘電特性に応じて適宜調整することができる。つまり、積層セラミックコンデンサ２では、素子本体４の設計の自由度を確保しつつ、短絡後の絶縁復帰特性を得ることができる。

第１金属相１２の平均アスペクト比が３．５以上５．０未満である場合、第１層６１における第１金属相１２の面積割合ＡＭ１は、８％超過１８％以下であることが好ましい。第１金属相１２の平均アスペクト比が５．０以上である場合、第１金属相１２の面積割合ＡＭ１は、６％超過１８％以下であることが好ましい。積層セラミックコンデンサ２では、面積割合ＡＭ１を上記の好適範囲内に設定することで、初期静電容量を十分に確保しつつ、短絡後の絶縁復帰特性をより向上させることができる。つまり、面積割合ＡＭ１を１８％以下に設定することで、導通パス１３がより切断され易くなり、短絡後の通電時に絶縁抵抗がより上昇し易い。

本実施形態の積層セラミックコンデンサ２では、第１層６１の平均厚みｔ１_Aveを２０μｍ以上とすることが好ましい。また、第１層６１の平均厚みｔ１_Aveに対する第１金属相１２の平均長径ＬＤ_Aveの比が、０．１以上０．７以下であることが好ましい。第１層６１におけるｔ１_AveおよびＬＤ_Aveを上記のように制御することで、短絡後の絶縁復帰特性をより向上させることができる。

また、第１層６１の第１絶縁体相１１は、ホウ素を含有する酸化物を含むことが好ましく、ホウ素系複合酸化物を含むことがより好ましい。第１絶縁体相１１をホウ素系複合酸化物とした場合、第１絶縁体相１１は結晶質の酸化物（もしくは複合酸化物）よりも脆い性質を有し、短絡後の通電によってクラック１４がより発生し易くなる（つまり、第１層６１における導通パス１３が切断され易くなる）。その結果、絶縁復帰特性がより向上する。

以上、本開示の実施形態について説明してきたが、本発明は、上述した実施形態に何等限定されるものではなく、本開示の要旨を逸脱しない範囲内において種々に改変することができる。

たとえば、本実施形態では、積層セラミック電子部品として積層セラミックコンデンサ２を例示したが、本開示に係る積層セラミック電子部品は、バンドパスフィルタ、積層三端子フィルタ、サーミスタ、もしくは、圧電素子などであってもよい。

また、本実施形態では、セラミック層５と内部電極層７とをＺ軸方向に積層したが、積層方向は、Ｘ軸方向もしくはＹ軸方向であってもよい。その場合、内部電極層７の露出面に合わせて外部電極６を形成すればよい。

以下、本開示をさらに詳細な実施例に基づき説明するが、本発明はこれら実施例に限定されない。

（実験１）
実施例１
まず、シート工法により、セラミック層とＮｉの内部電極層とを交互に積層した素子本体を製造した。セラミック層の主成分は、（Ｃａ_0.7Ｓｒ_0.3）（Ｚｒ_0.96Ｔｉ_0.04）Ｏ₃で表される誘電体化合物とし、セラミック層の副成分としてＭｎＯ、ＳｉＯ₂およびＡｌ₂Ｏ₃を添加した。セラミック層の平均厚みは２．５μｍとし、Ｎｉ内部電極層の平均厚みは１．１μｍとし、容量領域におけるセラミック層の積層数は、２５７層とした。また、素子本体のサイズは、Ｌ０×Ｗ０×Ｔ０＝３．２ｍｍ×１．６ｍｍ×１．６ｍｍであった。

次に、第１導電性ペーストを用いて、素子本体の外面に低比重焼結電極層（第１層６１）を形成した。第１導電性ペーストには、平均アスペクト比が３．５以上で、かつ、平均長径が６．６μｍであるＡｇ粉末と、ＳｒＯ、Ａｌ₂Ｏ₃、ＺｎＯ、ＳｉＯ₂およびＢ₂Ｏ₃を含むガラスフリット（ホウ素系複合酸化物）とを添加した。また、第１導電性ペーストにおけるＡｇ粉末の配合比は、焼結後の低比重焼結電極層における金属相の面積比率が、表１に示す値となるように調整した。第１導電性ペーストは、ディップコート法により素子本体の端面に塗布し、乾燥させた。その後、第１導電性ペーストを塗布した素子本体を、保持温度７５０℃、温度保持時間５分の条件で加熱することで、第１導電性ペーストを焼き付け、低比重焼結電極層を形成した。実施例１では、第１層６１である低比重焼結電極層の平均厚みは、２５．５μｍであった。

次に、樹脂電極用ペーストを用いて、低比重焼結電極層の上に樹脂電極層（第２層６２）を形成した。樹脂電極用ペーストには、平均粒径が３μｍのＡｇ粉末と、エポキシ樹脂とを添加し、樹脂電極層における金属相の面積割合が表１に示す値となるように、樹脂電極用ペースト中のＡｇ粉末の配合比を調整した。樹脂電極用ペーストは、低比重焼結電極層を覆うように、ディップコート法により塗布し、乾燥させた。その後、樹脂電極用ペーストを塗布した素子本体を、保持温度２２０℃、温度保持時間１時間の条件で加熱し、樹脂電極用ペースト中のエポキシ樹脂を硬化させることで、樹脂電極層を形成した。実施例１では、第２層６２である樹脂電極層の平均厚みは、３１．１μｍであった。

樹脂電極層を形成した後、電解メッキ法により、樹脂電極層の上に、平均厚みが３．８μｍのＮｉメッキ層を形成した。また、電解メッキ法により、Ｎｉメッキ層の上に、平均厚みが４μｍのＳｎメッキ層を形成した。以上の工程により実施例１に係る積層セラミックコンデンサを得た。

実施例２
実施例２では、実施例１と同様の方法で素子本体の外面に低比重焼結電極層を形成した後、この低比重焼結電極層の上に焼結電極層（第２層６２）を形成した。具体的に、平均粒径が３μｍのＣｕ粉末と、ＳｒＯ、Ａｌ₂Ｏ₃、ＺｎＯ、ＳｉＯ₂およびＢ₂Ｏ₃を含むガラスフリット（ホウ素系複合酸化物）とを添加した焼結電極用ペーストを準備した。焼結電極用ペーストにおけるＣｕ粉末の配合比は、焼結電極層における金属相の面積割合が表１に示す値となるように調整した。当該焼結電極用ペーストを、ディップコート法により、低比重焼結電極層の上に塗布し、乾燥させた。その後、素子本体を、保持温度７５０℃、温度保持時間５分の条件で加熱することで、低比重焼結電極層を覆う焼結電極層を形成した。

焼結電極層の上には、実施例１と同じ方法でＮｉメッキ層およびＳｎメッキ層を形成した。第２層６２として、樹脂電極層に代えて焼結電極層を形成したこと以外は、実施例１と同様の方法で、実施例２に係る積層セラミックコンデンサを得た。なお、実施例２のコンデンサ試料において、第１層６１である低比重焼結電極層の平均厚みは、２５．３μｍであり、第２層６２である焼結電極層の平均厚みは、２１．５μｍであり、Ｎｉメッキ層およびＳｎメッキ層の平均厚みは実施例１と同様であった。

実施例３
実施例３では、Ｃｕの金属相（第１金属相１２）を含む低比重焼結電極層を素子本体の外面に形成した。具体的に、平均アスペクト比が３．５以上で、かつ、平均長径が７．２μｍであるＣｕ粉末と、ＳｒＯ、Ａｌ₂Ｏ₃、ＺｎＯ、ＳｉＯ₂およびＢ₂Ｏ₃を含むガラスフリット（ホウ素系複合酸化物）とを添加した第１導電性ペーストを準備した。当該第１導電性ペーストにおけるＣｕ粉末の配合比は、焼結後の低比重焼結電極層における金属相の面積比率が、表１に示す値となるように調整した。Ｃｕ粉末を含む第１導電性ペーストを、実施例１と同様の方法で、焼き付けることで、素子本体の端面と直に接する低比重焼結電極層を形成した。

また、実施例３では、実施例１と同様に、上記の低比重焼結電極層の上に、樹脂電極層、Ｎｉメッキ層、およびＳｎメッキ層を記載の順に形成した。低比重焼結電極層の形成時にＡｇ粉末に代えてＣｕ粉末を用いたこと以外の製造条件は、実施例１と同様として実施例３に係る積層セラミックコンデンサを得た。実施例３のコンデンサ試料において、低比重焼結電極層の平均厚みは、２３．１μｍであり、樹脂電極層の平均厚みは、３２．５μｍであり、Ｎｉメッキ層およびＳｎメッキ層の平均厚みは実施例１と同様であった。

比較例１
比較例１では、樹脂電極層、Ｎｉメッキ層、およびＳｎメッキ層を記載の順に積層した外部電極を素子本体の外面に形成した。つまり、比較例１では、低比重焼結電極層（第１層６１）を形成することなく、素子本体の端面と直に接するように樹脂電極層（第２層６２）を形成した。比較例１で使用した樹脂電極用ペーストは、実施例１で使用した樹脂電極用ペーストと同じであり、当該樹脂電極用ペーストには、平均粒径が３μｍのＡｇ粉末と、エポキシ樹脂とを添加した。

低比重焼結電極層を形成しなかったこと以外の製造条件は、実施例１と同様とし、比較例１に係る積層セラミックコンデンサを得た。比較例１のコンデンサ試料において、樹脂電極層の平均厚みは３１．４μｍであり、Ｎｉメッキ層およびＳｎメッキ層の平均厚みは実施例１と同様であった。

比較例２
比較例２では、焼結電極層、Ｎｉメッキ層、およびＳｎメッキ層を記載の順に積層した外部電極を素子本体の外面に形成した。つまり、比較例１では、低比重焼結電極層（第１層６１）を形成することなく、素子本体の端面と直に接するように焼結電極層（第２層６２）を形成した。比較例１で使用した焼結電極用ペーストは、実施例２で使用した焼結電極用ペーストと同じであり、当該焼結電極用ペーストには、平均粒径が３μｍのＣｕ粉末と、ＳｒＯ、Ａｌ₂Ｏ₃、ＺｎＯ、ＳｉＯ₂およびＢ₂Ｏ₃を含むガラスフリット（ホウ素系複合酸化物）とを添加した。

低比重焼結電極層を形成しなかったこと以外の製造条件は、実施例１と同様とし、比較例２に係る積層セラミックコンデンサを得た。比較例２のコンデンサ試料において、焼結電極層の平均厚みは２２．８μｍであり、Ｎｉメッキ層およびＳｎメッキ層の平均厚みは実施例１と同様であった。

実験１における各実施例および各比較例につき、以下に示す評価を実施した。

外部電極の解析
ＳＥＭを用いて外部電極の断面を観察し、低比重焼結電極層、樹脂電極層、および焼結電極層における金属相の面積割合を算出した。当該解析に際して、観察倍率は、２０００倍～２００００倍に設定し、各層の断面をそれぞれ３視野解析することで、金属相の面積割合を算出した。各実施例および各比較例の解析結果を表１に示す。

なお、ＳＥＭによる外部電極の断面観察では、低比重焼結電極層に含まれる金属相のアスペクト比を測定した。その結果、実施例１における平均アスペクト比は４．６、実施例２における平均アスペクト比は４．５、実施例３における平均アスペクト比は４．１であった。

初期静電容量
後述する絶縁復帰試験を実施する前に、コンデンサ試料の静電容量を測定した。具体的に、静電容量はＬＣＲメータを用いて測定し、その際の測定周波数は１ｋＨｚ、測定電圧レベルは１Ｖｒｍｓに設定した。各実施例および各比較例につき、それぞれ１０個のコンデンサ試料の静電容量を測定し、その平均値として初期静電容量（単位ｎＦ）を算出した。初期静電容量が９５ｎＦ以上の試料を良好、１００ｎＦ以上の試料を特に良好と判断した。

絶縁復帰試験
短絡後の絶縁復帰特性を評価するために以下に示す試験を実施した。まず、コンデンサ試料に対して、直流１ｋＶの高電圧を印加して、素子本体中の内部電極層を強制的に短絡させた。この高電圧の印加後に抵抗値が１０Ω以下となった試料（以下、短絡試料と称する）を、各実施例および各比較例につき、それぞれ１０個用意した。そして、各短絡試料を、電圧１２Ｖ電流６Ａに設定した直流安定化電源に約１秒間接続し、抵抗値が１０ｋΩ以上まで再上昇した試料を「合格」、通電後の抵抗値が１０ｋΩ未満であった試料を「不合格」と判断した。絶縁復帰特性は、試験サンプル数（Ｎ₀）に対する合格したサンプル数（Ｎ_P）の比（Ｎ_P／Ｎ₀）で表すこととし、このＮ_P／Ｎ₀が、８／１０以上であれば、絶縁復帰特性が良好であると判断し、１０／１０である場合に特に絶縁復帰特性が優れると判断した。評価結果を表１に示す。

表１に示すように、従来の外部電極を形成した比較例１および比較例２では、短絡後のコンデンサ試料に通電しても、抵抗値が低いままで、絶縁性が復帰しなかった。一方、低比重焼結電極層（第１層６１）を含む実施例１～３では、短絡後のコンデンサ試料に通電することで、抵抗値が上昇し、絶縁性が復帰した。また、実施例１～３では、絶縁復帰試験を実施する前のコンデンサ試料で、高い初期静電容量が得られることが確認できた。

短絡後に絶縁復帰特性を示した実施例１～３のコンデンサ試料の断面を観察したところ、低比重焼結電極層にクラックが発生していることが確認できた。実施例１～３では、このクラックにより低比重焼結電極層中の導通パスが切断されたと考えられる。

（実験２）
実験２では、低比重焼結電極層における金属相の平均アスペクト比および面積割合を変えて、表２および表３に示す積層セラミックコンデンサを製造した。具体的に、実施例４および比較例３では、実験１の実施例で使用したＡｇ粉末とはアスペクト比が異なるＡｇ粉末を用いて低比重焼結電極層を形成した。比較例４～５、および、実施例５～９では、第１導電性ペーストにおけるＡｇ粉末の配合比を調整することで、低比重焼結電極層における金属相の面積割合を、表２に示す値に制御した。なお、比較例４～５、および、実施例５～９では、平均アスペクト比が実験１と同様に４．０～４．７の範囲内であるＡｇ粉末を使用した。

また、比較例６～７、および、実施例１０～１４では、平均アスペクト比が５．０以上となるＡｇ粉末を使用して低比重焼結電極層を形成し、低比重焼結電極層における金属相の面積割合を、表３に示す値に制御した。

実験２の各実施例および各比較例では、低比重焼結電極層の上に樹脂電極層を形成し、その樹脂電極層の上にＮｉメッキ層およびＳｎメッキ層を形成した。上記以外の製造条件は、実験１の実施例１と同様として、積層セラミックコンデンサを製造した。つまり、実験２の各実施例および各比較例における素子本体の仕様、樹脂電極層の仕様、および、各メッキ層の仕様は、実験１の実施例１と同程度であった。

実験２の評価結果を、表２および表３に示す。なお、表２および表３の絶縁復帰特性に関する評価結果の欄に「ＮＤ」の記載があるが、「ＮＤ」は、絶縁復帰試験を実施しなかったことを意味する。すなわち、「ＮＤ」の記載がある比較例では、そもそもコンデンサとして必要な静電容量が得られなかったため、絶縁復試験を実施できなかった。

表２に示すように、比較例３では、低比重焼結電極層における金属相の平均アスペクト比が３．５未満であり、当該比較例３では初期静電容量が０．２ｎＦとなった。比較例３では、低比重焼結電極層において十分な導通パスが形成されず、コンデンサとして必要な初期静電容量を確保することができなかったと考えられる。一方で、金属相の平均アスペクト比が３．７である実施例４では、初期静電容量が１００ｎＦ以上であり、コンデンサとして必要な初期静電容量を確保できた。この結果から、低比重焼結電極層における金属相の平均アスペクト比は、３．５以上に設定すべきであることがわかった。

また、比較例４では、低比重焼結電極層における金属相の面積割合が８．０％であり、初期静電容量が０．１ｎＦとなった。比較例４では、金属相の割合が低すぎるため、比重焼結電極層において十分な導通パスが形成されず、コンデンサとして必要な初期静電容量を確保できなかったと考えられる。一方で、金属相の面積割合が８．３％である実施例５では、初期静電容量が１００ｎＦ以上であり、コンデンサとして必要な初期静電容量を確保できた。この結果から、金属相の平均アスペクト比が３．５以上５．０未満の場合は、低比重焼結電極層における金属相の面積割合を８．０％よりも多くすべきであることがわかった。

上記のとおり、低比重焼結電極層における金属相の平均アスペクト比および面積割合は、パーコレーション現象の発生（すなわち低比重焼結電極層における導通パスの形成）に関与しており、パーコレーション現象の発生によって初期静電容量が飛躍的に増加すると考えられる。

また、低比重焼結電極層における金属相の平均アスペクト比を５．０以上に設定した表３の評価結果から、金属相の平均アスペクト比に応じて、パーコレーション現象の発生に必要な金属相の面積割合の下限値が変化することがわかった。具体的に、平均アスペクト比が５．０未満である比較例４では、面積割合が８．０％で十分な初期静電容量が得られなかったのに対して、平均アスペクト比が５．０以上である実施例１０では、面積割合が７．０％であっても１００ｎＦ以上の初期静電容量が得られた。表３に示す比較例６および実施例１０の結果から、平均アスペクト比が５．０以上の場合は、低比重焼結電極層における金属相の面積割合を６．０％超過に設定できることがわかった。

低比重焼結電極層における金属相の面積割合が３０％超過である比較例５および比較例７では、初期静電容量を確保することができたものの、絶縁復帰する確率が３割以下であり、絶縁復帰試験の基準値（８／１０以上）を満たすことができなかった。比較例５および比較例７では、比重焼結電極層における金属相の含有率が高く、導通パスが十分に切断されなかったと考えられる。

一方、実施例５～９、および、実施例１０～１４では、高い初期静電容量と、優れた絶縁復帰特性とを両立させることができた。この結果から、絶縁復帰特性を満足するためには、低比重焼結電極層において、３．５以上の平均アスペクト比を有する金属相の面積割合を、３０％以下とすべきであり、１８％以下であることが好ましいことがわかった。

（実験３）
実験３では、低比重焼結電極層の平均厚みを変えて、表４に示す積層セラミックコンデンサを製造した。なお、低比重焼結電極層の平均厚みは、ディップコート法の条件を調整することで制御した。上記以外の製造条件は、実施例１と同様とし、実施例２１～２３に係る積層セラミックコンデンサを得た。実験３の評価結果を表４に示す。

表４に示すように、低比重焼結電極層の厚みが増すほど、絶縁復帰特性がより向上する傾向が確認でき、低比重焼結電極層の平均厚みは、１５μｍ以上であることが好ましく、２０μｍ以上であることがより好ましいことがわかった。

（実験４）
実験４では、第１導電性ペーストに添加するＡｇ粉末の平均長径を変えて、実施例３１～３４に係る積層セラミックコンデンサを製造した。特に、実験４では、低比重焼結電極層の平均厚みｔ１_Aveに対する金属相（第１金属相１２）平均長径ＬＤ_Aveの比（ＬＤ_Ave／ｔ１_Ave）の比が、表５に示す値となるように、使用するＡｇ粉末の粒径および第１導電性ペーストの塗布量を調整した。上記以外の製造条件は、実施例１と同様とした。実験４の評価結果を表５に示す。

表５に示す実施例のうち、実施例３２、実施例１、および実施例３３において、高い初期静電容量と、優れた絶縁復帰特性とを、より好適に両立させることができた。この結果から、低比重焼結電極層における金属相（第１金属相１２）の平均長径は、５μｍ以上１５μｍ以下であることが好ましいことがわかった。また、低比重焼結電極層におけるＬＤ_Ave／ｔ１_Aveは、０．１以上０．７以下であることが好ましいことがわかった。

２ … 積層セラミックコンデンサ
４ … 素子本体
４ａ … 端面
４ｂ … 側面
５ … セラミック層
７ … 内部電極層
６ … 外部電極
６１ … 第１層（低比重焼結電極層）
１１ … 第１絶縁体相
１２ … 第１金属相
１３ … 導通パス
１４ … クラック
６２ … 第２層
２１ … 第２絶縁体相
２２ … 第２金属相
６３ … メッキ電極層
６３ａ … Ｎｉメッキ層
６３ｂ … Ｓｎメッキ層

Claims (8)

1. セラミック層と内部電極層とを含む素子本体と、前記素子本体の外面に形成してあり前記内部電極層の一部と電気的に接続している外部電極と、を有し、
   前記外部電極が、
   前記素子本体と直に接しており、第１絶縁体相と第１金属相とを含む第１層と、
   前記第１層の外面と接しており、第２絶縁体相と第２金属相とを含む第２層と、を有し、
   前記第１層における前記第１金属相の面積割合が、８％超過３０％以下であり、
   前記第２層における前記第２金属相の面積割合が、前記第１層における前記第１金属相の面積割合よりも高く、
   前記第１金属相の平均アスペクト比が、３．５以上である積層セラミック電子部品。
2. 前記第１層における前記第１金属相の面積割合が、８％超過１８％以下である請求項１に記載の積層セラミック電子部品。
3. 前記第１層の平均厚みが２０μｍ以上である請求項１または２に記載の積層セラミック電子部品。
4. 前記第１層の平均厚みに対する前記第１金属相の平均長径の比が、０．１以上０．７以下である請求項１または２に記載の積層セラミック電子部品。
5. 前記第１絶縁体相が、ホウ素を含有する酸化物を含む請求項１または２に記載の積層セラミック電子部品。
6. 前記第１金属相が、銅または銀を含む請求項１または２に記載の積層セラミック電子部品。
7. 前記外部電極は、前記第２層と接するメッキ電極層をさらに有する請求項１または２に記載の積層セラミック電子部品。
8. セラミック層と内部電極層とを含む素子本体と、前記素子本体の外面に形成してあり前記内部電極層の一部と電気的に接続している外部電極と、を有し、
   前記外部電極が、
   前記素子本体と直に接しており、第１絶縁体相と第１金属相とを含む第１層と、
   前記第１層の外面と接しており、第２絶縁体相と第２金属相とを含む第２層と、を有し、
   前記第１層における前記第１金属相の面積割合が、６％超過３０％以下であり、
   前記第２層における前記第２金属相の面積割合が、前記第１層における前記第１金属相の面積割合よりも高く、
   前記第１金属相の平均アスペクト比が、５．０以上である積層セラミック電子部品。

Images