KR101055161B1 - 세라믹 소자 - Google Patents
세라믹 소자 Download PDFInfo
- Publication number
- KR101055161B1 KR101055161B1 KR1020090006543A KR20090006543A KR101055161B1 KR 101055161 B1 KR101055161 B1 KR 101055161B1 KR 1020090006543 A KR1020090006543 A KR 1020090006543A KR 20090006543 A KR20090006543 A KR 20090006543A KR 101055161 B1 KR101055161 B1 KR 101055161B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- ceramic
- protective layer
- ceramic body
- electrode
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 106
- 239000010410 layer Substances 0.000 claims abstract description 141
- 238000007747 plating Methods 0.000 claims abstract description 68
- 239000011241 protective layer Substances 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims description 20
- 238000004544 sputter deposition Methods 0.000 claims description 14
- 239000011701 zinc Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 229910052725 zinc Inorganic materials 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 2
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 2
- GEIAQOFPUVMAGM-UHFFFAOYSA-N ZrO Inorganic materials [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 description 12
- 238000009413 insulation Methods 0.000 description 9
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 7
- 239000002003 electrode paste Substances 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000002002 slurry Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000004907 flux Effects 0.000 description 5
- 239000011230 binding agent Substances 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 229910001252 Pd alloy Inorganic materials 0.000 description 3
- 238000013507 mapping Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 238000001552 radio frequency sputter deposition Methods 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001603 reducing effect Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000003917 TEM image Methods 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/102—Varistor boundary, e.g. surface layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/1006—Thick film varistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thermistors And Varistors (AREA)
- Ceramic Capacitors (AREA)
Abstract
내부 전극층 및 세라믹층을 갖는 세라믹체(ceramic body)와, 세라믹체의 외부에 내부 전극층과 전기적으로 접속하도록 형성된 기저 전극(base electrode)과 기저 전극의 외표면을 덮는 도금층으로 이루어지는 외부 전극과, 세라믹체의 외표면 중, 외부 전극에 의해서 덮이는 부분 이외의 부분을 적어도 덮는 보호층을 구비하고, 보호층이 절연성 산화물을 함유하는 절연층인 제 1 층과, 제 1 층과 동종의 산화물을 함유하는 동시에 세라믹층을 구성하는 원소 중 적어도 1종과 동종의 원소를 함유하는 절연층인 제 2 층을 포함하고, 제 1 층 및 제 2 층이 내측부터 이 순서로 형성되어 있는 세라믹 소자.
내부 전극, 세라믹체, 기저 전극, 외부 전극, 보호층, 절연층, 세라믹 소자
Description
본 발명은 세라믹 소자에 관한 것이다.
배리스터, 서미스터, 인덕터 등의 세라믹 소자는 내부 전극층 및 세라믹층을 갖는 세라믹체와, 세라믹체의 외부에 내부 전극층과 전기적으로 접속하도록 형성된 외부 전극을 구비한다. 상기 구성을 갖는 세라믹 소자는 프린트회로 기판 등에 상기 외부 전극의 납땜에 의해 고정·접속되는 경우가 많다. 그러나, 종래의 외부 전극은 그대로로는 땜납의 열에 의해서 용융하기 쉽고, 땜납 중에 분산함으로써 접속 불량을 일으키기 쉬운 것이었다. 이 때문에, 종래, 외부 전극은 기저 전극과 그 표면상에 형성된 Ni 등의 도금층을 갖는 구성이 되는 것으로, 땜납 내열성의 향상이 도모되었다. 이러한 도금층의 형성은 제조비용 등의 관점에서 전기 도금에 의해 행하여지는 것이 일반적이다.
그러나, 세라믹층이 충분한 절연 저항성을 갖지 않는 경우, 이러한 전기 도금 처리를 할 때, 기저 전극의 형성 영역으로부터 밀려 나와 도금층이 형성되는 「도금 신장」이나, 기저 전극 이외의 부위에 도금이 부착하는 「도금 부착」 등의 현상이 생기는 경우가 있었다. 이 현상은 외부 전극간의 단락(short)을 야기하는 원인으로서 문제시되었다.
이들 전기 도금 처리시의 「도금 신장」이나 「도금 부착」을 방지하는 방법으로서, 도금 처리 전에 세라믹체의 표면을 유리층 및 산화물층(또는 절연물층)으로 덮는 방법이 개시되어 있다(일본 공개특허공보 2007-242995호 참조).
그러나, 최근의 세라믹 소자의 소형화에 따라, 외부 전극간의 단락을 방지하는 기술에 대한 요구는 점점 높아지고 있고, 종래의 방법으로는 그 요구를 충분히 만족시키는 것이 곤란하게 되었다. 예를 들면 특허문헌 1에 기재된 방법에 의해서는 외부 전극간의 단락의 발생 원인이 되는 도금 신장이나 도금 부착을 방지하는 효과는 충분하지 않았다.
따라서, 본 발명은 외부 전극간의 단락의 발생 원인이 되는 도금 신장이나 도금 부착이 억제된 세라믹 소자를 제공하는 것을 목적으로 한다.
본 발명은 내부 전극층 및 세라믹층을 갖는 세라믹체와, 세라믹체의 외부에 내부 전극층과 전기적으로 접속하도록 형성된 기저 전극과 기저 전극의 외표면을 덮는 도금층을 갖는 외부 전극과, 세라믹체의 외표면 중 외부 전극에 의해서 덮이는 부분 이외의 부분을 적어도 덮는 보호층을 구비하고, 보호층이 절연성 산화물을 함유하는 절연층인 제 1 층과, 상기 제 1 층과 동종의 절연성 산화물을 함유하는 동시에 세라믹층을 구성하는 원소 중 적어도 1종과 동종의 원소를 함유하는 절연층인 제 2 층을 포함하고, 제 1 층 및 제 2 층이 내측부터 이 순서로 형성되어 있는 세라믹 소자이다.
상기 보호층이 상기 특정한 구성을 가짐으로써, 도금 처리시의 도금 신장이나 도금 부착을 충분히 방지할 수 있다. 이 때문에, 본 발명에 관계되는 세라믹 소자는 도금 신장이나 도금 부착이 억제되어, 외부 전극간의 단락이 발생하기 어렵게 된다. 또한, 상술한 바와 같은 구성을 갖는 보호층은 세라믹체로부터 박리되기 어렵기 때문에, 세라믹 소자가 프린트 회로 기판 등에 외부 전극의 납땜에 의해 고정·접속될 때, 땜납에 포함되는 플럭스가 세라믹체에 접촉하여, 세라믹체를 환원함으로써 세라믹 소자의 표면 절연 저항의 저하를 방지할 수 있다.
상기 보호층은 상기 절연성 산화물로서 규소산화물을 함유하는 것이 바람직하다. 이것에 의해, 보호층에 의한 도금 신장이나 도금 부착을 억제하는 효과가 더욱 우수한 것으로 된다. 또, 보호층은 규소를 9㎍/㎠ 이상 함유하는 것이 바람직하다. 그와 같이 함으로써, 보호층의 두께가 충분한 것이 되어, 도금 신장이나 도금 부착을 억제하는 효과가 더 한층 우수한 것으로 된다.
상기 세라믹층을 구성하는 원소에 아연 원소가 포함되고, 상기 제 2 층이 아연 원소를 함유하는 것이 바람직하다. 그와 같이 함으로써, 보호층에 의한 도금 신장이나 도금 부착을 억제하는 효과가 더욱 우수한 것으로 된다.
본 발명에 의하면, 도금 신장이나 도금 부착이 억제되고, 따라서 외부 전극간의 단락이 발생하기 어려운 세라믹 소자를 제공하는 것이 가능해진다. 또한, 본 발명에 관계되는 세라믹 소자에 있어서는 보호층이 벗겨지기 어렵기 때문에, 리플로시, 땜납에 포함되는 플럭스가 세라믹체에 접촉하기 어렵다. 따라서, 플럭스의 환원 작용에 의한 세라믹체의 표면 절연 저항의 저하를 방지할 수 있다.
이하, 필요에 따라서 도면을 참조하면서, 본 발명을 실시하기 위한 최선의 형태에 관해서 상세하게 설명한다. 단, 본 발명은 이하의 실시형태에 한정되는 것은 아니다. 또, 도면 중, 동일 요소에는 동일 부호를 붙이기로 하고, 중복되는 설명은 생략한다. 또한, 도면의 치수 비율은 도시하는 비율에 한정되는 것은 아니다.
도 1은 일 실시형태에 관계되는 세라믹 소자를 도시하는 사시도이다. 도 2는 도 1의 세라믹 소자의 II-II 선에 따른 단면도이다. 도 1 및 도 2에 도시하는 세라믹 소자(1)는 직방체형의 세라믹체(2)와, 세라믹체(2)의 외부에 형성된 기저 전극(16)과 기저 전극(16)의 외표면을 덮는 도금층(18, 20)을 갖는 외부 전극(4)과, 세라믹체(2)의 외표면을 덮는 보호층(6)으로 구성된다.
세라믹체(2)는 내부 전극층(12) 및 세라믹층(14)을 갖는다. 내부 전극(12)은, 예를 들면, 은-팔라듐 합금으로 이루어진다. 세라믹층(14)은, 예를 들면, 반도체 특성이나 자성 특성을 갖는 것으로, 산화아연 등의 금속산화물로 구성된다. 세라믹체(2)는, 적합하게는, 이들의 내부 전극층(12) 및 세라믹층(14)이 4층씩 교대로 적층한 것이다.
외부 전극(4)은 기저 전극(16)과 기저 전극(16)의 외표면을 덮는 도금층을 갖는다. 기저 전극(16)은 세라믹체(2)의 외부에 내부 전극층(12)과 전기적으로 접속하도록 형성되어 있다. 기저 전극(16)은, 예를 들면, Ag 전극이다. 기저 전극(16)의 외표면을 덮는 도금층은 제 1 도금층(18)과 제 2 도금층(20)을 갖는다. 제 1 도금층(18) 및 제 2 도금층(20)은 내측부터 이 순서로 형성되어 있다. 예를 들면, 제 1 도금층(18)은 Ni 도금층이고, 제 2 도금층(20)은 Sn 도금층이다.
보호층(6)은 세라믹체(2)의 외표면을 거의 전체적으로 덮고 있다. 단, 각각의 내부 전극층(12)의 한쪽의 말단부는 보호층(6)을 관통하여 보호층(6)의 외부에 노출되어 있다. 보호층(6)은 제 1 층(22)과 제 2 층(24)을 포함한다.
제 1 층(22)은 절연성 산화물을 함유하는 절연층이다. 제 1 층(22)을 구성 하는 절연성 산화물은 예를 들면, SiO2, Al2O3, TiO2, ZrO2 및 MgO로 이루어지는 군으로부터 선택되는 적어도 1종이다. 제 2 층(24)은 제 1 층(22)을 구성하는 산화물과 동종의 산화물을 함유하는 동시에, 세라믹층(14)을 구성하는 원소와 동종의 원소를 함유한다. 세라믹층(14) 및 제 2 층(24)이 아연 원소를 함유하는 것이 바람직하고, 특히, 세라믹층(14) 및 제 2 층(24)이 산화아연을 함유하는 것이 바람직하다.
도금 신장이나 도금 부착을 방지하는 효과가 우수하기 때문에, 제 1 층(22) 및 제 2 층(24)은 절연성 산화물로서 이산화규소(SiO2) 등의 규소산화물(SiOx)을 함유하는 것이 바람직하다. 이 때, 보호층(6)은 충분히 도금 신장이나 도금 부착을 방지하기 위해서, 규소(Si)를 9㎍/㎠ 이상 함유하는 것이 바람직하다. 한편, 규소의 함유량은 바람직하게는 106㎍/㎠ 미만, 더욱 바람직하게는 67㎍/㎠ 미만, 더욱 바람직하게는 40㎍/㎠ 미만이다. 규소의 함유량이 106㎍/㎠ 이상이면, 보호층(6)이 지나치게 두껍고, 내부 전극층(12)이 기저 전극 형성시의 열팽창에 의해 보호층(6)을 관통하여 기저 전극(16)과 접속하는 것이 어려워지는 경향이 있다.
또한, 도 1의 파선으로 둘러싸인 영역(30)은 후술하는 실시예의 측정방법에 관한 것이다.
도 3은 일 실시형태에 관계되는 세라믹 소자(배리스터 소자) 단면의 STEM-EDS 매핑상이다. 도 3은 세라믹층(14)을 구성하는 원소가 아연 원소이고, 제 1 층(22)을 구성하는 절연성 산화물이 산화규소인 배리스터 소자의 일례를 도시한다. 도 3a는 TEM상, 도 3b는 Zn의 분포, 도 3c는 Si의 분포를 도시하는 상(像)이다. 도 3a에 도시하는 바와 같이, 세라믹층(14)의 외표면을 덮는 보호층(6)은 제 1 층(22) 및 제 2 층(24)으로 구성되는 2층 구성을 갖고 있다. 도 3b로부터, Zn은 세라믹층(14) 및 제 2 층(24)에 함유되어 있는 것이 확인되고, 도 3c로부터, Si 성분은 제 1 층(22) 및 제 2 층(24)에 함유되어 있는 것이 확인된다. 즉, 제 2 층(24)은 산화규소 및 아연 원소의 양쪽을 함유하고 있다.
본 실시형태와 같이, 2층 구조의 보호층을 형성하는 방법으로서는, 예를 들면, 배럴 회전식 RF(고주파) 스퍼터 장치에 의해서 제 1 층을 구성하는 산화물을 타깃으로 하여 스퍼터를 하는 방법이 있다. 배럴 회전수, 세라믹체의 투입량, 스퍼터 시간 등을 적절하게 조정함으로써, 2층 구조의 보호층을 형성시킬 수 있다. 예를 들면, 배럴 회전수를 높게 하거나, 세라믹체의 투입량을 많게 하거나, 스퍼터 시간을 길게 하면 2층 구조의 보호층이 형성되기 쉽다.
본 실시형태에 관계되는 세라믹 소자(1)는, 예를 들면, 이하에 개시하는 공정에 의해 적합하게 제조할 수 있다. 도 4는 세라믹 소자(1)의 적합한 제조 공정을 도시하는 플로차트이다.
스텝 11(S11) : 세라믹층 형성용 슬러리의 조제
주성분으로서 산화아연(ZnO), 부성분으로서 코발트(Co), 프라세오듐(Pr) 등을 포함하는 혼합물을 조제한다. 얻어진 혼합물에 유기 바인더, 유기 용제, 유기 가소제 등을 첨가하여 혼합하여 슬러리형으로 한다. 얻어진 슬러리형의 것을 「세라믹층 형성용 슬러리」라고 한다.
스텝 12(S12) : 그린 시트의 형성
S11에서 얻어진 세라믹층 형성용 슬러리를, 닥터블래이드법 등의 공지의 방법에 의해, 폴리에틸렌텔레프탈레이트(PET) 필름 등의 기재 필름상에 도포한다. 도포된 세라믹층 형성용 슬러리를 건조함으로써, 기재 필름상에 두께 30㎛ 정도의 막을 형성한다. 얻어진 막을 기재 필름으로부터 박리하여 시트형의 것(이하 「그린 시트」라고 함)을 얻는다.
스텝 13(S13) : 내부 전극 페이스트층의 형성
은-팔라듐 합금(Ag-Pd 합금) 등의 금속재료 분말에 유기 바인더 등을 첨가하여 혼합하여, 페이스트형으로 한 것(이하 「페이스트」라고 함)을 얻는다. 얻어진 페이스트를 스크린 인쇄법 등에 의해 S12에서 얻어진 그린 시트상에 인쇄한 후, 건조시킨다. 이것에 의해, 그린 시트상에 상기 페이스트로 이루어지는 소정의 패턴(이하 「내부 전극 페이스트층」이라고 함)을 형성한다.
스텝 14(S14) : 적층체의 형성
S13에서 얻어진 내부 전극 페이스트층이 형성된 그린 시트를 복수(여기에서는 4개) 준비한다. 이들을 그린 시트와 내부 전극 페이스트층이 교대로 배치되도록 적층한다. 또한, 내부 전극 페이스트층이 형성되지 않은 그린 시트를 노출되어 있는 내부 전극 페이스트층을 덮도록 적층하여, 전체를 가압하여, 적층체를 형성한다.
스텝 15(S15) : 절단
S14에서 얻어진 적층체를 원하는 사이즈의 직방체형으로 절단한다. 얻어진 적층체의 절단물을 「그린칩」이라고 한다.
스텝 16(S16) : 소성
S15에서 얻어진 그린칩을 180 내지 400℃에서 0.5 내지 24시간 정도 가열하여, 바인더나 용제의 제거(탈바인더)를 행한다. 또한, 탈바인더 후의 그린칩을 1000 내지 1400℃에서 0.5 내지 8시간 정도 소성함으로써, 그린칩 내의 내부 전극 페이스트층으로부터 내부 전극층(12)을 형성하고, 그린 시트로부터 세라믹층(14)을 형성한다. 이렇게 하여, 내부 전극층(12)과 세라믹층(14)이 교대로 적층되게 되고, 세라믹체(2)가 얻어진다.
스텝 17(S17) : 보호층의 형성
S16에서 얻어진 세라믹체(2)를 배럴 회전식 RF(고주파) 스퍼터 장치에 넣고, SiO2를 타깃으로 하여 스퍼터를 한다. 스퍼터는, 예를 들면, 배럴 직경 200mm, 안길이 200mm의 배럴 회전식 RF 스퍼터 장치를 사용하여, 회전수 20rpm으로 행하는 것이 바람직하다. 이와 같은 스퍼터를 함으로써, 세라믹체(2)의 표면에 보호층(6)을 형성한다.
스텝 18(S18) : 기저 전극의 형성
S17에서 얻어진 보호층(6)이 형성된 세라믹체(2)의 대향하는 양 단면에 은(Ag)을 포함하는 페이스트형의 금속재료를 도포한 후, 이 페이스트를 550 내지 850℃ 정도로 가열하는 처리(소결)를 한다. 이것에 의해, 세라믹체(2)의 대향하는 양 단면에 기저 전극(16)을 형성한다. 기저 전극(16)은 상기 가열에 의해 팽창한 내부 전극층(12)이 보호층(6)을 꿰뚫고 나감으로써, 내부 전극층(12)과 접속한다.
스텝 19(S19) : 도금 처리
S18에서 형성된 기저 전극(16)의 표면상에, 전기 도금에 의해, 제 1 도금층(18) 및 제 2 도금층(20)을 이 순서로 형성한다. 예를 들면, 제 1 도금층(18)은 니켈(Ni) 도금층인 것이 바람직하고, 제 2 도금층(20)은 주석(Sn) 도금층인 것이 바람직하다. 이렇게 하여, 기저 전극(16)에 제 1 도금층(18) 및 제 2 도금층(20)이 형성된 외부 전극(4)이 얻어진다.
상기 스텝 S11 내지 19에 의해, 본 실시형태에 관계되는 배리스터(1)가 얻어진다. 단, S17과 S18의 순서를 반대로 하여도 좋다. 그 경우, S19의 앞에, 기저 전극의 표면에 형성된 보호층을 제거하는 스텝이 필요하게 된다.
실시예
이하, 실시예를 들어 본 발명에 관해서 더욱 구체적으로 설명한다. 단, 본 발명은 이하의 실시예에 한정되는 것은 아니다.
상기 스텝 S11 내지 16에 의해, 1608사이즈(약 1.6mm×약 0.8mm×약 0.8mm)의 배리스터체(varistor body)를 제조하였다. 제조한 배리스터체는 산화아연으로 구성되는 세라믹층을 갖는 세라믹체이다.
(실시예 1)
제조한 배리스터체 2000개를, 배럴 직경 200mm, 안길이 200mm의 배럴 회전식 RF 스퍼터 장치에 넣고, SiO2를 타깃으로 하여, 배럴 회전수 20rpm, 처리시간 1.5시간의 조건으로 스퍼터를 함으로써, 배리스터체 표면에 보호층을 형성하였다.
보호층이 형성된 배리스터체의 대향하는 양 단면에 은(Ag)을 포함하는 페이스트형의 금속재료를 도포한 후, 550 내지 850℃ 정도로 소결을 함으로써 기저 전극을 형성하였다. 이 기저 전극의 외표면에 대하여 Ni 도금 처리를 하고, 이어서, Sn 도금 처리를 하였다. 이렇게 하여, 배리스터체에 보호층, 기저 전극 및 도금층이 형성된 배리스터를 얻었다.
(실시예 2)
배럴 회전식 RF 스퍼터 장치에 한번에 넣은 배리스터체의 수를 25000개로 하고, 처리시간을 5시간으로 한 것 이외에는, 실시예 1과 동일하게 하여 배리스터를 얻었다.
(비교예 1)
배리스터체 표면에 레이저 애블레이션에 의해 SiO2를 주성분으로 하는 보호층을 형성하였다. 이어서, 실시예 1과 동일하게 하여 기저 전극 및 도금층을 형성하여, 배리스터를 얻었다.
보호층의 관찰
상기에서 제작한 배리스터에 관해서, 보호층의 구조를 STEM-EDS 매핑에 의해서 확인한 바, 실시예에서는 규소산화물을 함유하는 제 1 층과 규소산화물을 주성 분으로 하여, 아연 원소를 함유하는 제 2 층으로 구성되는 2층 구조가 형성되었다. 한편, 비교예에서는 규소산화물을 함유하는 단층의 보호층이 형성되었다.
도금 신장·도금 부착
실시예 1 내지 2 및 비교예 1에서 얻어진 배리스터의 외관을 관찰하여, 기저 전극의 형성영역으로부터 20㎛ 밀려 나와 도금층이 형성되어 있는 경우를 「도금 신장」, 기저 전극이 형성되어 있는 부분 이외의 배리스터체 표면에 20㎛을 초과하는 직경을 갖고 도금이 부착되어 있는 경우를 「도금 부착」이라고 평가하였다. 그 결과, 실시예 1 내지 2에서 얻어진 배리스터에는 도금 신장이나 도금 부착도 거의 인식되지 않았던 것에 대하여, 비교예 1에서 얻어진 배리스터에는 도금 신장이나 도금 부착이 많이 인식되었다.
규소 함유량
실시예 1 내지 2 및 비교예 1에서 얻어진 배리스터에 관해서, 도금 처리 후의 보호층에 있어서의 규소의 함유량을, 형광 X선 분석법(XRF)을 사용하여, 측정 직경 50㎛이고, 시료 1개에 관하여 9개소, 5시료에 관해서 측정하였다. 도 1에 있어서, 상기 9개소의 측정 개소를 파선으로 둘러싸인 영역(30)에 의해 도시한다. 표 1에 도시되는 바와 같이, 실시예 1 내지 2의 보호층에 있어서의 Si 함유량은 9㎍/㎠ 이상이었던 것에 대하여, 비교예 1의 보호층에 있어서의 Si 함유량은 9㎍/㎠ 미만이었다. 여기에서, Si 함유량이 많은 것은 충분한 두께의 보호층이 형성되어 있는 것을 나타내는 것이다.
[표 1]
절연 저항 변화
실시예 1 내지 2에서 얻어진 배리스터를 프린트회로 기판에 리플로 실장하였다. 리플로 실장 직후(초기), 실장 후 1회째의 리플로 열 이력 후, 2회째의 리플로 열 이력 후, 및 세정 후의 배리스터 소자의 절연 저항을 측정하여, 리플로 실장에 의한 절연 저항의 변화를 조사하였다. 실시예 1, 2의 결과를 도 5, 6의 그래프에 각각 도시한다. 측정은 복수의 시료에 관해서 행하여, 도 5에서는 n=9, 도 6에서는 n=14의 결과를 도시한다. 그래프에 도시되는 바와 같이, 실시예 1 및 2에서 얻어진 배리스터 소자의 리플로에 의한 절연 저항 변화는 거의 보이지 않고, 배리스터 소자의 표면 저항에 큰 저하는 없었다. 즉, 땜납의 플럭스에 의한 배리스터체의 환원은 보이지 않았다. 이로부터, 실시예 1 및 2에서 얻어진 배리스터에 있어서의 보호층은 박리하기 어렵고, 리플로시로 땜납의 플럭스가 배리스터체에 접촉하는 것을 충분히 방지할 수 있는 것이 분명해졌다.
본 발명에 의해 제공되는 배리스터, 서미스터, 인덕터 등의 세라믹 소자는 도금 신장이나 도금 부착이 보이지 않기 때문에, 소형화한 경우에도 단락은 발생하 기 어렵다. 이 때문에, 프린트회로 기판에 실장되는 전자부품으로서 적합하게 사용된다.
도 1은 일 실시형태에 관계되는 세라믹 소자를 도시하는 사시도.
도 2는 도 1의 세라믹 소자의 Ⅱ-Ⅱ 선에 따른 단면도.
도 3은 일 실시형태에 관계되는 세라믹 소자의 보호층의 제 2 구조를 도시하는 STEM-EDS 매핑.
도 4는 일 실시형태에 관계되는 세라믹 소자의 제조 공정을 도시하는 플로차트.
도 5는 실시예에서 제작한 세라믹 소자의 리플로에 의한 절연 저항 변화를 도시하는 그래프.
도 6은 실시예로 제작한 세라믹 소자의 리플로에 의한 절연 저항 변화를 도시하는 그래프.
Claims (9)
- 내부 전극층 및 세라믹층을 갖는 세라믹체(ceramic body)와,상기 세라믹체의 외부에 상기 내부 전극층과 전기적으로 접속하도록 형성된 기저 전극(base electrode)과 상기 기저 전극의 외표면을 덮는 도금층을 갖는 외부 전극과,상기 세라믹체의 외표면 중 상기 외부 전극에 의해서 덮이는 부분 이외의 부분을 적어도 덮는 보호층을 구비하고,상기 보호층이 규소산화물, Al2O3, TiO2, ZrO2 및 MgO로 이루어지는 그룹으로부터 선택되는 적어도 1종의 절연성 산화물을 함유하는 절연층인 제 1 층과, 상기 제 1 층과 동종의 절연성 산화물을 함유하는 동시에 상기 세라믹층을 구성하는 원소 중 적어도 1종과 동종의 원소를 함유하는 절연층인 제 2 층을 포함하고,상기 제 1 층 및 상기 제 2 층이 내측부터 이 순서로 형성되어 있는 세라믹 소자.
- 제 1 항에 있어서,상기 제 1 층이 규소산화물을 함유하고, 상기 제 2 층이 상기 제 1 층과 동종의 규소산화물을 함유하는, 세라믹 소자.
- 제 1 항 또는 제 2 항에 있어서,상기 보호층이 규소를 9㎍/㎠ 이상 함유하는, 세라믹 소자.
- 제 1 항 또는 제 2 항에 있어서,상기 세라믹층을 구성하는 원소에 아연 원소가 포함되고, 상기 제 2 층이 아연 원소를 함유하는, 세라믹 소자.
- 제 3 항에 있어서,상기 세라믹층을 구성하는 원소에 아연 원소가 포함되고, 상기 제 2 층이 아연 원소를 함유하는, 세라믹 소자.
- 제 1 항 또는 제 2 항에 따른 세라믹 소자를 제조하는 방법으로서,배럴 회전식 고주파 스퍼터 장치에 상기 세라믹체를 넣고, 상기 절연성 산화물을 타깃으로 하여 스퍼터를 함으로써, 상기 세라믹체의 표면에 상기 보호층을 형성하는 공정과,상기 보호층이 형성된 상기 세라믹체의 대향하는 양 단면에 상기 기저 전극을 형성하는 공정을 구비하고,상기 기저 전극을 형성하는 공정에 있어서, 상기 내부 전극층이 상기 보호층을 꿰뚫고 나감으로써, 상기 기저 전극이 상기 내부 전극층과 전기적으로 접속하는, 세라믹 소자 제조 방법.
- 제 3 항에 따른 세라믹 소자를 제조하는 방법으로서,배럴 회전식 고주파 스퍼터 장치에 상기 세라믹체를 넣고, 상기 절연성 산화물을 타깃으로 하여 스퍼터를 함으로써, 상기 세라믹체의 표면에 상기 보호층을 형성하는 공정과,상기 보호층이 형성된 상기 세라믹체의 대향하는 양 단면에 상기 기저 전극을 형성하는 공정을 구비하고,상기 기저 전극을 형성하는 공정에 있어서, 상기 내부 전극층이 상기 보호층을 꿰뚫고 나감으로써, 상기 기저 전극이 상기 내부 전극층과 전기적으로 접속하는, 세라믹 소자 제조 방법.
- 제 4 항에 따른 세라믹 소자를 제조하는 방법으로서,배럴 회전식 고주파 스퍼터 장치에 상기 세라믹체를 넣고, 상기 절연성 산화물을 타깃으로 하여 스퍼터를 함으로써, 상기 세라믹체의 표면에 상기 보호층을 형성하는 공정과,상기 보호층이 형성된 상기 세라믹체의 대향하는 양 단면에 상기 기저 전극을 형성하는 공정을 구비하고,상기 기저 전극을 형성하는 공정에 있어서, 상기 내부 전극층이 상기 보호층을 꿰뚫고 나감으로써, 상기 기저 전극이 상기 내부 전극층과 전기적으로 접속하는, 세라믹 소자 제조 방법.
- 제 5 항에 따른 세라믹 소자를 제조하는 방법으로서,배럴 회전식 고주파 스퍼터 장치에 상기 세라믹체를 넣고, 상기 절연성 산화물을 타깃으로 하여 스퍼터를 함으로써, 상기 세라믹체의 표면에 상기 보호층을 형성하는 공정과,상기 보호층이 형성된 상기 세라믹체의 대향하는 양 단면에 상기 기저 전극을 형성하는 공정을 구비하고,상기 기저 전극을 형성하는 공정에 있어서, 상기 내부 전극층이 상기 보호층을 꿰뚫고 나감으로써, 상기 기저 전극이 상기 내부 전극층과 전기적으로 접속하는, 세라믹 소자 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2008-016637 | 2008-01-28 | ||
| JP2008016637A JP4683052B2 (ja) | 2008-01-28 | 2008-01-28 | セラミック素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090082869A KR20090082869A (ko) | 2009-07-31 |
| KR101055161B1 true KR101055161B1 (ko) | 2011-08-08 |
Family
ID=40899551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090006543A KR101055161B1 (ko) | 2008-01-28 | 2009-01-28 | 세라믹 소자 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7813104B2 (ko) |
| JP (1) | JP4683052B2 (ko) |
| KR (1) | KR101055161B1 (ko) |
| CN (1) | CN101499340B (ko) |
| TW (1) | TW200949867A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11682527B2 (en) | 2020-11-27 | 2023-06-20 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5324390B2 (ja) * | 2009-10-22 | 2013-10-23 | Ｔｄｋ株式会社 | 積層電子部品 |
| JP5387484B2 (ja) * | 2010-04-02 | 2014-01-15 | Ｔｄｋ株式会社 | チップ部品の製造方法 |
| JP5770539B2 (ja) * | 2011-06-09 | 2015-08-26 | Tdk株式会社 | 電子部品及び電子部品の製造方法 |
| CN102982931A (zh) * | 2011-09-06 | 2013-03-20 | 弗兰克·魏 | 电子陶瓷元件的局部涂层及其制作方法 |
| KR101952845B1 (ko) * | 2011-12-22 | 2019-02-28 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 제조 방법 |
| JP5924543B2 (ja) * | 2013-03-19 | 2016-05-25 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP6398349B2 (ja) * | 2013-08-23 | 2018-10-03 | Tdk株式会社 | 積層型セラミック電子部品 |
| TWI629696B (zh) * | 2015-06-04 | 2018-07-11 | 日商村田製作所股份有限公司 | Laminated ceramic electronic parts |
| TWI628678B (zh) * | 2016-04-21 | 2018-07-01 | Tdk 股份有限公司 | 電子零件 |
| KR101981466B1 (ko) | 2016-09-08 | 2019-05-24 | 주식회사 모다이노칩 | 파워 인덕터 |
| KR102319596B1 (ko) * | 2017-04-11 | 2021-11-02 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
| KR102527062B1 (ko) | 2017-09-21 | 2023-05-02 | 다이요 유덴 가부시키가이샤 | 세라믹 전자 부품 및 그 제조 방법 |
| JP2019067793A (ja) * | 2017-09-28 | 2019-04-25 | Tdk株式会社 | 電子部品 |
| JP7431798B2 (ja) | 2018-07-18 | 2024-02-15 | キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション | バリスタパッシベーション層及びその製造方法 |
| JP7070840B2 (ja) * | 2019-03-29 | 2022-05-18 | 株式会社村田製作所 | 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 |
| JP7279574B2 (ja) * | 2019-08-09 | 2023-05-23 | 株式会社村田製作所 | 電子部品及び電子部品の製造方法 |
| CN111491404B (zh) * | 2019-10-29 | 2022-04-12 | 珠海泓星科技有限公司 | 一种导电片作为电极的石墨烯玻璃烧水壶 |
| US20220181084A1 (en) * | 2020-12-08 | 2022-06-09 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor and board having the same |
| JP2022170162A (ja) * | 2021-04-28 | 2022-11-10 | Tdk株式会社 | 電子部品 |
| JP2023072760A (ja) * | 2021-11-15 | 2023-05-25 | Tdk株式会社 | 電子部品 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11219804A (ja) | 1998-01-30 | 1999-08-10 | Mitsubishi Materials Corp | 薄膜サーミスタ |
| JP2000164406A (ja) * | 1998-11-25 | 2000-06-16 | Murata Mfg Co Ltd | チップ型電子部品とその製造方法 |
| JP2004088040A (ja) * | 2002-08-26 | 2004-03-18 | Maruwa Co Ltd | チップ状バリスタの製造方法 |
| JP2007242995A (ja) * | 2006-03-10 | 2007-09-20 | Matsushita Electric Ind Co Ltd | 積層セラミック電子部品とその製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62282410A (ja) * | 1986-05-30 | 1987-12-08 | 松下電器産業株式会社 | 電圧非直線抵抗体素子の製造方法 |
| JP2695639B2 (ja) * | 1988-01-21 | 1998-01-14 | 日本碍子株式会社 | 電圧非直線抵抗体の製造方法 |
| JP2695660B2 (ja) * | 1989-06-05 | 1998-01-14 | 三菱電機株式会社 | 電圧非直線抵抗体 |
| JP2976250B2 (ja) * | 1991-08-08 | 1999-11-10 | 株式会社村田製作所 | 積層型バリスタの製造方法 |
| JP3036567B2 (ja) | 1991-12-20 | 2000-04-24 | 三菱マテリアル株式会社 | 導電性チップ型セラミック素子及びその製造方法 |
| JP3255799B2 (ja) * | 1994-07-05 | 2002-02-12 | 松下電器産業株式会社 | 電子部品の製造方法 |
| JPH09148108A (ja) * | 1995-11-24 | 1997-06-06 | Matsushita Electric Ind Co Ltd | 非直線抵抗体の製造方法 |
| JPH11251120A (ja) * | 1998-03-04 | 1999-09-17 | Murata Mfg Co Ltd | 積層チップバリスタの製造方法 |
| JP4637440B2 (ja) | 2002-03-18 | 2011-02-23 | 太陽誘電株式会社 | セラミック素子の製造方法 |
| KR100564930B1 (ko) * | 2002-10-29 | 2006-03-30 | 티디케이가부시기가이샤 | 칩 형상 전자 부품 및 그 제조 방법 |
-
2008
- 2008-01-28 JP JP2008016637A patent/JP4683052B2/ja active Active
-
2009
- 2009-01-23 CN CN2009100085136A patent/CN101499340B/zh active Active
- 2009-01-23 TW TW098103063A patent/TW200949867A/zh unknown
- 2009-01-26 US US12/359,466 patent/US7813104B2/en active Active
- 2009-01-28 KR KR1020090006543A patent/KR101055161B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11219804A (ja) | 1998-01-30 | 1999-08-10 | Mitsubishi Materials Corp | 薄膜サーミスタ |
| JP2000164406A (ja) * | 1998-11-25 | 2000-06-16 | Murata Mfg Co Ltd | チップ型電子部品とその製造方法 |
| JP2004088040A (ja) * | 2002-08-26 | 2004-03-18 | Maruwa Co Ltd | チップ状バリスタの製造方法 |
| JP2007242995A (ja) * | 2006-03-10 | 2007-09-20 | Matsushita Electric Ind Co Ltd | 積層セラミック電子部品とその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11682527B2 (en) | 2020-11-27 | 2023-06-20 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| US7813104B2 (en) | 2010-10-12 |
| CN101499340B (zh) | 2011-09-21 |
| TW200949867A (en) | 2009-12-01 |
| TWI364043B (ko) | 2012-05-11 |
| CN101499340A (zh) | 2009-08-05 |
| KR20090082869A (ko) | 2009-07-31 |
| US20090191418A1 (en) | 2009-07-30 |
| JP4683052B2 (ja) | 2011-05-11 |
| JP2009177085A (ja) | 2009-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101055161B1 (ko) | 세라믹 소자 | |
| CN109559892B (zh) | 陶瓷电子器件和陶瓷电子器件的制造方法 | |
| JP5064286B2 (ja) | 表面実装型負特性サーミスタ | |
| US11430607B2 (en) | Ceramic electronic component | |
| US9959975B2 (en) | Ceramic electronic component | |
| JP2007281400A (ja) | 表面実装型セラミック電子部品 | |
| KR20120005974A (ko) | 세라믹 전자 부품 | |
| JP2001167908A (ja) | 半導体電子部品 | |
| JP2020102563A (ja) | 積層セラミック電子部品およびその実装構造 | |
| JP2002203707A (ja) | ガラスコーティング膜を有するセラミックチップ素子及びその製造方法 | |
| US9184362B2 (en) | Electronic-component mounting structure | |
| JP4682214B2 (ja) | セラミック素子及びその製造方法 | |
| CN112542320A (zh) | 多层陶瓷电子组件 | |
| KR102527062B1 (ko) | 세라믹 전자 부품 및 그 제조 방법 | |
| US9667036B2 (en) | ESD protection component | |
| JP4907138B2 (ja) | チップ型ｎｔｃ素子 | |
| JP4637440B2 (ja) | セラミック素子の製造方法 | |
| JP2002141242A (ja) | 電子部品 | |
| GB2353408A (en) | Method for manufacturing a monolithic ceramic electronic component | |
| JP3580391B2 (ja) | 導電性チップ型セラミック素子の製造方法 | |
| JP2002252124A (ja) | チップ型電子部品及びその製造方法 | |
| WO2021261270A1 (ja) | 電子部品 | |
| CN108695066A (zh) | 多层陶瓷电容器及制造其的方法 | |
| JP7105615B2 (ja) | セラミック電子部品およびその製造方法 | |
| JPH08236306A (ja) | チップ型サーミスタとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140721 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150716 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170720 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180717 Year of fee payment: 8 |