CN113454736A - 热敏电阻的制造方法 - Google Patents
热敏电阻的制造方法 Download PDFInfo
- Publication number
- CN113454736A CN113454736A CN202080014946.7A CN202080014946A CN113454736A CN 113454736 A CN113454736 A CN 113454736A CN 202080014946 A CN202080014946 A CN 202080014946A CN 113454736 A CN113454736 A CN 113454736A
- Authority
- CN
- China
- Prior art keywords
- thermistor
- electrode layer
- base electrode
- protective film
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
- H01C1/028—Housing; Enclosing; Embedding; Filling the housing or enclosure the resistive element being embedded in insulation with outer enclosing sheath
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/02—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistors with envelope or housing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
- H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
- H01C17/06506—Precursor compositions therefor, e.g. pastes, inks, glass frits
- H01C17/06513—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component
- H01C17/06553—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component composed of a combination of metals and oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
- H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
- H01C17/283—Precursor compositions therefor, e.g. pastes, inks, glass frits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/008—Thermistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
- H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Thermistors And Varistors (AREA)
Abstract
本发明涉及一种热敏电阻的制造方法,具有:基底电极层形成工序(S01),在由热敏电阻材料构成的热敏电阻晶片的两面形成基底电极层;芯片化工序(S02),将所述热敏电阻晶片切断以实现芯片化,获得带基底电极层的热敏电阻芯片;保护膜形成工序(S03),在所述带基底电极层的热敏电阻芯片的整个面形成由氧化物构成的保护膜;覆盖电极层形成工序(S04),在所述带基底电极层的热敏电阻芯片的端面涂布导电性浆料进行烧成而形成覆盖电极层;及导通热处理工序(S05),进行热处理以使所述基底电极层与所述覆盖电极层电导通,所述热敏电阻的制造方法形成具有所述基底电极和所述覆盖电极的所述电极部。
Description
技术领域
本发明涉及一种热敏电阻的制造方法,其制造具备由热敏电阻材料构成的热敏电阻芯片、形成于所述热敏电阻芯片的表面的保护膜、及分别形成于所述热敏电阻芯片的两端部的电极部的热敏电阻。
本申请基于2019年2月22日在日本申请的特愿2019-030527号主张优先权,并将其内容援用于此。
背景技术
上述的热敏电阻(热敏电阻材料)具有电阻根据温度而变化的特性,适用于各种电子设备的温度补偿或温度传感器等。特别是,最近广泛使用安装于电路基板的芯片型热敏电阻。
上述的热敏电阻为热敏电阻芯片和在该热敏电阻芯片的两端形成有一对电极部的结构。
热敏电阻芯片具有易受酸或碱的影响且容易还原的性质,如果通过它们的反应而组成发生变化,则有可能导致特性发生变动。因此,例如像专利文献1所示,提出在热敏电阻芯片的表面进行保护膜的成膜的技术。另外,为了抑制之后的工序或使用时的热敏电阻芯片的劣化,要求保护膜具有对于镀敷液的耐受性、耐环境性、绝缘性等。
在该专利文献1中,通过在热敏电阻芯片的表面涂布玻璃浆料进行烧成而进行由玻璃构成的保护膜的成膜。
并且,由于在热敏电阻芯片的两端形成电极部,因此在待形成电极部的热敏电阻的端面没有形成保护膜。
在此,通过在热敏电阻芯片的两端涂布例如含有Ag等导电性材料的导电性浆料进行烧成而形成电极部。并且,在由烧成体构成的电极部的表面形成Ni镀敷层和Sn镀敷层。
以往,在制造上述热敏电阻时,通常在由热敏电阻材料构成的热敏电阻晶片的两面形成保护膜,将其切成长条状后,在切断面进一步形成保护膜,并将其切断以实现芯片化之后,在热敏电阻芯片的两端面(芯片化时的切断面)形成电极部,并在该电极部的表面形成镀敷层。
专利文献1:日本特开平03-250603号公报
然而,如以往那样,将热敏电阻晶片切成长条状时,长条状的热敏电阻材料在处理时容易折损,难以高效地制造热敏电阻。特别是,最近要求热敏电阻的小型化,长条的截面面积变小,从而处于更容易折损的倾向。
并且,在实现芯片化之后,涂布导电性浆料进行烧成而形成由烧成体构成的电极部时,有时因导电性浆料的涂布不匀或异物向导电性浆料的混入而在电极部产生空孔并成为多孔状的结构。对于这种对电极部形成镀敷层的情况,有可能因镀敷液进入电极部的内部,使得热敏电阻芯片与镀敷液接触而导致热敏电阻芯片劣化。并且,有可能因在热敏电阻芯片与电极部的界面析出镀敷金属而导致在镀敷前后电阻值产生较大的变化。
发明内容
本发明是鉴于上述情况而完成的,其目的在于提供一种热敏电阻的制造方法,该热敏电阻的制造方法能够抑制制造时的折损等的发生,且稳定地制造热敏电阻,并且能够制造即使在电极部的表面形成有镀敷层的情况下也能够抑制镀敷液向电极部内部的进入且特性稳定的热敏电阻。
为了解决上述课题,本发明的热敏电阻的制造方法制造具备呈柱状的热敏电阻芯片、形成于所述热敏电阻芯片的表面的保护膜、及分别形成于所述热敏电阻芯片的两端部的电极部的热敏电阻,其特征在于,包括:基底电极层形成工序,在由热敏电阻材料构成的热敏电阻晶片的两面涂布导电性浆料进行烧成而形成基底电极层;芯片化工序,将形成有基底电极层的所述热敏电阻晶片切断以实现芯片化,获得带基底电极层的热敏电阻芯片;保护膜形成工序,在所述带基底电极层的热敏电阻芯片的整个面,形成由氧化物构成的保护膜;覆盖电极层形成工序,在形成于所述带基底电极层的热敏电阻芯片的端面的所述保护膜的表面涂布导电性浆料进行烧成而形成覆盖电极层;及导通热处理工序,进行热处理以使所述基底电极层与所述覆盖电极层电导通,所述热敏电阻的制造方法形成具有所述基底电极层和所述覆盖电极层的所述电极部。
根据本发明的热敏电阻的制造方法,如上所述,在由热敏电阻材料构成的热敏电阻晶片的表面形成基底电极层之后,将其切断以实现芯片化,因此无需将热敏电阻材料以长条状的状态进行处理,便能够抑制折损等的发生。因此,提高制造时的处理性,并能够高效且高成品率地制造热敏电阻。
并且,在本发明的热敏电阻的制造方法中,由于在保护膜形成工序中,在所述带基底电极层的热敏电阻芯片的整个面形成了由氧化物构成的保护膜,因此可以利用保护膜来可靠地保护热敏电阻芯片。
进一步地,在本发明的热敏电阻的制造方法中,由于具备覆盖电极层形成工序及导通热处理工序,所以电极部为基底电极层与覆盖电极层的双层结构,基底电极层内的空孔与覆盖电极层的空孔不连通,在之后的镀敷工序中,镀敷液的进入在覆盖电极层与基底电极层的界面被阻止,能够抑制热敏电阻芯片与镀敷液的接触。并且,能够抑制在热敏电阻芯片与电极部的界面析出镀敷金属。
并且,由于具备进行热处理以使所述基底电极层与所述覆盖电极层电导通的导通热处理工序,因此即使在基底电极层与覆盖电极层之间形成保护膜,也能够使基底电极层与覆盖电极层电导通,从而可以确保作为电极部的功能。
在此,在本发明的热敏电阻的制造方法中,所述保护覆膜优选由硅氧化物构成。
在这种情况下,由于保护膜由硅氧化物构成,因此耐环境性优异,能够在该保护膜的表面可靠地形成覆盖电极层,并且能够稳定地形成基底电极层与覆盖电极层的双层结构电极部。
并且,在本发明的热敏电阻的制造方法中,优选在所述保护膜形成工序中,在含有硅醇盐、水、有机溶剂和碱的反应液中浸渍所述带基底电极层的热敏电阻芯片,通过所述硅醇盐的水解及缩聚反应,在所述带基底电极层的热敏电阻芯片的表面析出硅氧化物,从而进行所述保护膜的成膜。
在这种情况下,由于硅醇盐的水解体以热敏电阻芯片表面的终端氧和/或羟基为起点发生聚合,从而析出硅氧化物,因此热敏电阻芯片与保护膜的密接性优异。并且,由于从热敏电阻芯片的表面析出硅氧化物,因此角部和凹凸部的覆盖性优异。因此,所述热敏电阻芯片的特性不会劣化,能够稳定地制造可使用的热敏电阻。
进一步地,本发明的热敏电阻的制造方法也可以为如下构成:在所述基底电极层形成工序中,在所述热敏电阻晶片的表面形成导电性氧化物层,然后,涂布具有金属粉的导电性浆料并进行烧成。
在这种情况下,通过在所述热敏电阻晶片的表面形成导电性氧化物层,能够提高热敏电阻芯片与基底电极层的接合可靠性。
并且,本发明的热敏电阻的制造方法也可以为如下构成:在所述基底电极层形成工序中,通过涂布含有金属粉和玻璃粉的玻璃掺入金属浆料并进行烧成,从而形成所述基底电极层。
在这种情况下,由于通过烧成玻璃掺入金属浆料而形成基底电极层,因此能够提高基底电极层的密接性。
进一步地,本发明的热敏电阻的制造方法也可以为如下构成:在所述覆盖电极层形成工序中,通过涂布含有金属粉和玻璃粉的玻璃掺入金属浆料并进行烧成,从而形成所述覆盖电极层。
在这种情况下,由于通过烧成玻璃掺入金属浆料而形成覆盖电极层,因此在导通热处理工序中,通过玻璃与保护膜的反应,能够高效地使保护膜的至少一部分消失,从而能够使基底电极层与覆盖电极层充分导通。
进一步地,本发明的热敏电阻的制造方法也可以为如下构成:在所述芯片化工序之后,具有对所述带基底电极层的热敏电阻芯片进行倒角的倒角加工工序,在该倒角加工工序之后实施所述保护膜形成工序。
在这种情况下,由于在所述芯片化工序之后具有对所述带基底电极层的热敏电阻芯片进行倒角的倒角加工工序,因此能够抑制热敏电阻芯片的角部的裂纹和缺口的产生,能够更高效且更高成品率地制造热敏电阻。
根据本发明,提供一种热敏电阻的制造方法,该热敏电阻的制造方法能够抑制制造时的折损等的发生,且稳定地制造热敏电阻,并且能够制造即使在电极部的表面形成有镀敷层的情况下也能够抑制镀敷液向电极部内部的进入且特性稳定的热敏电阻。
附图说明
图1是通过本实施方式所涉及的热敏电阻的制造方法制造的热敏电阻的示意截面说明图。
图2是图1所示的热敏电阻的电极部附近的放大说明图。
图3是示出本实施方式所涉及的热敏电阻的制造方法的流程图。
图4是实施例中制造的热敏电阻的电极部附近的观察照片。
图5是实施例中制造的热敏电阻的热敏电阻芯片与保护膜的界面的观察照片。
具体实施方式
以下,参考附图对本发明的实施方式进行说明。另外,以下所示的各实施方式是为了更好地理解本发明的主旨而具体进行说明的,只要没有特别指定,就不限定本发明。并且,关于以下的说明中使用的附图,为了容易理解本发明的特征,有时为方便起见将作为主要部分的部分放大示出,各构成要素的尺寸比率等不一定与实际相同。
如图1所示,本实施方式所涉及的热敏电阻10例如呈棱柱状,具备热敏电阻芯片11、形成于该热敏电阻芯片11的表面的保护膜15、及分别形成于热敏电阻芯片11的两端部的电极部20。
在此,如图1所示,电极部20构成为与热敏电阻芯片11直接接触。
热敏电阻芯片11具有电阻根据温度而变化的特性。该热敏电阻芯片11对于酸或碱的耐受性低,且组成因还原反应等而发生变化,从而有可能导致特性发生较大的变动。因此,在本实施方式中,为了保护热敏电阻芯片11而形成有保护膜15。
要求该保护膜15具有对于镀敷液的耐受性、耐环境性及绝缘性。因此,在本实施方式中,保护膜15也可以由硅氧化物构成,具体而言由SiO2构成。
并且,在本实施方式中,保护膜15的厚度也可以为50nm以上。另外,由于保护膜有可能不连续,因此保护膜15的厚度的下限优选为50nm以上,进一步优选为100nm以上。另一方面,保护膜15的厚度的上限优选为3μm以下,从使上述的浸蚀效果稳定化并抑制电阻的偏差的观点出发,更优选为2μm以下,该3μm是电极部20所包含的玻璃料对保护膜15的浸蚀效果的极限。
如图2所示,电极部20是具备形成于热敏电阻芯片11的端面的基底电极层21及层叠配置于该基底电极层21的覆盖电极层22的双层结构。
如后所述,基底电极层21是烧成导电性浆料而形成的层,在本实施方式中,也可以由Ag的烧成体构成。在这种情况下,在基底电极层21的内部会存在空孔。
并且,如后所述,覆盖电极层22也是烧成导电性浆料而形成的层,在本实施方式中,也可以由Ag的烧成体构成。在这种情况下,在覆盖电极层22的内部也会存在空孔。
在此,基底电极层21的厚度t1在2μm以上且20μm以下的范围内。若小于2μm,则玻璃量不足,保护膜15的浸蚀容易变得不充分,为了保证保护膜15的浸蚀,若增加浆料中的玻璃量,则导电性粒子的渗透变得不充分,从而可能导致电阻值上升。另一方面,若超过20μm,玻璃对保护膜15的浸蚀效果饱和,造成材料的浪费。另外,基底电极层21的厚度t1的下限优选为3μm以上,更优选为5μm以上。另一方面,基底电极层21的厚度t1的上限优选为15μm以下,更优选为10μm以下。
并且,覆盖电极层22的厚度t2在3μm以上且20μm以下的范围内。若小于3μm,则玻璃量不足,保护膜15的浸蚀容易变得不充分,如果为了保证保护膜15的浸蚀而增加浆料中的玻璃量,则导电性粒子的渗透变得不充分,电阻值上升,另一方面,若超过20μm,则玻璃对保护膜15的浸蚀效果饱和,除了材料的浪费之外,热敏电阻10的形状仅在电极部分大幅膨胀,从而导致形状不良。另外,覆盖电极层22的厚度t2的下限优选为4μm以上,更优选为5μm以上。另一方面,覆盖电极层22的厚度t2的上限优选为15μm以下,更优选为10μm以下。
并且,在电极部20的表面形成有Ni镀敷层31,并且以与该Ni镀敷层31层叠的方式形成有Sn镀敷层32。
在此,Ni镀敷层31的Ni有时会进入电极部20。该Ni进入基底电极层21和覆盖电极层22的界面,但不会到达热敏电阻芯片11和电极部20(基底电极层21)的接合界面。
接着,参考图3的流程图对上述的本实施方式的热敏电阻10的制造方法进行说明。
(基底电极层形成工序S01)
首先,在由热敏电阻材料构成的热敏电阻晶片的两面形成基底电极层21。
在本实施方式中,首先,在热敏电阻晶片的两面形成由导电性氧化物(在本实施方式中为钌氧化物)构成的导电性氧化物层。并且,通过在该导电性氧化物层上涂布含有Ag粉与玻璃粉的导电性浆料进行烧成而形成基底电极层21。从而,基底电极层21的表层由Ag的烧成体构成。
(芯片化工序S02)
接着,将形成有基底电极层21的热敏电阻晶片切断以实现芯片化,获得形成有基底电极层21的热敏电阻芯片11(以下称为带基底电极层的热敏电阻芯片)。即,热敏电阻晶片的厚度方向为热敏电阻芯片11的厚度方向,在该热敏电阻芯片11的厚度方向的两端面分别形成有基底电极层21。
(倒角加工工序S03)
接着,实施带基底电极层的热敏电阻芯片的倒角加工。
(保护膜形成工序S04)
接着,在带基底电极层的热敏电阻芯片的表面进行保护膜15的成膜。在本实施方式中,也可以将带基底电极层的热敏电阻芯片浸渍在含有硅醇盐、水、有机溶剂和碱的反应液中,使热敏电阻芯片11的表面析出硅氧化物(SiO2),从而进行保护膜15的成膜。另外,此时,在基底电极层21的表面也形成保护膜15。
在此,形成的保护膜15的厚度优选为50nm以上。另外,更优选为100μm以上。
作为硅醇盐,例如可以使用正硅酸乙酯或正硅酸乙酯的低聚物体(多摩化学制硅酸盐40等)、或者正硅酸甲酯或正硅酸甲酯的低聚物体(多摩化学制MS51等)。
作为有机溶剂,可以使用甲醇、乙醇和异丙醇等的水溶性醇或与它们相溶的酮等的有机溶剂及其混合物。
作为碱,可以使用氢氧化钠、氢氧化钾、氨等的无机碱、乙醇胺和乙二胺等的胺等。
(覆盖电极层形成工序S05)
接着,在形成于基底电极层21的表面的保护膜15上,形成覆盖电极层22。
在本实施方式中,通过在保护膜15的表面涂布含有Ag粉与玻璃粉的导电性浆料进行烧成而形成覆盖电极层22,从而覆盖电极层22由Ag的烧成体构成。
(导通热处理工序S06)
接着,实施热处理以使基底电极层21与覆盖电极层22电导通。在该导通热处理工序S06中,通过使介于基底电极层21和覆盖电极层22之间的保护膜15的至少一部分消失,从而基底电极层21与覆盖电极层22导通。
在此,在导通热处理工序S06中,加热温度需要在基底电极层21中的玻璃料与覆盖电极层22中的玻璃料这两个玻璃料的熔点以上。即,最佳温度根据所使用的玻璃料而变化,但优选比覆盖电极层22中的玻璃料的熔点高50℃以上,从覆盖电极层22中的Ag粉的烧结的观点出发,更优选为700℃以上。从玻璃向覆盖电极层22的表面浮起的观点出发,加热温度的上限优选为900℃以下。并且,优选覆盖电极层22中的玻璃料的熔点比基底电极层21中的玻璃料的熔点高。
加热温度下的保持时间优选在5分钟以上且60分钟以下的范围内。并且,优选使气氛为大气气氛。
通过这些基底电极层形成工序S01、保护膜形成工序S04、覆盖电极层形成工序S05及导通热处理工序S06,从而形成具备基底电极层21与覆盖电极层22的双层结构的电极部20。
(镀敷工序S07)
接着,在电极部20的表面形成金属镀敷层。在本实施方式中,在电极部20的表面形成Ni镀敷层31,然后,以与该Ni镀敷层31层叠的方式形成Sn镀敷层32。另外,在本实施方式中,通过湿式滚镀,形成上述的Ni镀敷层31及Sn镀敷层32。
在此,在形成Ni镀敷层31时,镀敷液会进入电极部20的内部。在本实施方式中,由于基底电极层21的内部的空孔与覆盖电极层22的内部的空孔不连通,因此在基底电极层21与覆盖电极层22的接合界面,可以抑制镀敷液的进入。
通过以上的工序,制造本实施方式的热敏电阻10。
根据如上所述的结构的本实施方式的热敏电阻10的制造方法,由于在由热敏电阻材料构成的热敏电阻晶片的表面形成基底电极层21之后将其切断以实现芯片化,因此不用处理长条状的热敏电阻材料,从而能够抑制折损等的发生。因此,提高制造时的处理性,并能够高效且高成品率地制造热敏电阻10。
此外,在本实施方式中,在保护膜形成工序S04中,在形成有基底电极层21的热敏电阻芯片11的整个面形成了由氧化物构成的保护膜15,因此可以利用保护膜15来可靠地保护热敏电阻芯片11。
进一步地,在本实施方式中,由于具有覆盖电极层形成工序S05和导通热处理工序S06,因此电极部20为基底电极层21与覆盖电极层22的双层结构,基底电极层21内的空孔与覆盖电极层22内的空孔不连通,在镀敷工序S07中,镀敷液的进入会在覆盖电极层22和基底电极层21的界面被阻止,从而能够抑制热敏电阻芯片11与镀敷液的接触。并且,能够抑制在热敏电阻芯片11和电极部20的界面析出镀敷金属。
并且,在本实施方式中,由于具备进行热处理以使基底电极层21和覆盖电极层22电导通的导通热处理工序S06,因此即使在基底电极层21和覆盖电极层22之间形成保护膜15,也可以使基底电极层21和覆盖电极层22电导通,从而可以确保作为电极部20的功能。
此外,在本实施方式中,由于保护膜15由硅氧化物构成,因此耐环境性优异,能够在该保护膜15的表面可靠地形成覆盖电极层22,并且能够稳定地形成基底电极层21与覆盖电极层22的双层结构的电极部20。
进一步地,在本实施方式中,由于保护膜形成工序S04是在含有硅醇盐、水、有机溶剂和碱的反应液中,浸渍形成有基底电极层21的热敏电阻芯片11,通过硅醇盐的水解和缩聚反应,在热敏电阻芯片11的表面析出硅氧化物,形成保护膜15,因此通过硅醇盐的水解体以热敏电阻芯片11表面的终端氧和/或羟基为起点发生聚合,析出硅氧化物,从而热敏电阻芯片11与保护膜15的密接性优异。并且,由于从热敏电阻芯片11的表面析出硅氧化物,因此角部和凹凸部的覆盖性优异。因此,热敏电阻芯片11的特性不会劣化,能够制造可稳定使用的热敏电阻10。
并且,在本实施方式中,基底电极层形成工序S01中,在热敏电阻晶片的表面形成由导电性氧化物(钌氧化物)构成的导电性氧化物层,在该导电性氧化物层上涂布导电性浆料进行烧成而形成基底电极层21,因此能够提高热敏电阻芯片11和基底电极层21的接合可靠性。
进一步地,作为导电性浆料,使用了含有Ag粉和玻璃粉的导电性浆料,因此能够提高基底电极层21的密接性,并且能够由Ag的烧成体构成基底电极层21的表层。
进一步地,在本实施方式中,在覆盖电极层形成工序S05中,通过涂布含有Ag分和玻璃粉的导电性浆料进行烧成而形成覆盖电极层22,因此,在导通热处理工序S06中,通过玻璃和保护膜15进行反应,能够高效地使保护膜15的至少一部分消失,从而能够使基底电极层21与覆盖电极层22充分导通。
并且,在本实施方式中,在芯片化工序S02之后,具有对形成有基底电极层21的热敏电阻芯片11进行倒角的倒角加工工序S03,因此能够抑制热敏电阻芯片11的角部的裂纹和缺口的产生,能够更高效且更高成品率地制造热敏电阻10。
以上,对本发明的一实施方式进行了说明,但是本发明并不限定于此,在不脱离本发明的技术思想的范围内,可进行适当变更。
例如,在本实施方式中,对将热敏电阻芯片浸渍在反应液中进行保护膜的成膜的方式进行了说明,但并不限定于此,也可以通过其他的方式进行保护膜的成膜。例如也可以涂布玻璃浆料进行烧成而进行保护膜的成膜。
进一步地,在本实施方式中,对基底电极层和覆盖电极层由Ag的烧成体构成的方式进行了说明,但并不限定于此,也可以由如下的烧成体构成,该烧成体例如由Ag-Pd合金等Ag合金、Au、Pt、Rh、Ir、Ru氧化物及它们的混合物构成。并且,也可以由不同材质构成基底电极层和覆盖电极层。
并且,在本实施方式中,对保护膜由硅氧化物构成的方式进行了说明,但是不限于此,也可以由铝氧化物、钛氧化物等其他氧化物构成。
实施例
对为了确认本发明的有效性而进行的确认实验进行说明。
在38×55mm、厚0.36mm的热敏电阻晶片的两面旋涂RuO2粉末的乙醇分散液,在250℃烘烤后,形成了导电性氧化物层。
接着,在导电性氧化物层的表面,通过丝网印刷,印刷含有Ag粉和玻璃粉的(以重量比计Ag:玻璃=9:1)导电性浆料,并进行烧结,从而形成基底电极层。
如上所述,将形成有基底电极层的热敏电阻晶片通过切割切成0.18mm见方以实现芯片化。
芯片化后,通过滚筒处理实施了倒角加工。
倒角加工后,将热敏电阻芯片放入水-乙醇混合溶剂中,一边搅拌一边加入5.2g的正硅酸乙酯和16.6g的NaOH水溶液(0.2mol/L),在热敏电阻芯片的整个面形成了由硅氧化物构成的保护膜。
为了提高保护膜的强度和密接性,在成膜后在700℃进行烧结,反复进行成膜和烧结,使保护膜的膜厚为1μm。
在形成有保护膜的热敏电阻芯片的两端面(形成有基底电极层的面),涂布含有Ag粉和玻璃粉(以重量比计Ag:玻璃=97:3)的导电性浆料,在气氛:大气、加热温度:750℃、加热温度下的保持时间:10分钟的条件下进行烧结,从而形成了覆盖电极层。另外,该烘烤处理也兼作导通热处理。
然后,通过湿式滚镀形成了Ni镀敷层和Sn镀敷层。
将通过以上工序得到的热敏电阻的电极部的观察结果示于图4,将热敏电阻芯片与保护膜的界面的观察结果示于图5。
如图4的(a)的SEM像所示,确认到在基底电极层和覆盖电极层之间形成的保护膜的一部分消失,基底电极层和覆盖电极层导通。并且,如图4的(b)的Ni映射图所示,确认到Ni的进入停止,热敏电阻芯片与镀敷液没有接触。
在图5的(a)中倍率为20000倍,在图5的(b)中倍率为50000倍。如图5所示,确认到在热敏电阻芯片的除电极部以外的区域紧密形成有保护膜。
如上所述,根据本发明,确认到能够提供一种热敏电阻的制造方法,该热敏电阻的制造方法能够抑制制造时的折损等的发生,且稳定地制造热敏电阻,并且能够制造即使在电极部的表面形成有镀敷层情况下也能够抑制镀敷液向电极部内部的进入且特性稳定的热敏电阻。
符号说明
10 热敏电阻
11 热敏电阻芯片
15 保护膜
20 电极部
21 基底电极层
22 覆盖电极层
Claims (7)
1.一种热敏电阻的制造方法,制造具备呈柱状的热敏电阻芯片、形成于所述热敏电阻芯片的表面的保护膜、及分别形成于所述热敏电阻芯片的两端部的电极部的热敏电阻,其特征在于,具有:
基底电极层形成工序,在由热敏电阻材料构成的热敏电阻晶片的两面涂布导电性浆料进行烧成而形成基底电极层;
芯片化工序,将形成有基底电极层的所述热敏电阻晶片切断以实现芯片化,获得带基底电极层的热敏电阻芯片;
保护膜形成工序,在所述带基底电极层的热敏电阻芯片的整个面形成由氧化物构成的保护膜;
覆盖电极层形成工序,在形成于所述带基底电极层的热敏电阻芯片的端面的所述保护膜的表面涂布导电性浆料进行烧成而形成覆盖电极层;及
导通热处理工序,进行热处理以使所述基底电极层与所述覆盖电极层电导通,
所述热敏电阻的制造方法形成具有所述基底电极层和所述覆盖电极层的所述电极部。
2.根据权利要求1所述的热敏电阻的制造方法,其特征在于,
所述保护膜由硅氧化物构成。
3.根据权利要求2所述的热敏电阻的制造方法,其特征在于,
在所述保护膜形成工序中,在含有硅醇盐、水、有机溶剂和碱的反应液中浸渍所述带基底电极层的热敏电阻芯片,通过所述硅醇盐的水解及缩聚反应,在所述带基底电极层的热敏电阻芯片的表面析出硅氧化物,从而进行所述保护膜的成膜。
4.根据权利要求1~3中任一项所述的热敏电阻的制造方法,其特征在于,
在所述基底电极层形成工序中,在所述热敏电阻晶片的表面形成导电性氧化物层,然后,涂布具有金属粉的导电性浆料并进行烧成。
5.根据权利要求1~4中任一项所述的热敏电阻的制造方法,其特征在于,
在所述基底电极层形成工序中,使用含有金属粉和玻璃粉的玻璃掺入金属浆料作为所述导电性浆料。
6.根据权利要求1~5中任一项所述的热敏电阻的制造方法,其特征在于,
在所述覆盖电极层形成工序中,使用含有金属粉和玻璃粉的玻璃掺入金属浆料作为所述导电性浆料。
7.根据权利要求1~6中任一项所述的热敏电阻的制造方法,其特征在于,
在所述芯片化工序之后,具有对所述带基底电极层的热敏电阻芯片进行倒角的倒角加工工序,在该倒角加工工序之后实施所述保护膜形成工序。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019-030527 | 2019-02-22 | ||
JP2019030527A JP7268393B2 (ja) | 2019-02-22 | 2019-02-22 | サーミスタの製造方法 |
PCT/JP2020/003618 WO2020170757A1 (ja) | 2019-02-22 | 2020-01-31 | サーミスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113454736A true CN113454736A (zh) | 2021-09-28 |
CN113454736B CN113454736B (zh) | 2023-02-17 |
Family
ID=72144254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202080014946.7A Active CN113454736B (zh) | 2019-02-22 | 2020-01-31 | 热敏电阻的制造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11763967B2 (zh) |
JP (1) | JP7268393B2 (zh) |
CN (1) | CN113454736B (zh) |
WO (1) | WO2020170757A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024048037A1 (ja) * | 2022-08-31 | 2024-03-07 | 株式会社村田製作所 | 電子部品及び成膜方法 |
Citations (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6155303A (ja) * | 1984-08-28 | 1986-03-19 | Toshiba Corp | 蒸気タ−ビンの制御装置 |
JPH06295803A (ja) * | 1993-04-07 | 1994-10-21 | Mitsubishi Materials Corp | チップ型サーミスタ及びその製造方法 |
JPH08236306A (ja) * | 1995-02-22 | 1996-09-13 | Matsushita Electric Ind Co Ltd | チップ型サーミスタとその製造方法 |
JPH09186002A (ja) * | 1995-12-28 | 1997-07-15 | Ooizumi Seisakusho:Kk | サーミスタ |
JP2001044006A (ja) * | 1999-07-27 | 2001-02-16 | Murata Mfg Co Ltd | チップ型サーミスタの製造方法および抵抗値調整方法 |
US20010023735A1 (en) * | 2000-02-21 | 2001-09-27 | Tdk Corporation | Resistance element and method of production of same |
CN1334575A (zh) * | 2000-07-21 | 2002-02-06 | 株式会社村田制作所 | 片式电子元件及其制造方法 |
JP2004128488A (ja) * | 2002-09-10 | 2004-04-22 | Murata Mfg Co Ltd | チップ型電子部品 |
CN1588574A (zh) * | 2004-09-02 | 2005-03-02 | 中国科学院新疆理化技术研究所 | 负温度系数热敏电阻材料及其制造方法 |
CN1588575A (zh) * | 2004-09-02 | 2005-03-02 | 中国科学院新疆理化技术研究所 | 一种负温度系数热敏电阻材料及其制造方法 |
JP2006080322A (ja) * | 2004-09-10 | 2006-03-23 | Ishizuka Electronics Corp | チップ型複合電子部品 |
JP2006190914A (ja) * | 2005-01-07 | 2006-07-20 | Murata Mfg Co Ltd | バリスタの製造方法 |
JP2006324513A (ja) * | 2005-05-19 | 2006-11-30 | Koa Corp | リード線付き抵抗器の保護膜形成方法および保護膜形成装置。 |
CN101740188A (zh) * | 2009-12-31 | 2010-06-16 | 上海长园维安电子线路保护股份有限公司 | 表面贴装型的ptc热敏电阻器及其制备方法 |
CN102034580A (zh) * | 2010-11-02 | 2011-04-27 | 肇庆爱晟电子科技有限公司 | 表面贴装高精度大功率ntc热敏电阻及其制作方法 |
CN102403077A (zh) * | 2010-09-06 | 2012-04-04 | Tdk株式会社 | 陶瓷层叠ptc热敏电阻 |
CN102627445A (zh) * | 2012-04-26 | 2012-08-08 | 恒新基电子(青岛)有限公司 | 用于制备ntc热敏电阻芯片的组合物及其制成的ntc热敏电阻 |
CN102682944A (zh) * | 2012-06-04 | 2012-09-19 | 句容市博远电子有限公司 | Ntc热敏电阻材料 |
CN102682941A (zh) * | 2012-06-04 | 2012-09-19 | 句容市博远电子有限公司 | 高阻值低b值负温度系数热敏电阻 |
CN102682942A (zh) * | 2012-06-04 | 2012-09-19 | 句容市博远电子有限公司 | 低阻值高b值负温度系数热敏电阻 |
CN102693795A (zh) * | 2012-06-04 | 2012-09-26 | 句容市博远电子有限公司 | 负温度系数热敏电阻 |
CN102971808A (zh) * | 2010-06-24 | 2013-03-13 | Tdk株式会社 | 片式热敏电阻及其制造方法 |
JP2014053551A (ja) * | 2012-09-10 | 2014-03-20 | Tdk Corp | セラミック電子部品 |
CN104051095A (zh) * | 2014-06-30 | 2014-09-17 | 句容市博远电子有限公司 | 一种添加氧化钛的四元系热敏电阻材料 |
CN104064297A (zh) * | 2014-06-30 | 2014-09-24 | 句容市博远电子有限公司 | 用于超低温环境的热敏电阻材料 |
CN104086160A (zh) * | 2014-06-27 | 2014-10-08 | 句容市博远电子有限公司 | 添加氧化镧的二元系热敏电阻材料 |
CN105679478A (zh) * | 2016-01-27 | 2016-06-15 | 深圳顺络电子股份有限公司 | 一种小尺寸片式热敏电阻及其制作方法 |
JP2017147336A (ja) * | 2016-02-17 | 2017-08-24 | 株式会社村田製作所 | 着色膜の形成方法 |
JP2017195309A (ja) * | 2016-04-21 | 2017-10-26 | Tdk株式会社 | 積層コイル部品 |
JP2017199797A (ja) * | 2016-04-27 | 2017-11-02 | Tdk株式会社 | 電子部品 |
CN107346690A (zh) * | 2017-09-08 | 2017-11-14 | 开特电子云梦有限公司 | 一种高可靠性负温度系数热敏电阻器及其制备方法 |
JP2018014413A (ja) * | 2016-07-21 | 2018-01-25 | 三菱マテリアル株式会社 | サーミスタ素子及びその製造方法 |
JP2018053292A (ja) * | 2016-09-28 | 2018-04-05 | 株式会社豊田中央研究所 | 磁性ナノ粒子及びその製造方法 |
CN108395217A (zh) * | 2018-04-19 | 2018-08-14 | 中国科学院新疆理化技术研究所 | 一种铌掺杂锰镍基负温度系数热敏电阻及其制备方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0311842Y2 (zh) * | 1984-09-17 | 1991-03-20 | ||
JP2591205B2 (ja) | 1989-12-28 | 1997-03-19 | 三菱マテリアル株式会社 | サーミスタ |
US5339068A (en) | 1992-12-18 | 1994-08-16 | Mitsubishi Materials Corp. | Conductive chip-type ceramic element and method of manufacture thereof |
JPH07201527A (ja) * | 1994-01-11 | 1995-08-04 | Mitsubishi Materials Corp | 導電性チップ型セラミック素子の製造方法 |
DE102006017796A1 (de) * | 2006-04-18 | 2007-10-25 | Epcos Ag | Elektrisches Kaltleiter-Bauelement |
JP6107062B2 (ja) * | 2012-11-06 | 2017-04-05 | Tdk株式会社 | チップサーミスタ |
TWI628678B (zh) * | 2016-04-21 | 2018-07-01 | Tdk 股份有限公司 | 電子零件 |
-
2019
- 2019-02-22 JP JP2019030527A patent/JP7268393B2/ja active Active
-
2020
- 2020-01-31 WO PCT/JP2020/003618 patent/WO2020170757A1/ja active Application Filing
- 2020-01-31 CN CN202080014946.7A patent/CN113454736B/zh active Active
- 2020-01-31 US US17/429,758 patent/US11763967B2/en active Active
Patent Citations (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6155303A (ja) * | 1984-08-28 | 1986-03-19 | Toshiba Corp | 蒸気タ−ビンの制御装置 |
JPH06295803A (ja) * | 1993-04-07 | 1994-10-21 | Mitsubishi Materials Corp | チップ型サーミスタ及びその製造方法 |
JPH08236306A (ja) * | 1995-02-22 | 1996-09-13 | Matsushita Electric Ind Co Ltd | チップ型サーミスタとその製造方法 |
JPH09186002A (ja) * | 1995-12-28 | 1997-07-15 | Ooizumi Seisakusho:Kk | サーミスタ |
JP2001044006A (ja) * | 1999-07-27 | 2001-02-16 | Murata Mfg Co Ltd | チップ型サーミスタの製造方法および抵抗値調整方法 |
US20010023735A1 (en) * | 2000-02-21 | 2001-09-27 | Tdk Corporation | Resistance element and method of production of same |
CN1334575A (zh) * | 2000-07-21 | 2002-02-06 | 株式会社村田制作所 | 片式电子元件及其制造方法 |
JP2004128488A (ja) * | 2002-09-10 | 2004-04-22 | Murata Mfg Co Ltd | チップ型電子部品 |
CN1588574A (zh) * | 2004-09-02 | 2005-03-02 | 中国科学院新疆理化技术研究所 | 负温度系数热敏电阻材料及其制造方法 |
CN1588575A (zh) * | 2004-09-02 | 2005-03-02 | 中国科学院新疆理化技术研究所 | 一种负温度系数热敏电阻材料及其制造方法 |
JP2006080322A (ja) * | 2004-09-10 | 2006-03-23 | Ishizuka Electronics Corp | チップ型複合電子部品 |
JP2006190914A (ja) * | 2005-01-07 | 2006-07-20 | Murata Mfg Co Ltd | バリスタの製造方法 |
JP2006324513A (ja) * | 2005-05-19 | 2006-11-30 | Koa Corp | リード線付き抵抗器の保護膜形成方法および保護膜形成装置。 |
CN101740188A (zh) * | 2009-12-31 | 2010-06-16 | 上海长园维安电子线路保护股份有限公司 | 表面贴装型的ptc热敏电阻器及其制备方法 |
CN102971808A (zh) * | 2010-06-24 | 2013-03-13 | Tdk株式会社 | 片式热敏电阻及其制造方法 |
CN102403077A (zh) * | 2010-09-06 | 2012-04-04 | Tdk株式会社 | 陶瓷层叠ptc热敏电阻 |
CN102034580A (zh) * | 2010-11-02 | 2011-04-27 | 肇庆爱晟电子科技有限公司 | 表面贴装高精度大功率ntc热敏电阻及其制作方法 |
CN102627445A (zh) * | 2012-04-26 | 2012-08-08 | 恒新基电子(青岛)有限公司 | 用于制备ntc热敏电阻芯片的组合物及其制成的ntc热敏电阻 |
CN102682941A (zh) * | 2012-06-04 | 2012-09-19 | 句容市博远电子有限公司 | 高阻值低b值负温度系数热敏电阻 |
CN102682942A (zh) * | 2012-06-04 | 2012-09-19 | 句容市博远电子有限公司 | 低阻值高b值负温度系数热敏电阻 |
CN102693795A (zh) * | 2012-06-04 | 2012-09-26 | 句容市博远电子有限公司 | 负温度系数热敏电阻 |
CN102682944A (zh) * | 2012-06-04 | 2012-09-19 | 句容市博远电子有限公司 | Ntc热敏电阻材料 |
JP2014053551A (ja) * | 2012-09-10 | 2014-03-20 | Tdk Corp | セラミック電子部品 |
CN104086160A (zh) * | 2014-06-27 | 2014-10-08 | 句容市博远电子有限公司 | 添加氧化镧的二元系热敏电阻材料 |
CN104051095A (zh) * | 2014-06-30 | 2014-09-17 | 句容市博远电子有限公司 | 一种添加氧化钛的四元系热敏电阻材料 |
CN104064297A (zh) * | 2014-06-30 | 2014-09-24 | 句容市博远电子有限公司 | 用于超低温环境的热敏电阻材料 |
CN105679478A (zh) * | 2016-01-27 | 2016-06-15 | 深圳顺络电子股份有限公司 | 一种小尺寸片式热敏电阻及其制作方法 |
JP2017147336A (ja) * | 2016-02-17 | 2017-08-24 | 株式会社村田製作所 | 着色膜の形成方法 |
JP2017195309A (ja) * | 2016-04-21 | 2017-10-26 | Tdk株式会社 | 積層コイル部品 |
JP2017199797A (ja) * | 2016-04-27 | 2017-11-02 | Tdk株式会社 | 電子部品 |
JP2018014413A (ja) * | 2016-07-21 | 2018-01-25 | 三菱マテリアル株式会社 | サーミスタ素子及びその製造方法 |
JP2018053292A (ja) * | 2016-09-28 | 2018-04-05 | 株式会社豊田中央研究所 | 磁性ナノ粒子及びその製造方法 |
CN107346690A (zh) * | 2017-09-08 | 2017-11-14 | 开特电子云梦有限公司 | 一种高可靠性负温度系数热敏电阻器及其制备方法 |
CN108395217A (zh) * | 2018-04-19 | 2018-08-14 | 中国科学院新疆理化技术研究所 | 一种铌掺杂锰镍基负温度系数热敏电阻及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
US11763967B2 (en) | 2023-09-19 |
CN113454736B (zh) | 2023-02-17 |
JP7268393B2 (ja) | 2023-05-08 |
WO2020170757A1 (ja) | 2020-08-27 |
US20220130579A1 (en) | 2022-04-28 |
JP2020136570A (ja) | 2020-08-31 |
TW202042256A (zh) | 2020-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6406191B2 (ja) | 積層電子部品 | |
JP3555563B2 (ja) | 積層チップバリスタの製造方法および積層チップバリスタ | |
JP5142090B2 (ja) | セラミック積層電子部品およびその製造方法 | |
US9959975B2 (en) | Ceramic electronic component | |
US10453608B2 (en) | Electronic component | |
JP2017059635A (ja) | 積層電子部品 | |
JP6252393B2 (ja) | セラミック電子部品およびその製造方法 | |
CN113454736B (zh) | 热敏电阻的制造方法 | |
JP4506066B2 (ja) | チップ型電子部品及びチップ型電子部品の製造方法 | |
US20020124910A1 (en) | Conductive paste and laminated ceramic electronic component using the same | |
CN116420199A (zh) | 多层压敏电阻器及其制造方法 | |
US9001492B2 (en) | Electrode sintered body, multilayer electronic device, internal electrode paste, a manufacturing method of electrode sintered body and a manufacturing method of multilayer electronic device | |
CN111199829B (zh) | 层叠陶瓷电子部件及其制造方法 | |
US20230223196A1 (en) | Multilayer ceramic electronic device and manufacturing method of the same | |
JP2001284160A (ja) | 導電性ペーストおよびこれを用いた積層セラミック電子部品 | |
TWI840503B (zh) | 熱敏電阻之製造方法 | |
WO2020166439A1 (ja) | サーミスタの製造方法、及び、サーミスタ | |
WO2020040193A1 (ja) | サーミスタ、及び、サーミスタの製造方法 | |
JP5218499B2 (ja) | セラミック積層電子部品の製造方法 | |
JPH05129152A (ja) | 積層磁器コンデンサ及びその製造方法 | |
CN112640005B (zh) | 带保护膜的热敏电阻及其制造方法 | |
TWI710299B (zh) | 接續基板之製造方法 | |
JP2007201272A (ja) | 配線基板の製造方法 | |
JP2002290037A (ja) | 回路基板の製造方法 | |
JPH1117343A (ja) | セラミック基体の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |