JP6406191B2 - 積層電子部品 - Google Patents

Description

本発明は、積層電子部品に関する。

近年、携帯電話などのデジタル電子機器に使用される電子回路の高密度化に伴う電子部品の小型化に対する要求は高く、当該回路を構成する積層電子部品の小型化、大容量化が急速に進んでいる。

特許文献１には、第１の内部電極および第２の内部電極を含む内部電極層と第３の内部電極を含む中間内部電極層とが誘電体層を介して交互に積層された素体を備える積層コンデンサが開示されている。

この積層コンデンサは、内部電極層と中間内部電極層との間に、第３の内部電極の幅方向に関する積層ズレが生じた場合でも、積層ズレに起因する静電容量の変化を抑えることができる。

また、第１の内部電極および第２の内部電極においては、各引出電極の幅が各活性電極部の幅よりも狭いため、素体の第１の端面および第２の端面に第１の端子電極および第２の端子電極をめっき形成する際にめっき液が侵入しにくく、めっき液の侵入による積層コンデンサの信頼性低下を抑制できる。

しかし、従来技術では、内部電極と外部電極が接続されている面積を小さくせざるを得ず、小型高容量を達成することが非常に困難であるという課題があった。

特開２０１２−２０９４９３号公報

本発明は、上記の実状に鑑みてなされたものであり、めっき液の侵入を抑制しつつ、製品間における静電容量のバラつきが低減された積層電子部品を提供することを目的とする。

上記目的を解決するため、本発明の積層電子部品は、以下の通りである。

［１］第１軸および第２軸を含む平面に実質的に平行な内部電極層と誘電体層とが第３軸の方向に沿って交互に積層された素子本体を備える積層電子部品であって、
前記素子本体の前記第１軸の方向に相互に向き合う一対の端面（側面）にそれぞれ絶縁層が備えられており、
前記素子本体の前記第２軸の方向に相互に向き合う一対の端面に、前記内部電極層と電気的に接続される外部電極がそれぞれ備えられており、
前記絶縁層は、前記素子本体の前記第２軸の方向に相互に向き合う端面の一部を覆う絶縁層延長部を一体的に有し、
前記素子本体の前記第１軸に沿う幅をＷ０とし、
前記素子本体の前記第２軸方向の端面に形成された前記絶縁層延長部の前記第１軸に沿う幅をＷ１とした場合に、
Ｗ１／Ｗ０が、１／３０以上３／８未満であり、
前記外部電極が前記素子本体の前記第２軸方向の端面に形成された前記絶縁層延長部の少なくとも一部を覆っていることを特徴とする積層電子部品。

本発明によれば、めっき液の侵入を抑制しつつ、製品間における静電容量のバラつきが低減された積層電子部品を提供できる。

なお、めっき液が素子本体に侵入すると、積層電子部品の本体内部に水分が残留してしまい、使用時間の経過とともに絶縁抵抗値などの特性が低下するなど、信頼性の低下を招く問題がある。本発明によれば、めっき液の侵入を抑制できるため、信頼性の低下を抑制することができる。

上記［１］の具体的態様として、下記の態様が例示される。

［２］前記素子本体の端面に沿う仮想線と、前記素子本体の前記第２軸方向の端面に形成された前記絶縁層延長部の縁端部の曲面の接線がなす角の角度θ１が４５°以下である前記［１］に記載の積層電子部品。

［３］前記絶縁層の弾性率は、３０ＧＰａ以上１００ＧＰａ以下である前記［１］または［２］に記載の積層電子部品。

［４］前記素子本体の前記第２軸方向の端面からの前記絶縁層における前記第２軸方向の最大厚みをＭｆとして、
前記素子本体の前記第１軸方向の端面（側面）からの前記絶縁層における前記第１軸方向の最大厚みをＭｔとした場合に、
Ｍｆ／Ｍｔが０．５≦Ｍｆ／Ｍｔ≦２．０で表される前記［１］〜［３］のいずれかに記載の積層電子部品。

［５］前記絶縁層がガラス成分で構成されている前記［１］〜［４］のいずれかに記載の積層電子部品。

また、上記目的を達成するための積層電子部品の製造方法としては、特に限定されないが、以下の製造方法が挙げられる。

［６］第１軸の方向に連続し、第１軸および第２軸を含む平面に実質的に平行な内部電極パターン層が形成されたグリーンシートを第３軸の方向に積層してグリーン積層体を得る工程と、
前記グリーン積層体を前記第２軸および前記第３軸を含む平面に平行な切断面が得られるように切断してグリーンチップを得る工程と、
前記グリーンチップを焼成して、内部電極層と誘電体層とが交互に積層した素子本体を得る工程と、
前記素子本体の前記第１軸方向の端面に絶縁層用ペーストを塗布して、焼き付けることにより、絶縁層が形成されたセラミック焼結体を得る工程と、
前記セラミック焼結体の前記第２軸方向の端面に外部電極用ペーストを焼き付けることにより、外部電極が形成された積層電子部品を得る工程と、を有し、
前記絶縁層は、前記素子本体の前記第２軸の方向に相互に向き合う端面の一部を覆う絶縁層延長部を一体的に有し、
前記素子本体の前記第１軸に沿う幅をＷ０とし、
前記素子本体の第２軸方向の端面に形成された前記絶縁層延長部の前記第１軸に沿う幅をＷ１とした場合に、
Ｗ１／Ｗ０が、１／３０以上３／８未満であり、
前記外部電極が前記素子本体の第２軸方向の端面に形成された前記絶縁層延長部の少なくとも一部を覆っていることを特徴とする積層電子部品の製造方法。

図１は、本発明の実施形態に係る積層セラミックコンデンサの概略断面図である。 図２Ａは、図１に示すIIＡ‐IIＡ線に沿う断面図である。 図２Ｂは、図１に示すIIＢ‐IIＢ線に沿う断面図である。 図２Ｃは、図２Ｂに示すIIＣ‐IIＣ線に沿う断面図である。 図２Ｄは、図２Ｂに示すIIＤ‐IIＤ線に沿うセラミック焼結体の断面図である。 図３は、図２Ｂの要部断面図である。 図４は、図１に示す積層セラミックコンデンサの製造過程におけるグリーンシートの積層工程を示す概略断面図である。 図５Ａ（ａ）は、図４に示すＶ‐Ｖ線に沿うｎ層目の内部電極パターン層の一部を示す平面図であり、図５Ａ（ｂ）は、ｎ＋１層目の内部電極パターン層の一部を示す平面図である。 図５Ｂは、図４に示すＶ‐Ｖ線に沿う内部電極パターン層の一部を示す平面図である。 図６Ａは図４に示すグリーンシートを積層後の積層体のＸ‐Ｚ軸平面に平行な概略断面図である。 図６Ｂは図４に示すグリーンシートを積層後の積層体のＹ‐Ｚ軸平面に平行な概略断面図である。 図７は本実施例の固着強度の測定方法を説明する模式図である。

本実施形態に基づき、図面を参照しつつ詳細に説明するが、本発明は以下に説明する実施形態のみに限定されない。

また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。

以下、本発明を、図面に示す実施形態に基づき説明する。

積層セラミックコンデンサの全体構成
本実施形態に係る積層電子部品の一実施形態として、積層セラミックコンデンサの全体構成について説明する。

図１に示すように、本実施形態に係る積層セラミックコンデンサ２は、セラミック焼結体４と、第１外部電極６と、第２外部電極８とを有する。また、図２に示すように、セラミック焼結体４は、素子本体３と絶縁層１６とを有する。

素子本体３は、Ｘ軸およびＹ軸を含む平面に実質的に平行な内側誘電体層１０と内部電極層１２とを有し、内側誘電体層１０の間に内部電極層１２がＺ軸の方向に沿って交互に積層してある。ここで、「実質的に平行」とは、ほとんどの部分が平行であるが、多少平行でない部分を有していてもよいことを意味し、内部電極層と内側誘電体層は、多少、凹凸があったり、傾いていたりしてもよいという趣旨である。

内側誘電体層１０と、内部電極層１２とが交互に積層される部分が内装領域１３である。

また、素子本体３は、その積層方向Ｚ（Ｚ軸）の両端面に、外装領域１１を有する。外装領域１１は、内装領域１３を構成する内側誘電体層１０よりも厚い外側誘電体層を複数積層して形成してある。

なお、以下では、「内側誘電体層１０」および「外側誘電体層」をまとめて、「誘電体層」と記載する場合がある。

内側誘電体層１０および外装領域１１を構成する誘電体層の材質は、同じでも異なっていても良く、特に限定されず、たとえば、ＡＢＯ_３などのペロブスカイト構造の誘電体材料やニオブ酸アルカリ系セラミックを主成分として構成される。

ＡＢＯ_３において、Ａは、たとえばＣａ、Ｂａ、Ｓｒなどの少なくとも一種、Ｂは、Ｔｉ、Ｚｒなどの少なくとも一種である。Ａ／Ｂのモル比は、特に限定されず、０．９８０〜１．０２０である。

このほか、副成分として、二酸化珪素、酸化アルミニウム、酸化マグネシウムのようなアルカリ金属化合物、酸化マンガン、希土類元素酸化物、酸化バナジウム等が挙げられるがこれらに限定されない。その含有量も組成等に応じて適宜決定すればよい。

なお、副成分として、二酸化珪素、酸化アルミニウムを用いることで、焼成温度を低下させることができる。また、副成分として、酸化マグネシウムのようなアルカリ金属化合物、酸化マンガン、希土類元素酸化物、酸化バナジウム等を用いることで、寿命の改善ができる。

本実施形態では、内側誘電体層１０および外側誘電体層の積層数は、用途等に応じて適宜決定すればよい。

交互に積層される一方の内部電極層１２は、セラミック焼結体４のＹ軸方向第１端部の外側に形成してある第１外部電極６の内側に対して電気的に接続してある引出部１２Ａを有する。また、交互に積層される他方の内部電極層１２は、セラミック焼結体４のＹ軸方向第２端部の外側に形成してある第２外部電極８の内側に対して電気的に接続してある引出部１２Ｂを有する。

内装領域１３は、容量領域１４と引出領域１５Ａ，１５Ｂとを有する。容量領域１４は、積層方向に沿って内部電極層１２が内側誘電体層１０を挟んで積層する領域である。引出領域１５Ａは、外部電極６に接続する内部電極層１２の引出部１２Ａの間に位置する領域である。引出領域１５Ｂは、外部電極８に接続する内部電極層１２の引出部１２Ｂの間に位置する領域である。

内部電極層１２に含有される導電材は特に限定されず、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｌ、Ｐｔなどの金属、またはそれらの合金を用いることができる。Ｎｉ合金としては、Ｍｎ，Ｃｒ，ＣｏおよびＡｌから選択される１種以上の元素とＮｉとの合金が好ましく、合金中のＮｉ含有量は９５重量％以上であることが好ましい。なお、ＮｉまたはＮｉ合金中には、Ｐ等の各種微量成分が０．１重量％程度以下含まれていてもよい。

内部電極層１２は、市販の電極用ペーストを使用して形成してもよく、内部電極層１２の厚みは用途等に応じて適宜決定すればよい。

図２に示すように、セラミック焼結体４のＸ軸方向の両端面には、素子本体３の内部電極層１２の端部を覆う絶縁層１６が備えられている。

本実施形態では、絶縁層１６と内側誘電体層１０との界面に、絶縁層１６の構成成分の少なくとも一つが内側誘電体層１０に拡散した反応相が形成されていてもよい。絶縁層１６と内側誘電体層１０との界面に反応相を有することで、素子本体３の側面がガラスで埋められ、界面の空隙率を最小限に抑えることができる。これにより、素子本体３の端面の絶縁性が向上し、耐電圧性を向上できる。また、誘電体層１０と絶縁層１６の界面に反応相を有することで、誘電体層と絶縁層１６の界面の接着性を向上させることができる。これにより、素子本体３と絶縁層１６のデラミネーションを抑制し、その抗折強度を高めることができる。

反応相の認定については、例えば、セラミック焼結体の誘電体層と絶縁層の界面について、Ｓｉ元素のＳＴＥＭ−ＥＤＳ分析を行い、Ｓｉ元素のマッピングデータを得て、Ｓｉ元素が存在する箇所を反応相と認定できる。

また本実施形態では、積層方向（Ｚ軸方向）に隣接する誘電体層１０で挟まれる内部電極層１２のＸ軸方向端部は、素子本体３のＸ軸方向端面、すなわち、誘電体層１０のＸ軸方向端部から内側に所定の引込み距離で凹んでいる。引込み距離は、各内部電極層１２毎に異なっていても良いが、その平均は、たとえば０以上であり、好ましくは０．０１〜１μｍである。

なお、絶縁層１６を形成する前の素子本体３のＸ軸方向端面を、バレル研磨などで研磨することで、内部電極層１２のＸ軸方向端部の引き込みを無くすことも可能である。内部電極層１２のＸ軸方向端部の引き込みは、たとえば内部電極層１２を形成する材料と誘電体層１０を形成する材料との焼結収縮率の違いにより形成される。

本実施形態の絶縁層１６は、素子本体３のＹ軸方向の端面のＸ軸方向の両端部を覆う絶縁層延長部１６ａを一体的に有する。また、図２Ｂに示すように、外部電極６，８のＸ軸方向の両端部は、素子本体３のＹ軸方向の端面に形成された絶縁層延長部１６ａの少なくとも一部を覆っている。

本実施形態の絶縁層１６の弾性率は３０ＧＰａ以上１００Ｇｐａ以下である。

従来、積層セラミックコンデンサに高い電圧をかけると、誘電体層の電歪により、素子本体がＸ軸方向に変形する問題があった。また、図２Ｃに示すように、積層セラミックコンデンサをハンダ付けでプリント基板に実装した場合、Ｐ２方向のたわみによる力が加わると、積層セラミックコンデンサの角部に応力が集中する問題もあった。

これに対して、本実施形態の絶縁層１６は、素子本体３のＹ軸方向の端面のＸ軸方向の両端部を覆う絶縁層延長部１６ａを一体的に有するとともに、誘電体層に比べて低い所定の弾性率を有する。これにより、高い電圧をかけることにより生じる誘電体層の電歪による素子本体のＸ軸方向の変形を抑え、プリント基板へ伝わるたわみによる応力や電歪による応力を緩和することができる。その結果、電歪やたわみによる構造欠陥を低減させることが可能になった。

上記の観点から、図２Ｂまたは図３に示すように、外部電極６，８は、絶縁層延長部１６ａおよびＸ軸方向の端面に形成された絶縁層１６のＹ軸方向の端部を覆っていることが好ましい。

なお、絶縁層１６の弾性率が３０ＧＰａ以上１００ＧＰａ以下の場合、絶縁層１６の弾性率が３０ＧＰａより低い場合に比べて、絶縁層１６の変形に絶縁層１６自体が耐えられ、絶縁層１６のクラックや剥がれなどの構造欠陥が低減される傾向となる。

また、絶縁層１６の弾性率が３０ＧＰａ以上１００ＧＰａ以下の場合、絶縁層１６の弾性率が１００ＧＰａよりも高い場合に比べて、電歪による応力を十分に緩和でき、角部のクラック防止の効果を発揮できる。

上記の観点から、絶縁層１６の弾性率は、４０ＧＰａ〜９０ＧＰａであることが好ましく、５０ＧＰａ〜９０ＧＰａであることがより好ましい。

また、絶縁層１６は、図２Ａに示すように、素子本体３におけるＺ軸方向の両端面のＸ軸方向の端部を一部覆う絶縁層延長部１６ａを有していてもよい。さらに、本実施形態では、図１に示す外部電極６，８のＺ軸方向の両端部は、図２Ａに示す絶縁層１６のＹ軸方向の両端部をＺ軸方向の両側からは覆ってはいないが、覆うように構成しても良い。

絶縁層１６の軟化点は５００℃〜１０００℃であることが好ましい。これにより、前後の工程で発生し得る構造欠陥を抑制することができる。上記の観点から、絶縁層１６の軟化点は５００℃〜９００℃であることがより好ましい。

本実施形態の絶縁層１６を構成する成分は、上記した弾性率を満たせば、特に限定されず、例えば、セラミック、アルミニウム、ガラス、チタンや、エポキシ樹脂などの樹脂が挙げられるが、ガラス成分で構成されていることが好ましい。絶縁層１６をガラス成分で構成することにより、固着強度が良好になる。これは、ガラスと素子本体３との界面に反応相が形成されるため、ガラスと素子本体３の密着性が他の絶縁性物質に比べて優れているためであると考えられる。

なお、反応相とは、絶縁層の構成成分の少なくとも一つが誘電体層に拡散した相である。

ガラス成分としては、ＳｉＯ_２系ガラス、Ｂｉ_２Ｏ_３系ガラス、ＺｎＯ系ガラスなどが挙げられる。

素子本体３の端面を絶縁層１６で被覆することにより、絶縁性が高められるだけでなく、外部からの環境負荷に対して、耐久性、耐湿性が増す。また、焼成後のセラミック焼結体４の端面を絶縁層１６が被覆するため、サイドギャップの幅が小さく、かつ、均一な絶縁層１６を形成することができる。

絶縁層１６にガラス成分を使用した場合には、シール性が高いため、耐湿性が向上する。また、絶縁層１６に樹脂を使用した場合には、弾性率が小さく、応力緩和し易くなるというメリットがある。

なお、絶縁層１６に樹脂を使用する場合にはフィラーを含有することが好ましい。

本実施形態の絶縁層１６を構成するガラス成分は特に限定されず、例えば、ＳｉＯ_２、Ｂ_２Ｏ_３、ＢａＯ、ＳｒＯ、Ｎａなどのアルカリ金属酸化物、ＺｎＯ、ＴｉＯ_２、Ａｌ_２Ｏ_３、ＣａＯを含むが、ＳｉＯ_２、Ａｌ_２Ｏ_３を含有することが好ましい。これにより、ガラスの耐めっき性を向上させることができる。

また、本実施形態の絶縁層１６は、Ｂｉ_２Ｏ_３およびＮａ_２Ｏをそれぞれ５質量％未満含むことが好ましい。これにより、耐めっき性を向上させることができる。上記の観点から、本実施形態の絶縁層１６は、Ｂｉ_２Ｏ_３およびＮａ_２Ｏをそれぞれ０〜３質量％含有することがより好ましい。

外部電極６，８の材質も特に限定されないが、Ｃｕ、Ａｇ、Ｐｄ、Ｐｔ、Ａｕあるいはこれらの合金、導電性樹脂など公知の導電材を用いることができる。外部電極６，８の厚さは用途等に応じて適宜決定すればよい。

なお、図１において、Ｘ軸、Ｙ軸およびＺ軸は、相互に垂直であり、Ｚ軸が、内側誘電体層１０および内部電極層１２の積層方向に一致し、Ｙ軸が、引出領域１５Ａ，１５Ｂ（引出部１２Ａ，１２Ｂ）が形成される方向に一致する。

素子本体３の形状やサイズは、目的や用途に応じて適宜決定すればよいが、Ｘ軸方向の幅Ｗ０は０．１ｍｍ〜１．６ｍｍ、Ｙ軸方向の長さＬ０は０．２ｍｍ〜３．２ｍｍ、Ｚ軸方向の高さＨ０は０．１ｍｍ〜１．６ｍｍであることが好ましい。

後述する本実施形態の製造方法によれば、従来に比べて取得容量の向上が可能となる。この際に、素子本体３のサイズが上記のサイズである場合に、その効果がより顕著となる。上記の観点から、本実施形態の素子本体３のサイズは、Ｘ軸方向の幅Ｗ０は０．１ｍｍ〜０．５ｍｍ、Ｙ軸方向の長さＬ０は０．２ｍｍ〜１．０ｍｍ、Ｚ軸方向の高さＨ０は０．１ｍｍ〜０．５ｍｍであることがより好ましい。

本実施形態では、図２Ａに示すように、絶縁層１６のうち、セラミック焼結体４の幅方向（Ｘ軸方向）に沿って、素子本体３のＸ軸方向の端面から絶縁層１６の外面までの区間をギャップ部としている。

本実施形態では、ギャップ部のＸ軸方向の幅Ｗｇａｐは、セラミック焼結体４の幅方向（Ｘ軸方向）に沿って、素子本体３のＸ軸方向の端面から絶縁層１６のＸ軸方向の端面までの寸法に一致するが、幅Ｗｇａｐは、Ｚ軸方向に沿って均一である必要はなく、多少変動していても良い。幅Ｗｇａｐの平均は、好ましくは、０．５μｍ〜３０μｍであり、素子本体３の幅Ｗ０に比較すれば、きわめて小さい。本実施形態では、従来に比較して、幅Ｗｇａｐをきわめて小さくすることが可能になり、しかも、内部電極層１２の引き込み長さが十分に小さい。そのため、本実施形態では、小型でありながら、大きな容量の積層コンデンサを得ることができる。

なお、素子本体３の幅Ｗ０は、内側誘電体層１０のＸ軸方向に沿う幅に一致する。

Ｗｇａｐを上記の範囲内とすることで、クラックが発生しにくくなると共に、セラミック焼結体４がより小型化されても、静電容量の低下が少ない。

本実施形態では、図３に示すように、絶縁層１６のＹ軸方向の両端部では、素子本体３のＹ軸方向の両端面のＸ軸方向の両端部を覆う絶縁層延長部１６ａが絶縁層１６に一体的に形成してある。素子本体３のＸ軸方向の端面からの絶縁層延長部１６ａのＸ軸方向に沿う幅をＷ１とした場合に、
Ｗ１／Ｗ０が、１／３０以上３／８未満である。

Ｗ１／Ｗ０が、１／３０以上の場合は、Ｗ１／Ｗ０が１／３０未満の場合に比べて、素子本体３のＹ軸方向の端面が絶縁層１６によって十分保護されているため、外部電極６，８の一部となる金属ペースト膜焼き付け後のめっき工程において、めっき液の侵入を十分に防止することができる。実際に、めっき工程の後に外部電極６，８とセラミック焼結体４との界面に存在するめっき成分の割合を測定したところ低減できることが判明した。

また、Ｗ１／Ｗ０が、３／８未満の場合は、Ｗ１／Ｗ０が３／８以上の場合に比べて、素子本体３のＹ軸方向の端面において、露出している内部電極層１２の面積が十分であることから、内部電極層１２と外部電極６，８の導通がとれ易く、静電容量のバラつきを抑制できる効果がある。

上記の観点から、Ｗ１／Ｗ０は、より好ましくは１／２０〜１／３である。

幅Ｗ１は、例えば、後述する絶縁層用ペーストのＸ軸方向の厚みを調節することで制御できる。

図３に示すように、素子本体３の端面に沿う仮想線と、絶縁層延長部１６ａの縁端部の曲面の接線がなす角の角度をθ１とした場合、本実施形態では、θ１が４５°以下であることが好ましい。絶縁層延長部１６ａの縁端部の角度θ１が４５°以下の場合、Ｙ軸方向の端面に存在する絶縁層延長部１６ａの縁端部において、応力が集中しにくく、絶縁層１６の縁端部を起点としたクラックを大幅に防止することができる。

上記の観点から、θ１は、１０°〜４０°であることがより好ましい。

θ１は、例えば、後述する絶縁層用ペーストの粘度や、絶縁層用ペーストを素子本体３に焼き付ける際の焼き付け保持時間を調整することにより制御できる。

また、図３に示すように、素子本体３のＹ軸方向の端面からの絶縁層１６におけるＹ軸方向の最大厚みをＭｆとして、素子本体３のＸ軸方向の端面からの絶縁層１６におけるＸ軸方向の最大厚みをＭｔとした場合に、Ｍｆ／Ｍｔは０．５≦Ｍｆ／Ｍｔ≦２．０であることが好ましい。これにより、実装の際の固着強度が良好になる。

Ｍｆ／Ｍｔが０．５≦Ｍｆ／Ｍｔ≦２．０の場合、Ｍｆ／Ｍｔが０．５未満の場合に比べて、Ｙ軸方向の端面側の被覆が十分であり、電歪によるクラックの影響が生じにくい。

Ｍｆ／Ｍｔが０．５≦Ｍｆ／Ｍｔ≦２．０の場合、Ｍｆ／Ｍｔが２．０より大きい場合に比べて、実装の際のはんだノリが良好であり、ハンダと外部電極６，８との固着強度が良好となる。

上記の観点から、Ｍｆ／Ｍｔは、０．８〜１．５であることがより好ましい。

Ｍｆ／Ｍｔは、たとえば、後述する絶縁層用ペーストの素子本体３へのディップ時間またはディップ回数などを調整することで制御できる。

Ｍｆは、５μｍ〜２０μｍであることが好ましい。これにより、音鳴きを低減できる。

図３に示すように、素子本体３のＹ軸方向の端部から、Ｍｔの部分までのＹ軸方向に沿う長さをαとして、素子本体３のＹ軸方向の端部からの絶縁層１６を覆う外部電極６，８のＹ軸方向に沿う被覆長さをβとした場合、α／βは、１／３０≦α／β＜１であることが好ましい。

１／３０≦α／β＜１の場合は、α／βが１／３０より小さい場合に比べて、外部電極６，８の被覆長さが短く、外部電極６，８を覆うめっきの伸びによるショートの発生率を低くすることができる。

一方、１／３０≦α／β＜１の場合は、α／βが１以上の場合に比べて、外部電極６，８の被覆長さが長く、固着強度を良好にすることができる。

また、Ｍｔ／βは、１／３０〜１／１０であることが好ましい。これにより、耐熱衝撃性および固着強度を良好にすることができる。

セラミック焼結体４のＸ軸方向の両側の幅Ｗｇａｐは相互に同じでも異なっていてもよい。また、セラミック焼結体４のＸ軸方向の両側の幅Ｗ１も相互に同じでも異なっていてもよい。

また、絶縁層１６は、図１に示す素子本体３のＹ軸方向の両端面は広く覆っていないことが好ましい。素子本体３のＹ軸方向の両端面には、外部電極６，８が形成されて内部電極１２と接続される必要があるからである。

内側誘電体層１０の厚みｔｄと内部電極層１２の厚みｔｅの比は、特に限定されないが、ｔｄ／ｔｅが２〜０．５であることが好ましい。また、外装領域１１の厚みｔｏと素子本体３の高さＨ０の比は、特に限定されないが、ｔｏ／Ｈ０が０．０１〜０．０５であることが好ましい。

積層セラミックコンデンサの製造方法
次に、本発明の一実施形態としての積層セラミックコンデンサ２の製造方法について具体的に説明する。

本実施形態に係る積層セラミックコンデンサ２は、ペーストを用いた通常の印刷法やシート法によりグリーンチップを作製し、これを焼成した後、絶縁層用ペーストを塗布し、焼き付けし、外部電極６，８を印刷または転写して焼成することにより製造される。

まず、焼成後に図１に示す内側誘電体層１０を構成することになる内側グリーンシート１０ａおよび外側誘電体層を構成することになる外側グリーンシート１１ａを製造するために、内側グリーンシート用ペーストおよび外側グリーンシート用ペーストを準備する。

内側グリーンシート用ペーストおよび外側グリーンシート用ペーストは、通常、セラミック粉末と有機ビヒクルとを混練して得られた有機溶剤系ペースト、または水系ペーストで構成される。

セラミック粉末の原料としては、複合酸化物や酸化物となる各種化合物、たとえば炭酸塩、硝酸塩、水酸化物、有機金属化合物などから適宜選択され、混合して用いることができる。セラミック粉末の原料は、本実施形態では、平均粒子径が０．４５μｍ以下、好ましくは０．１〜０．３μｍ程度の粉体として用いられる。なお、内側グリーンシートをきわめて薄いものとするためには、グリーンシート厚みよりも細かい粉体を使用することが望ましい。

有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。用いる有機溶剤も特に限定されず、アルコール、アセトン、トルエン等の各種有機溶剤から適宜選択すればよい。

また、グリーンシート用ペースト中には、必要に応じて、各種分散剤、可塑剤、誘電体、副成分化合物、ガラスフリット、絶縁体などから選択される添加物が含有されていてもよい。

可塑剤としては、フタル酸ジブチル、フタル酸ジオクチルやフタル酸ベンジルブチルなどのフタル酸エステル、アジピン酸、燐酸エステル、グリコール類などが例示される。

次に、焼成後に図１に示す内部電極層１２Ａ，１２Ｂを構成することになる内部電極パターン層１２ａを製造するために、内部電極層用ペーストを準備する。内部電極層用ペーストは、上記した各種導電性金属や合金からなる導電材と、上記した有機ビヒクルとを混練して調製する。

導電材としてＮｉを用いる場合は、例えば、市販のＣＶＤ法、湿式化学還元法等を用いて作製したＮｉの粉体を用いてもよい。

焼成後に図１に示す外部電極６，８を構成することになる外部電極用ペーストは、上記した内部電極層用ペーストと同様にして調製すればよい。

上記にて調製した内側グリーンシート用ペーストおよび内部電極層用ペーストを使用して、図４に示すように、内側グリーンシート１０ａと、内部電極パターン層１２ａと、を交互に積層し、内部積層体１３ａを製造する。そして、内部積層体１３ａを製造した後に、外側グリーンシート用ペーストを使用して、外側グリーンシート１１ａを形成し、積層方向に加圧してグリーン積層体を得る。

なお、グリーン積層体の製造方法としては、上記の他、外側グリーンシート１１ａに直接内側グリーンシート１０ａと内部電極パターン層１２ａとを交互に所定数積層して、積層方向に加圧してグリーン積層体を得てもよい。

具体的には、まず、ドクターブレード法などにより、支持体としてのキャリアシート（たとえばＰＥＴフィルム）上に、内側グリーンシート１０ａを形成する。内側グリーンシート１０ａは、キャリアシート上に形成された後に乾燥される。

次に、図４に示すように、内側グリーンシート１０ａの表面に、内部電極層用ペーストを用いて、内部電極パターン層１２ａを形成し、内部電極パターン層１２ａを有する内側グリーンシート１０ａを得る。

この際、図５Ａ（ａ）に示すように、ｎ層目において、Ｙ軸方向に内部電極パターン層１２ａの隙間３２を形成し、Ｘ軸方向には連続する平坦な内部電極パターン層１２ａを形成する。

次に、図５Ａ（ｂ）に示すように、ｎ＋１層目においてもＹ軸方向に内部電極パターン層１２ａの隙間３２を形成し、Ｘ軸方向には連続する平坦な内部電極パターン層１２ａを形成する。この際、ｎ層目とｎ＋１層目の内部電極パターン層の隙間３２は積層方向であるＺ軸方向において、重ならないように形成される。

このようにして、内部電極パターン層１２ａを有する内側グリーンシート１０ａを複数積層して、内部積層体１３ａを製造した後に、内部積層体１３ａの上下に外側グリーンシート用ペーストを使用して、適宜の枚数の外側グリーンシート１１ａを形成し、積層方向に加圧してグリーン積層体を得る。

次に、図５Ａ（ａ）、図５Ａ（ｂ）、図６Ａ、図６ＢのＣ１切断面およびＣ２切断面に沿って、グリーン積層体を切断してグリーンチップを得る。Ｃ１は、Ｙ‐Ｚ軸平面に平行な切断面であり、Ｃ２は、Ｚ‐Ｘ軸平面に平行な切断面である。

図５Ａ（ａ）に示すように、ｎ層目において内部電極パターン層１２ａを切断するＣ２切断面の両隣のＣ２切断面は、内部電極パターン層１２ａの隙間３２を切断する。また、ｎ層目において内部電極パターン層１２ａを切断したＣ２切断面は、ｎ＋１層目においては内部電極パターン層１２ａの隙間３２を切断する。

このような切断方法によりグリーンチップを得ることで、グリーンチップのｎ層目の内部電極パターン層１２ａは、グリーンチップのＣ２切断面において、一の切断面では露出し、他の切断面では露出しない構成となる。また、グリーンチップのｎ＋１層目の内部電極パターン層１２ａは、グリーンチップのＣ２切断面において、ｎ層目で内部電極パターン層１２ａが露出した方の切断面では、内部電極パターン層１２ａは露出せず、ｎ層目で内部電極パターン層１２ａが露出していない方の切断面では、内部電極パターン層１２ａが露出する構成となる。

さらに、グリーンチップのＣ１切断面においては、全ての層で内部電極パターン層１２ａが露出する構成となる。

また、内部電極パターン層１２ａの形成方法としては、特に限定されず、印刷法、転写法の他、蒸着、スパッタリングなどの薄膜形成方法により形成されていてもよい。

また、内部電極パターン層１２ａの隙間３２に段差吸収層２０を形成してもよい。段差吸収層２０を形成することで、グリーンシート１０ａの表面で内部電極パターン層１２ａによる段差がなくなり、最終的に得られるセラミック焼結体４の変形防止に寄与する。

段差吸収層２０は、たとえば内部電極パターン層１２ａと同様にして、印刷法などで形成される。段差吸収層２０は、グリーンシート１０ａと同様なセラミック粉末と有機ビヒクルを含むが、グリーンシート１０ａと異なり、印刷により形成されるために、印刷しやすいように調製してある。印刷法としては、スクリーン印刷、グラビア印刷などが例示される。

グリーンチップは、固化乾燥により可塑剤が除去され固化される。固化乾燥後のグリーンチップは、メディアおよび研磨液とともに、バレル容器内に投入され、水平遠心バレル機などにより、バレル研磨される。バレル研磨後のグリーンチップは、水で洗浄され、乾燥される。乾燥後のグリーンチップに対して、脱バインダ工程、焼成工程、必要に応じて行われるアニール工程を行うことにより、素子本体３が得られる。

脱バインダ工程は、公知の条件とすればよく、たとえば、保持温度を２００〜４００℃とすればよい。

本実施形態において、焼成工程およびアニール工程は、還元雰囲気で行う。その他の焼成条件またはアニール条件は、公知の条件とすればよく、たとえば、焼成の保持温度は１０００℃〜１３００℃であり、アニールの保持温度は５００℃〜１０００℃である。

脱バインダ工程、焼成工程およびアニール工程は、連続して行なっても、独立して行なってもよい。

上記のようにして得られた素子本体３のＹ軸方向の両端面および／またはＺ軸方向の両端面に、必要に応じて、例えばバレル研磨やサンドブラストなどにより端面研磨を施す。

次に、上記素子本体３のＸ軸方向の両端面に、絶縁層用ペーストを塗布し、焼き付けることにより、絶縁層１６を形成し、図１および図２Ａに示すセラミック焼結体４を得る。この絶縁層１６により、絶縁性が高められるだけでなく、耐湿性も良好とされる。

絶縁層用ペーストを塗布する場合には、ペーストが、素子本体３のＸ軸方向の両端部のみではなく、素子本体３のＹ軸方向の両端面でＸ軸方向の両端部にも塗布されるようにする。また、素子本体３のＺ軸方向の両端面でＸ軸方向の両端部にも塗布されるようにしても良い。

絶縁層をガラスで構成する場合には、この絶縁層用ペーストは、例えば上記したガラス原料と、エチルセルロースを主成分とするバインダと分散媒であるターピオネールおよびアセトンとをミキサーで混練して得る。

素子本体３への絶縁層用ペーストの塗布方法は特に限定されず、例えば、ディップ、印刷、塗布、蒸着、噴霧等が挙げられるが、Ｗ１／Ｗ０やＭｆ／Ｍｔを調整する観点から、ディップにより塗布することが好ましい。

素子本体３に絶縁層用ペーストを塗布して、乾燥、脱バインダ処理、焼き付けを行い、セラミック焼結体４を得る。

絶縁層用ペーストが塗布された素子本体３の焼き付け条件は特に限定されず、例えば、加湿Ｎ_２または乾燥Ｎ_２の雰囲気において、７００℃〜１３００℃、２分〜６０分保持し、焼き付けられる。

焼き付け時に液状化したガラス成分は、内側誘電体層１０の端部から内部電極層１２の端部までの空隙に毛細管現象により容易に入り込む。従って、絶縁層１６により、上記空隙が確実に満たされ、絶縁性が高められるだけでなく、耐湿性も良好とされる。

上記のようにして得られたセラミック焼結体４のＹ軸方向の両端面および／またはＺ軸方向の両端面に、必要に応じて、例えばバレル研磨やサンドブラストなどにより端面研磨を施す。

次に、絶縁層１６が焼き付けられたセラミック焼結体４のＹ軸方向の両端面に、外部電極用ペーストを塗布して焼き付けし、外部電極６，８を形成する。外部電極６，８の形成については、絶縁層１６の形成後に行っても良く、絶縁層１６の形成と同時に行っても良いが、好ましくは、絶縁層１６を形成した後が良い。

また、外部電極６，８の形成方法についても特に限定されず、外部電極用ペースト（金属ペースト）の塗布・焼き付け、メッキ、蒸着、スパッタリングなどの適宜の方法を用いることができる。

そして、必要に応じ、外部電極６，８の下地膜となる金属ペースト焼き付け膜の表面に、めっき等により被覆層を形成して外部電極６，８としてもよい。

このようにして製造された本実施形態の積層セラミックコンデンサ２は、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。

従来は、誘電体層の一部をギャップ部としていたため、グリーンシートの表面のうち、焼成後にギャップ部となる部分には、Ｘ軸方向に沿って所定間隔で内部電極パターン層を形成しない余白パターンを形成していた。

これに対して、本実施形態では、内部電極パターン層はＸ軸方向に沿って連続して形成され、ギャップ部は、素子本体に絶縁層を形成することにより得られる。このため、ギャップ部を形成するための余白パターンを形成しない。したがって、従来の方法とは異なり、グリーンシートに平坦な内部電極パターン層の膜が形成される。このため、グリーンシートの面積当りのグリーンチップの取得個数が従来に比べて増加できる。

また、本実施形態では、従来と異なり、グリーン積層体の切断時に余白パターンを気にせずに済むため、従来に比べて、切断歩留まりが改善されている。

さらに、従来は、グリーンシートを積層すると、余白パターン部分は、内部電極パターン層が形成されている部分に比べて厚みが薄く、切断する際に、グリーンチップの切断面付近が湾曲してしまう問題があった。また、従来は内部電極パターン層の余白パターン部分近くに、盛り上がりが形成されるため、内部電極層に凹凸が生じ、これらを積層することで、内部電極またはグリーンシートが変形するおそれがあった。これに対して、本実施形態では、余白パターンを形成せず、内部電極パターン層の盛り上がりも形成されない。

さらに、本実施形態は、内部電極パターン層が平坦な膜であり、内部電極パターン層の盛り上がりが形成されず、また、ギャップ部付近において、内部電極パターン層の滲みやカスレが生じないため、取得容量を向上できる。この効果は、素子本体が小さければ小さいほど顕著である。

また、従来は、誘電体層の一部をギャップ部としていたため、Ｘ軸方向の積層ズレおよび切断ズレが生じ易く、これにより、静電容量のバラつきが生じていた。これに対して、本実施形態では、誘電体層の一部をギャップ部とせずに、切断後で焼結後の素子本体に絶縁層を形成してこれをギャップ部の一部としている。これにより、Ｘ軸方向の積層ズレと切断ズレを防止することが可能になり、静電容量のバラつきを抑制することができる。

また、本実施形態では、焼成後の素子本体３に絶縁層用ペーストを焼き付けることにより、素子本体３に絶縁層１６を形成してある。この構造を採ることにより、電子部品の耐湿性を良好にし、熱衝撃や物理的な衝撃などの外部環境変化に対する耐久性を向上させることができる。

以上、本発明の実施形態について説明してきたが、本発明は、上述した実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々に改変することができる。

たとえば、内部電極パターン層１２ａは、図５Ａ（ａ）、図５Ａ（ｂ）に示したパターンに限定されず、図５Ｂに示すように、格子状の内部電極パターン層１２ａの隙間３２を有するパターンであってもよいし、図示していないが、短冊状の複数の内部電極パターン層が所定の間隔で並んでいるパターンであってもよい。

また、本発明の積層電子部品は、積層セラミックコンデンサに限らず、その他の積層電子部品に適用することが可能である。その他の積層電子部品としては、誘電体層が内部電極を介して積層される全ての電子部品であり、たとえばバンドパスフィルタ、チップインダクタ、積層三端子フィルタ、圧電素子、チップサーミスタ、チップバリスタ、チップ抵抗、その他の表面実装（ＳＭＤ）チップ型電子部品などが例示される。

以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。

実施例１
下記の通り、試料番号１〜試料番号８のコンデンサ試料（積層セラミックコンデンサ２）を作製して、めっき液侵入の有無の確認および静電容量のバラつきの評価を行った。

まず、ＢａＴｉＯ_３系セラミック粉末：１００重量部と、ポリビニルブチラール樹脂：１０重量部と、可塑剤としてのジオクチルフタレート（ＤＯＰ）：５重量部と、溶媒としてのアルコール：１００重量部とをボールミルで混合してペースト化し、内側グリーンシート用ペーストを得た。

また、上記とは別に、Ｎｉ粒子４４．６重量部と、テルピネオール：５２重量部と、エチルセルロース：３重量部と、ベンゾトリアゾール：０．４重量部とを、３本ロールにより混練し、スラリー化して内部電極層用ペーストを作製した。

上記にて作製した内側グリーンシート用ペーストを用いて、ＰＥＴフィルム上に、乾燥後の厚みが７μｍとなるように内側グリーンシート１０ａを形成した。次いで、この上に内部電極層用ペーストを用いて、内部電極パターン層１２ａを所定パターンで印刷した後、ＰＥＴフィルムからシートを剥離し、内部電極パターン層１２ａを有する内側グリーンシート１０ａを得た。

図４に示すように、内部電極パターン層１２ａを有する内側グリーンシート１０ａを積層して、内部積層体１３ａを製造した後に、内部積層体１３ａの上下に外側グリーンシート用ペーストを使用して、適宜の枚数の外側グリーンシート１１ａを形成し、積層方向に加圧してグリーン積層体を得た。外側グリーンシート用ペーストは、内側グリーンシート用ペーストと同様の方法により得た。

次に、図５Ａ（ａ）、図５Ａ（ｂ）、図６Ａ、図６Ｂに示すように、グリーン積層体をＣ１切断面およびＣ２切断面に沿って切断してグリーンチップを得た。

次に、得られたグリーンチップについて、脱バインダ処理、焼成およびアニールを下記条件にて行って、素子本体３を得た。

脱バインダ処理条件は、昇温速度：６０℃／時間、保持温度：２６０℃、温度保持時間：８時間、雰囲気：空気中とした。

焼成条件は、昇温速度：２００℃／時間、保持温度：１０００℃〜１２００℃とし、温度保持時間を２時間とした。冷却速度は２００℃／時間とした。なお、雰囲気ガスは、加湿したＮ_２＋Ｈ_２混合ガスとした。

アニール条件は、昇温速度：２００℃／時間、保持温度：５００℃〜１０００℃、温度保持時間：２時間、冷却速度：２００℃／時間、雰囲気ガス：加湿したＮ_２ガスとした。

なお、焼成およびアニールの際の雰囲気ガスの加湿には、ウェッターを使用した。

試料番号１〜試料番号８ごとに、焼き付け後に弾性率の異なる絶縁層１６となる絶縁層用ペーストをディップで塗布した。

絶縁層用ペーストは、ガラス粉末と、エチルセルロースを主成分とするバインダと分散媒であるターピネオールおよびアセトンとをミキサーで混練して調製した。

絶縁層用ペーストに含まれるガラス粉末の組成は、重量比で、ＳｉＯ_２：３０重量％、ＢａＯ：１５重量％、ＣａＯ：１５重量％、ＳｒＯ：２０重量％、Ｎａ_２Ｏ：６重量％、Ｋ_２Ｏ：５重量％であり、残部は、微少成分であった。

ディップの際に、素子本体３の降下時間を一定として（３０秒）、絶縁層用ペーストのＸ軸方向の厚みを調整することで、絶縁層１６の被覆長さＷ１を制御した。試料番号１〜試料番号８の絶縁層用ペーストのＸ軸方向の厚みは、表１に示す通りであった。

素子本体３のＸ軸方向の端面の全面とＹ軸方向の端面のＸ軸方向の端部とＺ軸方向の端面のＸ軸方向の端部に絶縁層用ペーストをディップにより塗布した後、乾燥させ、得られたチップについて、ベルトコンベア炉を用いて、脱バインダ処理および焼き付けを行い、素子本体３に絶縁層１６を形成してセラミック焼結体４を得た。絶縁層用ペーストの乾燥、脱バインダ処理、焼き付け条件は以下の通りとした。
乾燥
温度：１８０℃
脱バインダ処理
昇温速度：１０００℃／時間
保持温度：５００℃
温度保持時間：０．２５時間
雰囲気：空気中
焼き付け
昇温速度：７００℃／時間
保持温度：７００℃〜１０００℃
温度保持時間：０．５時間
雰囲気：加湿したＮ_２ガス

得られたセラミック焼結体４のＹ軸方向の端面をバレル処理により研磨した。

次に、平均粒径０．４μｍの球状のＣｕ粒子とフレーク状のＣｕ粉の混合物１００重量部と、有機ビヒクル（エチルセルロース樹脂５重量部をブチルカルビトール９５重量部に溶解したもの）３０重量部、およびブチルカルビトール６重量部とを混練し、ペースト化した外部電極用ペーストを得た。

得られた外部電極用ペーストをセラミック焼結体４のＹ軸方向の端面に転写し、Ｎ_２雰囲気で８５０℃にて１０分間焼き付けして外部電極６，８を形成し、外部電極６，８表面に、めっきにより被覆層を形成して積層セラミックコンデンサ２を得た。なお、得られた積層セラミックコンデンサ２の外部電極６，８は素子本体３のＹ軸方向の端面に形成された絶縁層延長部１６ａの少なくとも一部を覆っていた。

上記のようにして製造したコンデンサ試料（積層セラミックコンデンサ２）のサイズは、３．２×２．５×１．５ｍｍであり、内側誘電体層１０は１０層であった。なお、内側誘電体層の厚みは５．０μｍであり、内部電極層１２の厚みは約１．２μｍであり、ギャップ部の幅Ｗｇａｐは約２０．０μｍであった。

得られたコンデンサ試料等を下記の方法で測定または評価した。

＜Ｗ１／Ｗ０＞
コンデンサ試料がＺ軸方向の主面を下にして立つように樹脂埋めを行い、他方の主面を積層セラミックコンデンサ２のＺ軸方向に沿って研磨し、素子本体３のＺ軸方向の長さが、１／２Ｈ０となる研磨断面を得た。次に、この研磨断面に対しイオンミリングを行い、研磨によるダレを除去した。このようにして、観察用の断面を得た。

次に、断面において、図２に示す素子本体のＸ軸に沿う幅Ｗ０および絶縁層延長部のＸ軸に沿う幅Ｗ１を測定した。幅の測定には、デジタルマイクロスコープ（キーエンス社製ＶＨＸマイクロスコープ）を使用し、２０００倍レンズで観察および測定を行った。なお、θ１の測定は上記の測定方法に限定されるものではなく、１０００倍〜３０００倍の倍率で観察できる機器であればよい。

１つの試料について２つの絶縁層１６のＷ０を測定し、１つの試料について絶縁層１６の隅の４箇所でＷ１を測定した。この作業をコンデンサ試料３０個に対して行い、Ｗ１／Ｗ０の平均を求めた。結果を表３に示す。ただし、絶縁層が欠損している箇所についてはカウントしなかった。

＜めっき液侵入の有無＞
外部電極６，８の下地膜となる銅ペースト焼き付け膜を形成した後、めっき形成前のセラミック焼結体４を１００個用意し、これらを容積１５０ｍｌの回転バレル（（株）山本鍍金試験器製ミニバレルモデル１−Ｂ）に直径１．２ｍｍの鋼球５０ｍｌとともに投入し、Ｎｉアノードと、導電性カソードと、バレルとをニッケルめっき浴（ワット浴）に浸漬し、該バレルを０．２ｓ^−１（１２ｒｐｍ）で回転させ、アノード、カソード間に電流密度５Ａ／ｍ^２の電流を２４０分間通電し、銅ペースト焼き付け膜を形成したセラミック焼結体４に電解Ｎｉめっきを施し、膜厚約２μｍのＮｉ被膜を形成した。

次いで、Ｓｎアノードと、導電性カソードと、前記銅ペースト焼き付け膜とＮｉ被膜が形成されたセラミック焼結体４を内有したバレルとをＳｎめっき浴に浸漬して該バレルを０．２ｓ^−１で回転させ、アノード、カソード間に電流密度２．５Ａ／ｍ^２の電流を６００分間通電し、銅ペースト焼き付け膜とＮｉ被膜が形成されたセラミック焼結体４に電解Ｓｎめっきを施し、膜厚約７μｍのＳｎ被膜を形成した。

このようにして得た積層セラミックコンデンサ２（コンデンサ試料）をバレルから取り出した。その後、１００個のコンデンサ試料の中から１０個をランダムに取り出し、コンデンサ試料の外部電極６，８の下地膜（銅ペースト焼き付け膜）とセラミック焼結体４の界面へのめっき液の浸入の有無を評価した。すなわち、コンデンサ試料の外部電極６，８が形成された端面（Ｙ軸方向の端面）に垂直な断面について、ＥＤＸ（Ｅｎｅｒｇｙ Ｄｅｐｒｅｓｓｉｖｅ Ｘ−ｒａｙ Ａｎａｌｙｓｉｓ：エネルギ分散型Ｘ線分析法）で外部電極６，８とセラミック焼結体４との界面にＳｎが検出されるかどうかを調べた。結果を表１に示す。表１に記載した数値は、評価したサンプル数に対して、外部電極６，８とセラミック焼結体４との界面にＳｎが検出されたサンプル数の割合を示したものである。なお、Ｓｎが２ａｔｍ％以上検出されたサンプルを、Ｓｎが検出されたサンプルとした。

＜静電容量のバラつき＞
めっき形成後のコンデンサ試料（積層セラミックコンデンサ２）１００個の静電容量をＬＣＲメーターを用いて測定した。なお、静電容量の測定は周波数１ｋＨｚ、０．５Ｖｒｍｓで測定した。規定の静電容量（１μＦ）を１００％として、実際の静電容量値と規定の静電容量値の差の絶対値の平均値をパーセンテージで表記したものを静電容量のバラつきと定義した。結果を表１に示す。

表１より、Ｗ１／Ｗ０が１／５０超５／１２未満の場合（試料番号３〜試料番号６）は、めっき液の侵入が無いことが確認できた。

これに対して、Ｗ１／Ｗ０が１／５０以下の場合（試料番号１、試料番号２）は、めっき液が侵入することが確認できた。

表１より、Ｗ１／Ｗ０が１／５０超５／１２未満の場合（試料番号３〜試料番号６）は、Ｗ１／Ｗ０が５／１２以上の場合（試料番号７および試料番号８）に比べて静電容量のバラつきが良好であることが確認できた。

試料番号７および試料番号８は、Ｗ１／Ｗ０が大き過ぎたため、外部電極と内部電極層の接触面積が狭くなり、その結果、静電容量のバラつきが大きくなったと考えられる。

実施例２
「絶縁層用ペーストの組成」、「絶縁層用ペーストの焼き付けの保持温度」、「絶縁層用ペーストの焼き付けの最高温度における保持時間」以外は、実施例１と同様にして試料番号１１〜試料番号１８のコンデンサ試料（積層セラミックコンデンサ２）を作製して、Ｗ１／Ｗ０の測定、めっき液侵入の有無の確認、静電容量のバラつきの評価、縁端部の角度θ１の測定、耐熱衝撃試験後の角部クラック発生率の評価を行った。結果を表２に示す。

なお、試料番号１１〜試料番号１８のＷ１／Ｗ０の測定、めっき液侵入の有無および静電容量のバラつきの評価は、実施例１と同様にして行った。縁端部の角度θ１の測定、耐熱衝撃試験後の角部クラック発生率の評価は後述の通りである。

まず、試料番号１１〜試料番号１８の「絶縁層用ペースト」は、焼き付け後に同一の弾性率の絶縁層１６となる絶縁層用ペーストを用いた。

また、この絶縁層用ペーストの粘度が表２に記載の粘度になるように、絶縁層用ペースト中のαテルピネオールの含有量を調整した。

さらに、絶縁層用ペーストの焼き付けの際の保持温度を７００℃として、焼き付けの最高温度における保持時間を表２に記載の時間に調整することで、縁端部の絶縁層１６の角度を制御した。

縁端部の角度θ１の測定方法および耐熱衝撃試験後の角部クラック発生率の評価方法は、以下の通りである。

＜縁端部の角度θ１＞
３つのコンデンサ試料がＺ軸方向の主面を下にして立つように樹脂埋めを行い、他方の主面を積層セラミックコンデンサ２のＺ軸方向に沿って研磨し、素子本体３のＺ軸方向の長さが、１／２Ｈ０となる研磨断面を得た。次に、この研磨断面に対しイオンミリングを行い、研磨によるダレを除去した。このようにして、観察用の断面を得た。

次に、断面において、図３に示す絶縁層１６の縁端部の角度θ１を測定した。１つのコンデンサ試料について絶縁層１６の隅の４箇所でＷ１を測定した。この作業をコンデンサ試料３０個に対して行い、θ１の平均を求めた。結果を表２に示す。ただし、絶縁層が欠損している箇所についてはカウントしなかった。

なお、θ１の測定には、デジタルマイクロスコープ（キーエンス社製ＶＨＸマイクロスコープ）を使用し、２０００倍レンズで観察し、画像として取り出した後に分度器にて角度を測定した。なお、θ１の測定は上記の測定方法に限定されるものではなく、１０００倍〜３０００倍の倍率で観察できる機器であればよい。

＜耐熱衝撃性試験後の角部クラック発生率＞
コンデンサ試料に対して、下記（ｉ）工程〜（ｉｖ）工程からなる１つの熱処理サイクルを施した。１つの熱処理サイクルは、（ｉ）基板およびコンデンサ試料を、コンデンサ試料の温度が−５５℃となる温度条件のもとで３０分保持する工程、（ｉｉ）上記保持時間の１０％の時間（３分）以内にコンデンサ試料の温度を１２５℃まで昇温する工程、（ｉｉｉ）コンデンサ試料の温度が１２５℃となる温度条件のもとで３０分保持する工程、（ｉｖ）上記保持時間の１０％の時間（３分）以内にコンデンサ試料の温度を−５５℃まで降温する工程とからなる。

次いで、耐熱衝撃試験後のコンデンサ試料の構造欠陥について調べた。実体顕微鏡により、上記の縁端部の角度θ１を測定した際と同様の研磨断面の観察を行い、それぞれ２０個のコンデンサ試料の角部のクラック発生率を求めた。なお、クラックはヒビも含む。この際、角部以外に生じているクラックについてはカウントしなかった。

表２より、縁端部の角度θ１が５０°未満の場合（試料番号１１〜試料番号１６）は、縁端部の角度θ１が５０°以上の場合（試料番号１７、試料番号１８）に比べて、耐熱衝撃試験後の角部クラック発生率が良好であることが確認できた。

実施例３
絶縁層１６の弾性率が表３に記載の通りとなり、ペースト粘度が１０２Ｐａ・ｓであり、組成が表４の通りである絶縁層用ペーストを用いて、ベルトコンベア炉による焼き付け保持時間を７分とした以外は実施例１と同様にして試料番号１９〜試料番号２７のコンデンサ試料（積層セラミックコンデンサ２）を作製して、弾性率、縁端部の角度θ１およびＷ１／Ｗ０の測定ならびにめっき液侵入の有無の確認ならびに静電容量のバラつきおよび交流耐電圧試験後の角部クラック発生率の評価を行った。結果を表３に示す。

なお、試料番号１９〜試料番号２７の縁端部の角度θ１およびＷ１／Ｗ０の測定ならびにめっき液侵入の有無の確認および静電容量のバラつきの評価は実施例１または実施例２と同様に行った。弾性率の測定方法と交流耐電圧試験後の角部クラック発生率の評価方法は以下の通りである。

＜弾性率＞
弾性率はコンデンサ試料のＸ軸方向の端面に対してナノインデンテーションによる押し込み深さ試験にて測定した。結果を表３に示す。具体的な方法は以下のとおりである。なお、押し込み試験装置にはＥＮＴ−１１００ａ（エリオニクス製）を使用した。
（１） まず、コンデンサ試料のＸ軸方向の端面を上に向けた状態でサンプルステージに設置し、ホットワックスにて固定した。
（２） その後、コンデンサ試料のＸ軸方向の端面中央にダイヤモンド圧子が位置するようにし、押し込み最大荷重が５００ｍＮの測定条件にて押し込み試験を行った。

＜交流耐電圧試験後の角部クラック発生率＞
交流耐電圧試験を行うことにより、コンデンサ試料に電歪を生じさせ、角部のクラックの発生率を調べた。交流耐電圧試験は、絶縁抵抗計を用いて測定した。空気中で、昇圧速度３０Ｖｒｍｓ／ｓｅｃで５０Ｈｚの交流電圧を印加して放電を開始する電圧を測定した。次いで、絶縁破壊試験後に角部のクラックの有無について調べた。実体顕微鏡による上記の縁端部の角度θ１を測定した際と同様の研磨断面の観察から角部のクラック発生率をそれぞれ求めた。結果を表３に示す。なお、角部以外に生じているクラックについてはカウントしなかった。

表３より、弾性率が２５ＧＰａ超１０５ＧＰａ未満の場合（試料番号２１〜試料番号２４）は、弾性率が２５ＧＰａ以上の場合（試料番号１９、試料番号２０）および弾性率が１０５ＧＰａ以上の場合（試料番号２５〜試料番号２７）に比べて交流耐電圧試験後の角部クラック発生率が良好であることが確認できた。

実施例４
「絶縁層の弾性率」および「素子本体に塗布する絶縁層用ペーストの厚み」以外は、実施例１と同様にして試料番号２８〜試料番号３６のコンデンサ試料（積層セラミックコンデンサ２）を作製して、弾性率、縁端部の角度θ１、Ｗ１／Ｗ０およびＭｆ／Ｍｔの測定ならびに固着強度の評価を行った。結果を表５に示す。

なお、試料番号２８〜試料番号３６の弾性率、縁端部の角度θ１およびＷ１／Ｗ０の測定は、実施例１〜実施例３と同様にして行った。Ｍｆ／Ｍｔの測定および固着強度の評価は後述の通りである。

まず、試料番号２８〜試料番号３６は、同一の弾性率の絶縁層１６となる絶縁層用ペーストを用いた。

「素子本体に塗布する絶縁層用ペーストの厚み」は、素子本体３の降下時間および回数を表５に記載の通りに調整することで、絶縁層用ペーストの厚みを変化させて、Ｗ１およびＭｆ／Ｍｔを制御した。

＜Ｍｆ／Ｍｔ＞
縁端部の角度θ１の測定と同様にして、観察用の断面を得た。

次に、断面において、図３に示すＭｆおよびＭｔを測定した。１つのコンデンサ試料について絶縁層１６の隅の４箇所でＭｆ／Ｍｔを求めた。この作業をコンデンサ試料３０個に対して行い、Ｍｆ／Ｍｔの平均を求めた。結果を表５に示す。ただし、絶縁層が欠損している箇所についてはカウントしなかった。

なお、ＭｆおよびＭｔの測定には、デジタルマイクロスコープ（キーエンス社製ＶＨＸマイクロスコープ）を使用し、５０００倍レンズで観察および測定を行った。

＜固着強度＞
固着強度は、図７に示すように、コンデンサ試料１０２を回路基板１０４に実装した状態で、超硬の加圧治具１０６をコンデンサ試料１０２のＸ軸方向の端面に向けて３０ｍｍ／ｍｉｎの速度で移動させて、加圧治具１０６により、矢印Ｐ１方向からコンデンサ試料１０２を加圧した。このとき、１０Ｎの荷重でコンデンサ試料１０２が破壊するか否かによって固着強度を評価した。コンデンサ試料１００個について試験を行った。結果を表５に示す。評価基準としては、固着強度不良率が１０％未満をより良好、１０％以上１５％未満を良好とした。なお、本実施例に係るコンデンサ試料１０２の内部構造は、図１に示す積層セラミックコンデンサ２と同様である。

表５より、Ｍｆ／Ｍｔが０．１より大きく、２．２未満の場合（試料番号２８、試料番号３０〜試料番号３４）は、Ｍｆ／Ｍｔが０．１の場合（試料番号２９）またはＭｆ／Ｍｔが２．２以上の場合（試料番号３５、試料番号３６）に比べて、固着強度が良好であることが確認できた。

実施例５
絶縁層１６の弾性率が表６に記載の通りとなる絶縁層用ペーストを用いて、絶縁層用ペーストの焼き付けの際の保持温度を７００℃にして、絶縁層１６をガラスとした以外は実施例１と同様にして試料番号３７を作製した。

また、絶縁層用ペーストに代えて、絶縁層１６の弾性率が表６に記載の通りとなる樹脂を用いて、素子本体３に樹脂を塗布後、１８０℃の乾燥のみを行い、脱バインダ処理および焼き付けを行わなかった以外は、実施例１と同様にして試料番号３８を作製した。なお、樹脂はフィラーを含有していた。

さらに、絶縁層用ペーストの成分を、絶縁層１６の弾性率が表６に記載の通りとなるセラミックに代えて、焼き付けの際の保持温度を１０００℃にした以外は、実施例１と同様にして試料番号３９を作製した。

試料番号３７〜試料番号３８について、実施例２〜実施例４と同様にして、耐熱衝撃試験後の角部クラック発生率、交流耐電圧試験後の角部クラック発生率および固着強度を評価した。結果を表６に示す。

表６より、絶縁層がガラスである場合（試料番号３７）は、絶縁層が樹脂（フィラー含有）の場合（試料番号３８）または、絶縁層がセラミックの場合に比べて固着強度が良好であることが確認できた。

以上のように、本発明に係る積層電子部品は、小型高容量で使用されることが多いノートパソコンやスマートフォンに用いる電子部品として有用である。

２，１０２… 積層セラミックコンデンサ
３… 素子本体、
４… セラミック焼結体
６… 第１外部電極
８… 第２外部電極
１０… 内側誘電体層
１０ａ… 内側グリーンシート
１１… 外装領域
１１ａ… 外側グリーンシート
１２… 内部電極層
１２Ａ，１２Ｂ… 引出部
１２ａ… 内部電極パターン層
１３… 内装領域
１３ａ… 内部積層体
１４… 容量領域
１５Ａ，１５Ｂ…引出領域
１６… 絶縁層
１６ａ… 絶縁層延長部
２０… 段差吸収層
３２… 内部電極パターン層の隙間
４０… ハンダ
４２，１０４… 基板
１０６… 加圧治具

Claims (4)

1. 第１軸および第２軸を含む平面に実質的に平行な内部電極層と誘電体層とが第３軸の方向に沿って交互に積層された素子本体を備える積層電子部品であって、
   前記素子本体の前記第１軸の方向に相互に向き合う一対の側面にそれぞれ絶縁層が備えられており、
   前記素子本体の前記第２軸の方向に相互に向き合う一対の端面に、前記内部電極層と電気的に接続される外部電極がそれぞれ備えられており、
   前記絶縁層は、前記素子本体の前記第２軸の方向に相互に向き合う端面の一部を覆う絶縁層延長部を一体的に有し、
   前記素子本体の前記第１軸に沿う幅をＷ０とし、
   前記素子本体の前記第２軸方向の端面に形成された前記絶縁層延長部の前記第１軸に沿う幅をＷ１とした場合に、
   Ｗ１／Ｗ０が、１／３０以上３／８未満であり、
   前記外部電極が前記素子本体の前記第２軸方向の端面に形成された前記絶縁層延長部の少なくとも一部を覆っており、
   前記素子本体の端面に沿う仮想線と、前記素子本体の前記第２軸方向の端面に形成された前記絶縁層延長部の縁端部の曲面の接線がなす角の角度θ１が４５°以下であることを特徴とする積層電子部品。
2. 前記絶縁層の弾性率は、３０ＧＰａ以上１００ＧＰａ以下である請求項１に記載の積層電子部品。
3. 前記素子本体の前記端面からの前記絶縁層における前記第２軸方向の最大厚みをＭｆとして、
   前記素子本体の前記側面からの前記絶縁層における前記第１軸方向の最大厚みをＭｔとした場合に、
   Ｍｆ／Ｍｔが０．５≦Ｍｆ／Ｍｔ≦２．０で表される請求項１または２に記載の積層電子部品。
4. 前記絶縁層がガラス成分で構成されている請求項１〜３のいずれかに記載の積層電子部品。

Images