JP7000779B2 - 積層セラミック電子部品 - Google Patents

積層セラミック電子部品 Download PDF

Info

Publication number
JP7000779B2
JP7000779B2 JP2017189002A JP2017189002A JP7000779B2 JP 7000779 B2 JP7000779 B2 JP 7000779B2 JP 2017189002 A JP2017189002 A JP 2017189002A JP 2017189002 A JP2017189002 A JP 2017189002A JP 7000779 B2 JP7000779 B2 JP 7000779B2
Authority
JP
Japan
Prior art keywords
layer
external electrode
mass
paste
ceramic electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017189002A
Other languages
English (en)
Other versions
JP2019067829A (ja
Inventor
克彦 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2017189002A priority Critical patent/JP7000779B2/ja
Publication of JP2019067829A publication Critical patent/JP2019067829A/ja
Application granted granted Critical
Publication of JP7000779B2 publication Critical patent/JP7000779B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層セラミック電子部品に関する。
近年、パワーモジュールの低電力損失化及び小型化を目的として、パワーモジュールに使用される半導体素子がSi半導体素子からSiC半導体素子へと移行しつつある。そして、SiCを用いた車載用電子デバイス(インバータ、コンバータ等)が検討されている。しかし、車載用電子デバイスの使用環境温度が、従来の150℃前後から250℃前後へと上昇すると言われている。これに伴い、車載用電子デバイスとして実装されるコンデンサ等の積層電子部品も、250℃前後の使用温度環境下で正常に作動することが求められている。
従来、電子部品の配線基板への実装にはSn系のハンダが使用されてきた。しかし、SiC半導体素子を用いた電子部品の配線基板への実装では、耐熱性の向上の観点からSn系のハンダの代わりにAg系導電性接着剤を用いることが検討されている。
Ag系導電性接着剤を用いてSiC半導体素子を用いた電子部品を配線基板へ実装する場合において、電子部品の外部電極表面にSnが形成されていると、Ag系導電性接着剤とSnとの間の接触界面において、電子移動が生じる場合がある。特に電極がAgよりも卑な金属であると、高温高湿環境下でSnが酸化しやすくなる。特に電子部品がコンデンサ等の場合、ESRの変動や接着強度の低下が生じる場合がある。そのため、高温高湿環境下において、接着強度およびESRが安定であることが求められている。
特許文献1には、積層セラミック電子部品に関する発明が開示されており、実装時にAg系導電性接着剤と接触する外部電極の外表面にPdめっきを施す発明が開示されている。
しかし、特許文献1では、Pdめっきを行うことが必須である。Pdめっきは素子本体へのダメージが大きく、電気的信頼性、機械的強度等に悪影響を及ぼすことがある。
特開2015-29050号公報
本発明は、上記の実状に鑑みてなされたものであり、Agのマイグレーションが発生しにくく、高温高湿下でのESRの変動が小さく、さらに、Ag系導電性接着剤を用いた場合の接着強度の劣化が小さい積層セラミック電子部品を得ることを目的とする。
上記目的を達成するため、本発明の積層セラミック電子部品は、
複数の内部電極層および誘電体層が交互に積層された素子本体と、前記内部電極層と電気的に導通する外部電極とを有する積層セラミック電子部品であって、
前記内部電極層は主成分としてNiを含み、
前記外部電極は導電成分を含む複数の外部電極層からなり、
前記複数の外部電極層のうち、最も外側に位置する外部電極層を第1層、前記第1層の内側に接する外部電極層を第2層とする場合において、
前記第1層は前記導電成分としてAgおよびCuを含み、
前記第2層は前記導電成分としてNiを含み、
前記内部電極層と接する外部電極層は前記導電成分としてNiおよびCuのうち少なくとも1種を含むことを特徴とする。
本発明の積層セラミック電子部品は上記の特徴を有することにより、Agのマイグレーションが発生しにくくし、高温高湿下でのESRの変動を小さくし、さらに、Ag系導電性接着剤を用いた場合の接着強度の劣化を小さくすることができる。
前記第1層がAgとCuとの共晶合金からなっていてもよい。
前記第1層におけるAgおよびCuの合計含有量を100質量%とする場合に、Agの含有量が5質量%以上97質量%以下、Cuの含有量が3質量%以上95質量%以下であってもよい。
前記第1層以外の外部電極層の合計厚みに対する前記第1層の厚みが0.3以上5以下であってもよい。
前記外部電極が前記第1層および前記第2層のみからなっていてもよい。
前記第2層が前記導電成分として実質的にNiのみを含んでいてもよい。
前記外部電極は前記第1層および前記第2層の他に前記内部電極層と接する外部電極層である第3層を含み、
前記第2層は前記導電成分として実質的にNiのみを含み、
前記第3層は前記導電成分として実質的にCuのみ、または実質的にNiおよびCuのみを含んでいてもよい。
前記外部電極が前記第1層、前記第2層および前記第3層のみからなっていてもよい。
前記第2層がめっき層であってもよい。
図1は、本発明の実施形態に係る積層セラミックコンデンサの概略断面図である。 図2は、本発明の一実施形態における積層セラミックコンデンサの外部電極の拡大概略図である。 図3は。図2とは異なる本発明の一実施形態における積層セラミックコンデンサの外部電極の拡大概略図である。
以下、本発明を、図面に示す実施形態に基づき説明する。
積層セラミックコンデンサ
本実施形態に係る積層セラミック電子部品の一実施形態として、図1に示す積層セラミックコンデンサについて説明する。
図1に示すように、積層セラミック電子部品の一例としての積層セラミックコンデンサ1は、誘電体層2と、内部電極層3と、が交互に積層された構成のコンデンサ素子本体10を有する。内部電極層3は、各端面がコンデンサ素子本体10の対抗する2端部の表面に交互に露出するように積層してある。一対の外部電極4は、コンデンサ素子本体10の両端部に形成され、交互に配置された内部電極層3の露出端面に接続されて、コンデンサ回路を構成する。
積層セラミックコンデンサ1のサイズには特に制限はない。例えば、X軸方向の長さが0.6mm~5.7mm、Y軸方向の長さが0.3mm~5.0mm、Z軸方向の長さが0.3mm~5.0mmである。
誘電体層2の材質は、特に限定されず、たとえば、ABOなどのペロブスカイト構造の誘電体材料やニオブ酸アルカリ系セラミックを主成分として構成される。
ABOにおいて、Aは、たとえばCa、Ba、Srなどの少なくとも一種、Bは、Ti、Zrなどの少なくとも一種である。
このほか、副成分として、二酸化珪素、酸化アルミニウム、酸化マグネシウムのようなアルカリ金属化合物、酸化マンガン、希土類元素酸化物、酸化バナジウム等が挙げられるがこれらに限定されない。その含有量も組成等に応じて適宜決定すればよい。
誘電体層の積層数は、用途等に応じて適宜決定すればよい。
内部電極層3は主成分としてNiを含む。なお、主成分としてNiを含むとは、内部電極層3に含まれる導電材全体に対するNiの含有割合が70質量%以上であることを指す。また、Ni以外に含有される導電材の種類には特に制限はない。例えば、Cu、Pdなどの金属、またはそれらとNiとの合金などを用いることができる。なお、内部電極層4には、P等の各種微量成分が0.1質量%程度以下含まれていてもよい。
内部電極層3は、市販の電極用ペーストを使用して形成してもよく、内部電極層3の厚みは用途等に応じて適宜決定すればよい。
ここで、本実施形態に係る積層セラミックコンデンサ1は外部電極4が図2または図3に示すように複数の外部電極層からなる。
そして、図2および図3に示すように、前記複数の外部電極層のうち、最も外側に位置する外部電極層を第1層4a、前記第1層の内側に接する外部電極層を第2層4bとする。ここで、図2に示すように第2層4bが内部電極層3と接していてもよく、図3に示すように第3層4cが内部電極層3と接していてもよい。なお、図3では第2層4bと第3層4cとが接しているが、第2層4bと第3層4cとは必ずしも接していなくてもよい。すなわち、第2層4bと第3層4cとの間にその他の外部電極層が存在していてもよい。
本実施形態に係る積層セラミックコンデンサ1は、第1層4aは導電成分としてAgおよびCuを含む。そして、第1層4aと接する第2層4bは導電成分としてNiを含む。そして、内部電極層3と接している外部電極層は導電成分としてNiおよびCuのうち少なくとも1種を含む。
図2に示すように外部電極層が第1層4aと第2層4bとの2層からなる場合には、第2層4bが、内部電極層3と接している外部電極層である。
図3に示すように外部電極層が第1層4a、第2層4bおよび第3層4cの3層からなる場合には、第3層4cが、内部電極層3と接している外部電極層である。
第1層4aと接する第2層4bが導電成分としてNiを含まない場合には、後述する焼き付け時において第1層4aが剥離してしまう不具合が生じやすくなる。なお、第2層4bに導電成分としてNiの代わりにPd,PtまたはAuを含んでも第1層4aの剥離を防止できるが、コストが著しく高くなる。また、第2層4bは導電成分が実質的にNiのみからなることが好ましい。「実質的にNiのみからなる」とは、Ni以外の導電成分の含有割合が0.5質量%以下であることを指す。
また、内部電極層3と接している外部電極層は導電成分が実質的にCuのみ、または実質的にNiおよびCuのみを含むことが好ましい。「実質的にCuのみを含む」とは、Cu以外の導電成分の含有割合が0.5質量%以下であることを指す。「実質的にNiおよびCuのみを含む」とは、NiおよびCu以外の導電成分の含有割合が0.5質量%以下であることを指す。
また、外部電極4の第1層4aがAg系導電性接着剤と共通の導電成分(Ag)を含有することで接着強度をさらに向上させることができる。
さらに、外部電極4の第1層4aが導電成分としてCuを含有しない場合にはAgのマイグレーションが十分に抑制されにくくなる。また、外部電極4の第1層4aが導電成分としてAgを含有しない場合には、高温高湿下でのESRの変動が大きく、さらに、Ag系導電性接着剤を用いた場合の接着強度の劣化が大きくなる。
外部電極4aの第1層4aにおけるAgおよびCuの合計含有量を100質量%とする場合に、前記Agの含有量が5質量%以上97質量%以下、前記Cuの含有量が3質量%以上95質量%以下であることが好ましく、前記Agの含有量が20質量%以上95質量%以下、前記Cuの含有量が80質量%以上95質量%以下であることが、より好ましい。
ここで、第1層4aはAgとCuとの共晶合金からなることが好ましい。AgとCuとの共晶合金とは、α-Ag相とβ-Cu相とが混ざり合った状態の合金である。AgとCuとの共晶合金をSEM-EDSで観察するとAgとCuが同一の領域に存在している。Ag濃度が高い領域がα-Ag相であり、Cu濃度が高い領域がβ-Cu相である。また、EDSなどのX線の機能を持たない通常のSEMであっても、白くなっている領域がα―Ag相であり、それ以外の領域がβ―Cu相であると判断できる。本実施形態において第1層4aがAgとCuとの共晶合金を含んでいるか否かを確認する方法には特に制限はないが、DSCを用いて確認することができる。779℃に吸熱ピークが存在した場合、AgとCuとの共晶合金を含んでいると判断できる。
第1層4aがAgとCuとの共晶合金からなることにより、Agのマイグレーションがさらに抑制される。また、高温高湿下でのESRの変動も小さくなる。
また、第1層4a以外の外部電極層の合計厚みに対する第1層4aの厚みの比が0.3以上5以下であることが好ましい。第1層4a以外の外部電極層の合計厚みに対する第1層4aの厚みが0.3以上であることにより、第2層に含まれるNiが目視にて確認できる程度に露出する外観不良が発生しにくくなる。第1層4a以外の外部電極層の合計厚みに対する第1層4aの厚みが5以下であることにより、目視にて確認できる程度にいびつな形状となる外観不良が発生しにくくなる。
外部電極4は、導電成分以外に、ガラス成分を含んでもよい。ガラス成分を含む場合において、ガラス成分の種類および含有量には特に制限はないが、例えば導電成分:ガラス成分の質量比が97:3~80:20であってもよい。
積層セラミックコンデンサの製造方法
次に、本発明の一実施形態としての積層セラミックコンデンサ1の製造方法について具体的に説明する。
まず、焼成後に図1に示す誘電体層2を構成することになるグリーンシートを製造するために、グリーンシート用ペーストを準備する。
グリーンシート用ペーストは、通常、セラミック粉末と有機ビヒクルとを混練して得られた有機溶剤系ペースト、または水系ペーストで構成される。
セラミック粉末の原料としては、複合酸化物や酸化物となる各種化合物、たとえば炭酸塩、硝酸塩、水酸化物、有機金属化合物などから適宜選択され、混合して用いることができる。
有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。用いる有機溶剤も特に限定されず、アルコール、アセトン、トルエン等の各種有機溶剤から適宜選択すればよい。
また、グリーンシート用ペースト中には、必要に応じて、各種分散剤、可塑剤、誘電体、副成分化合物、ガラスフリット、絶縁体などから選択される添加物が含有されていてもよい。
可塑剤としては、フタル酸ジオクチルやフタル酸ベンジルブチルなどのフタル酸エステル、アジピン酸、燐酸エステル、グリコール類などが例示される。
次に、焼成後に図1に示す内部電極層3を構成することになる内部電極パターン層を製造するために、内部電極層用ペーストを準備する。内部電極層用ペーストは、少なくともNiを含む各種導電性金属や合金からなる導電材と、上記した有機ビヒクルとを混練して調製する。
焼成後に図2および図3に示す各外部電極層用ペーストを構成することになる外部電極用ペーストは、各外部電極用ペーストに含まれる導電成分の原料となる導電材およびガラスフリットをビヒクル中に分散させて製造する。
上記にて調整したグリーンシート用ペーストおよび内部電極層用ペーストを使用して、グリーンシートと、内部電極パターン層と、を交互に積層し、積層方向に加圧してグリーン積層体を得る。
また、内部電極パターン層の形成方法としては、特に限定されず、印刷法、転写法の他、蒸着、スパッタリングなどの薄膜形成方法により形成されていてもよい。
グリーン積層体を必要に応じて適切な大きさに切断してグリーンチップを得る。グリーンチップは、固化乾燥により可塑剤が除去され固化される。固化乾燥後のグリーンチップは、メディアおよび研磨液とともに、バレル容器内に投入され、水平遠心バレル機などにより、バレル研磨される。バレル研磨後のグリーンチップは、水で洗浄され、乾燥される。乾燥後のグリーンチップに対して、脱バインダ工程、焼成工程、必要に応じて行われるアニール工程を行うことにより、素子本体10が得られる。
脱バインダ工程は、公知の条件とすればよく、たとえば、保持温度を200℃~400℃とすればよい。焼成工程は、還元雰囲気で行い、アニール工程は、中性、または弱酸化性雰囲気で行う。その他の焼成条件またはアニール条件は、公知の条件とすればよく、たとえば、焼成の保持温度は1000℃~1300℃であり、アニールの保持温度は500℃~1100℃である。
脱バインダ工程、焼成工程およびアニール工程は、連続して行なっても、独立して行なってもよい。
上記のようにして得られた素子本体3に対して、必要に応じて研磨等の加工を行っても良い。
次に、素子本体10のX軸方向の両端面に、各外部電極層を順番に形成する。各外部電極層を形成する方法には特に制限はなく、例えば、各外部電極層用ペーストを一層ずつ順番に塗布、乾燥していき、全ての外部電極層を塗布、乾燥し終わった後にまとめて焼き付けを行ってもよい。また、外部電極層用ペーストを一層ずつ順番に塗布、乾燥および焼き付けを行ってもよい。
焼き付けの条件に特に制限はないが、AgとCuとの共晶点(779℃)以上の温度で第1層用ペーストの焼き付けを行うことによりAgとCuとの共晶合金が得られるため、第1層用ペーストを乾燥した後の焼き付けは800℃以上の温度で実施することが好ましい。
各外部電極層用ペーストの製造方法は内部電極層用ペーストの製造方法と同様である。また、各外部電極層用ペーストの原料は各導電成分の単体の金属粉末でもよく、各導電成分の合金粉末でもよい。また、各外部電極層用ペーストにはガラス成分を含んでもよく、ガラス成分の原料としては例えばBやSiOなどのガラス形成酸化物、BaO、CaO、SrOなどのアルカリ土類酸化物、および/またはZnO、Al、MnOなどの各種金属酸化物を添加したものを用いることができる。
ここで、焼き付け時の雰囲気は窒素雰囲気等の不活性雰囲気とする。酸素を含む活性雰囲気で焼き付けを行うと、内部電極層が酸化してしまいコンデンサとしての性能が得られなくなってしまう。
また、各外部電極層の形成において、外部電極層用ペーストを用いる方法の代わりに、別の方法で形成してもよい。例えば、図3の第2層4bについては、めっきにより形成されためっき層であることが好ましく、特に導電成分として実質的にNiのみを含むNiめっき層であることが好ましい。第2層4bがめっき層であることにより、接着強度が特に強くなる。また、めっきの方法には特に制限はなく、例えば通常の電解めっき法によりめっきを行うことができる。
本実施形態に係る積層セラミックコンデンサ1について、Ag系導電性接着剤を用いて基板に取り付ける方法には特に制限はない。ポリイミド基板を用いる場合には、例えば200~250℃で15~60分、加熱することで接着させることができる。
以上、本発明の実施形態について説明してきたが、本発明は、上述した実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々に改変することができる。
また、本発明の積層電子部品は、積層セラミックコンデンサに限らず、その他の積層電子部品に適用することが可能である。その他の積層電子部品としては、誘電体層が内部電極を介して積層される全ての電子部品であり、たとえばバンドパスフィルタ、チップインダクタ、積層三端子フィルタ、圧電素子、チップサーミスタ、チップバリスタ、チップ抵抗、その他の表面実装(SMD)チップ型電子部品などが例示される。
以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。
(実験例1)
下記の通り、実施例1~7および比較例1~2の積層セラミックコンデンサ試料(以下、単にコンデンサ試料ともいう)を作製した。
まず、BaTiO系セラミック粉末:100質量部と、ポリビニルブチラール樹脂:10質量部と、可塑剤としてのジオクチルフタレート(DOP):5質量部と、溶媒としてのアルコール:100質量部とをボールミルで混合してペースト化し、グリーンシート用ペーストを得た。
また、上記とは別に、Ni粒子44.6質量部と、テルピネオール:52質量部と、エチルセルロース:3質量部と、ベンゾトリアゾール:0.4質量部とを、らいかい機にて1時間混合し、その後三本ロールで混練し、スラリー化することで内部電極層用ペーストを作製した。
上記にて作製したグリーンシート用ペーストを用いて、PETフィルム上にグリーンシートを形成した。次いで、この上に内部電極層用ペーストを用いて、内部電極パターン層を所定パターンで印刷し、内部電極パターン層を有するグリーンシートを得た。
内部電極パターン層を有するグリーンシートを積層して、内部積層体を製造した後に、内部積層体の上下にグリーンシート用ペーストを使用して、適宜の枚数のグリーンシートを形成し、積層方向に加圧接着してグリーン積層体を得た。
次に、グリーン積層体を適宜切断して、最終的に3216形状(X軸方向:3.2mm、Y軸方向:1.6mm、Z軸方向:1.6mm)のコンデンサ試料が得られるグリーンチップを得た。
次に、得られたグリーンチップについて、脱バインダ処理、焼成およびアニールを下記条件にて行って、素子本体を得た。
脱バインダ処理条件は、昇温速度:60℃/時間、保持温度:260℃、温度保持時間:8時間、雰囲気:空気中とした。
焼成条件は、昇温速度:800℃/時間、保持温度:1000℃~1200℃とし、温度保持時間を0.1時間とした。冷却速度は800℃/時間とした。なお、雰囲気ガスは、加湿したN+H混合ガスとした。
アニール条件は、昇温速度:200℃/時間、保持温度:500℃~1000℃、温度保持時間:2時間、冷却速度:200℃/時間、雰囲気ガス:加湿したNガスとした。
なお、焼成およびアニールの際の雰囲気ガスの加湿には、ウェッターを使用した。
そして、得られた素子本体の表面を適宜、研磨した
次に、第1層用ペーストおよび第2層用ペーストを構成する導電材、ガラスフリットおよびビヒクルを準備した。
第1層用ペーストを構成する導電材として、Ag粉末およびCu粉末を準備し、最終的に第1層のAgおよびCuが下表1に示す質量比となるように秤量した。なお、導電材の平均粒径は0.3μmとした。
第2層用ペーストを構成する導電材として、Ni粉末およびCu粉末を準備し、最終的に第2層のNiおよびCuが下表1に示す質量比となるように秤量した。なお、導電材の平均粒径は0.3μmとした。
ガラスフリットは以下に示す方法で準備した。まず、ガラス原料となる炭酸ストロンチウム、酸化ホウ素、酸化珪素、水酸化アルミニウム、炭酸マンガンを準備した。次に、ガラス化した際に、ガラス組成が酸化物換算でSrO:45.0mass%、B:20.0mass%、Al:15.0mass%、SiO:10.0mass%、MnO:10.0mass%となるように秤量した。そして、各ガラス原料をらいかい機で1時間混合して混合粉を得た。次に、白金るつぼに混合粉を投入し、超昇降温速度型電気炉にて300℃/hの速度で1500℃まで昇温し、その温度で1h保持した後、混合粉液体を水中に投下してガラスを得た。このガラスをボ-ルミルで48h粉砕することによって微粉化し、ガラスフリットを得た。粒度分布は島津製作所製:SALD1000を用いてレーザー回折法により測定した。このとき、平均粒径は3μmであった。
ビヒクルとしては、テルピネオールとアクリル系樹脂を重量比で70:30の比率で混合したものを用いた。
次に、導電材およびビヒクルを所定量調合し、らいかい機で1時間混合し、その後三本ロールで混練し、スラリー化することで第1層用ペーストを作製した。第2層用ペーストは、導電材、ガラスフリットおよびビヒクルを所定量調合し、らいかい機で1時間混合し、その後三本ロールで混練し、スラリー化することで作製した。第1層用ペースト及び第2層用ペーストのいずれを作製する場合においても、各ペースト100質量部に対するビヒクルの含有量が30質量部となるようにした。また、第2層用ペースト中のガラスフリットの含有量は、導電材100質量部に対して5質量部となるようにした。
得られた第2層ペーストを素子本体に塗布し、乾燥した。第2層用ペーストの上に、第1層用ペーストを塗布し、乾燥した。次に、窒素雰囲気中、850℃で焼き付けを行った。実験例1では、最終的に得られる各実施例および比較例のコンデンサ試料において、第1層の厚みが100μm、第2層の厚みが50μmとなるようにした。
次に、各種測定を行うため、コンデンサ試料をポリイミド基板上に接着した。具体的には、エポキシ樹脂系の樹脂を含むAg系導電性接着剤を用いて、200℃で30分間加熱して接着した。
そして、ESR、接着強度およびマイグレーションを測定した。以下、各特性値の測定方法および評価基準について記載する。
ESRについては、高温高湿試験の前後において測定し、高温高湿試験前に対する高温高湿試験後の変化率をESR変動率とした。本実施例では、ESR変動率が10%以下である場合を良好とし、5%以下である場合をさらに良好とした。なお、高温高湿試験は、コンデンサ試料を温度85℃、湿度85%の環境下で1000時間、放置することにより行った。
接着強度については、サイクル試験の前後において測定し、サイクル試験前に測定した接着強度に対するサイクル試験後に測定した接着強度の低下率を接着強度劣化率とした。接着強度は、固着強度試験を行い、測定した。固着強度は、具体的には、ポリイミド基板にAg導電性接着剤で接着されたコンデンサの側面中央を加圧棒で10mm/minの速度で加圧し、破断された強度を接着強度とする方法により測定した。また、サイクル試験は、コンデンサ試料-55℃から200℃まで温度を上昇させ、-55℃へ戻すサイクルを3000サイクル行った。本実施例では、接着強度劣化率が10%以下である場合を良好とし、5%以下である場合を特に良好とした。
マイグレーションについては、コンデンサ試料に純水を滴下後、100V/mmの電圧を印加し、ショートするまでの時間を測定することで評価した。ショートするまでの時間が30秒を超える場合を良好とし、60秒を超える場合をさらに良好とした。表1では、60秒超である場合を◎、30秒超60秒以下である場合を○、30秒以下である場合を×とした。
下表1の第1層構成成分の質量割合は、第1層全体におけるAgおよびCuの質量割合をEPMAで測定し、記載したものである。なお、第1層構成成分の質量割合は、導電材としてのAg粉末およびCu粉末の秤量時の質量割合と実質的に一致することを確認した。第2層構成成分の質量割合は、第2層全体におけるNiおよびCuの質量割合をEPMAで測定し、記載したものである。なお、第2層構成成分の質量割合は、導電材としてのNi粉末およびCu粉末の秤量時の質量割合と実質的に一致することを確認した。
Figure 0007000779000001
表1より、第1層が導電成分としてAgおよびCuを両方とも含有し、第1層および内部電極層と接する第2層がNiを含有している場合には全ての特性が良好となった。これに対し、第1層が導電成分としてAgのみを含有している比較例1では、マイグレーションを十分に抑制できなかった。また、第1層が導電成分としてCuのみを含有している比較例2はESR変動率および接着強度劣化率が著しく劣る結果となった。すなわち、高温高湿下で接着強度およびESRが不安定となった。
(実験例2)
実験例2では、得られた第2層用ペーストを素子本体に塗布し、乾燥した後に、窒素雰囲気中、850℃で焼き付けを行った。次に、焼き付けを行った第2層の上に、第1層用ペーストを塗布し、乾燥した後に、窒素雰囲気中、850℃で焼き付けを行った。その他の点については実験例1と同様にして実施した。結果を下表2に示す。
Figure 0007000779000002
第2層を焼き付けてから第1層用ペーストを塗布しても、第1層が導体成分としてAgおよびCuを含有する場合には全ての特性が良好となった。
(実験例3)
第1層用ペーストは実験例1と同様の方法により作製した。そして、第3層用ペーストを作製した。第3層用ペーストの作製方法は、第3層用ペーストを構成する導電材としてCu粉末およびNi粉末を準備し、下表3に示す質量比となるように秤量した点以外は、第2層用ペーストの作製方法と同一である。なお、導電材の平均粒径は0.3μmとした。
実験例3では、得られた第3層用ペーストを素子本体に塗布し、乾燥した後に、窒素雰囲気中、850℃で焼き付けを行った。次に、焼き付けを行った第3層の上に、通常のNi電解めっきで導電成分が実質的にNiのみからなるNiめっき層を形成した。当該Niめっき層が第2層である。そして、第2層の上に、第1層用ペーストを塗布し、乾燥した後に、窒素雰囲気中、850℃で焼き付けを行った。その他の点については実験例1と同様にして実施した。結果を下表3に示す。なお、下表3の各実施例では、第1層の厚みが100μm、第2層の厚みが5μm、第3層の厚みが45μmとなるようにした。
Figure 0007000779000003
表3より、第1層が導電成分としてAgおよびCuを含み、第1層および第3層と接する第2層がNiめっき層であり、第2層および内部電極層と接する第3層がNiおよびCuのうち少なくとも1種を含む場合には全ての特性が良好となった。
(実験例4)
実験例4では、焼き付けを行った第3層の上に、第2層用ペーストを塗布し、乾燥した後に、窒素雰囲気中、850℃で焼き付けを行い、第2層を形成した。その他の点については実験例3と同様にして実施した。結果を下表4に示す。
Figure 0007000779000004
表4より、第1層が導電成分としてAgおよびCuを含み、第1層および第3層と接する第2層が実質的にNiのみを含み、第2層および内部電極層と接する第3層がNiおよびCuのうち少なくとも1種を含む場合には全ての特性が良好となった。なお、第2層を電解めっきで形成した表3の実施例と第2層を焼き付けで形成した表4の実施例とを比較すると、表3の実施例の方が接着強度自体は高くなった。
(実験例5)
実験例5では、第1層の厚みを下表5に記載の厚みに変更した点以外は実験例1の実施例5aと同条件でコンデンサ試料を作製した。
下表5に記載のコンデンサ試料は全て実施例5aと同様に良好な特性を示した。
さらに、下表5に記載の各コンデンサ試料について外観不良の有無を目視にて確認した。結果を下表5に示す。
Figure 0007000779000005
第2層の厚み、すなわち第1層以外の外部電極層の合計厚みに対する第1層の厚みの比が0.3以上5以下である各実施例には外観不良が生じなかった。これに対し、第2層の厚みに対する第1層の厚みが0.2であった実施例14では、第2層のNiが部分的に露出する外観不良が目視にて確認できた。また、第2層の厚みに対する第1層の厚みが6であった実施例18では、外部電極の外表面が凹凸を有するいびつな形状となっていることが目視にて確認できた。
(実験例6)
実験例6では、第1層の厚みを下表6に記載の厚みに変更した点以外は実験例3の実施例12と同条件でコンデンサ試料を作製した。
下表6に記載のコンデンサ試料は全て実施例12と同様に良好な特性を示した。
さらに、下表6に記載の各コンデンサ試料について外観不良の有無を確認した。結果を下表6に示す。
Figure 0007000779000006
第2層の厚みと第3層の厚みとの合計厚み、すなわち第1層以外の外部電極層の合計厚みに対する第1層の厚みが0.3以上5以下である各実施例には外観不良が生じなかった。これに対し、第1層以外の外部電極層の合計厚みに対する第1層の厚みが0.2であった実施例24では、第2層のNiが部分的に露出する外観不良が目視にて確認できた。また、第1層以外の外部電極層の合計厚みに対する第1層の厚みが6であった実施例28では、外部電極の外表面が凹凸を有するいびつな形状となっていることが目視にて確認できた。
なお、実験例1~6に記載された全ての実施例において、DSCを用いて第1層にAgとCuとの共晶合金が形成されていたことを確認した。
1…積層セラミックコンデンサ
2…誘電体層
3…内部電極層
4…外部電極
4a…第1層
4b…第2層
4c…第3層
10…素子本体

Claims (8)

  1. 複数の内部電極層および誘電体層が交互に積層された素子本体と、前記内部電極層と電気的に導通する外部電極とを有する積層セラミック電子部品であって、
    前記内部電極層は主成分としてNiを含み、
    前記外部電極は導電成分を含む複数の外部電極層からなり、
    前記複数の外部電極層のうち、最も外側に位置する外部電極層を第1層、前記第1層の内側に接する外部電極層を第2層とする場合において、
    前記第1層以外の外部電極層の合計厚みに対する前記第1層の厚みが0.3以上5以下であり、
    前記第1層は前記導電成分としてAgおよびCuを含み、
    前記第2層は前記導電成分としてNiを含み、
    前記内部電極層と接する外部電極層は前記導電成分としてNiおよびCuのうち少なくとも1種を含むことを特徴とする積層セラミック電子部品。
  2. 前記第1層がAgとCuとの共晶合金からなる請求項1に記載の積層セラミック電子部品。
  3. 前記第1層におけるAgおよびCuの合計含有量を100質量%とする場合に、Agの含有量が5質量%以上97質量%以下、Cuの含有量が3質量%以上95質量%以下である請求項1または2に記載の積層セラミック電子部品。
  4. 前記外部電極が前記第1層および前記第2層のみからなる請求項1~のいずれかに記載の積層セラミック電子部品。
  5. 前記第2層が前記導電成分として実質的にNiのみを含む請求項に記載の積層セラミック電子部品。
  6. 前記外部電極は前記第1層および前記第2層の他に前記内部電極層と接する外部電極層である第3層を含み、
    前記第2層は前記導電成分として実質的にNiのみを含み、
    前記第3層は前記導電成分として実質的にCuのみ、または実質的にNiおよびCuのみを含む請求項1~のいずれかに記載の積層セラミック電子部品。
  7. 前記外部電極が前記第1層、前記第2層および前記第3層のみからなる請求項に記載の積層セラミック電子部品。
  8. 前記第2層がめっき層である請求項6または7に記載の積層セラミック電子部品。
JP2017189002A 2017-09-28 2017-09-28 積層セラミック電子部品 Active JP7000779B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017189002A JP7000779B2 (ja) 2017-09-28 2017-09-28 積層セラミック電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017189002A JP7000779B2 (ja) 2017-09-28 2017-09-28 積層セラミック電子部品

Publications (2)

Publication Number Publication Date
JP2019067829A JP2019067829A (ja) 2019-04-25
JP7000779B2 true JP7000779B2 (ja) 2022-01-19

Family

ID=66340065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017189002A Active JP7000779B2 (ja) 2017-09-28 2017-09-28 積層セラミック電子部品

Country Status (1)

Country Link
JP (1) JP7000779B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230230765A1 (en) * 2022-01-20 2023-07-20 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280256A (ja) 2001-03-22 2002-09-27 Tdk Corp 積層セラミック電子部品の製造方法
JP2003123535A (ja) 2001-10-19 2003-04-25 Murata Mfg Co Ltd 導電性ペーストおよび積層セラミック電子部品
JP5243079B2 (ja) 2008-03-31 2013-07-24 大王製紙株式会社 インナー吸収性物品

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5916323A (ja) * 1982-07-19 1984-01-27 株式会社村田製作所 セラミツク積層コンデンサ
JPH0793226B2 (ja) * 1991-02-25 1995-10-09 太陽誘電株式会社 積層セラミックコンデンサ
JPH05243079A (ja) * 1992-03-02 1993-09-21 Asahi Chem Ind Co Ltd 積層セラミックコンデンサー外部電極用ペースト及び該ペーストを用いたコンデンサー
JPH0652721A (ja) * 1992-07-31 1994-02-25 Asahi Chem Ind Co Ltd 導電体
JP3115713B2 (ja) * 1992-11-04 2000-12-11 ティーディーケイ株式会社 セラミック電子部品
JP2016004659A (ja) * 2014-06-16 2016-01-12 株式会社村田製作所 導電性樹脂ペーストおよびセラミック電子部品
JP2018041904A (ja) * 2016-09-09 2018-03-15 Tdk株式会社 電子部品装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280256A (ja) 2001-03-22 2002-09-27 Tdk Corp 積層セラミック電子部品の製造方法
JP2003123535A (ja) 2001-10-19 2003-04-25 Murata Mfg Co Ltd 導電性ペーストおよび積層セラミック電子部品
JP5243079B2 (ja) 2008-03-31 2013-07-24 大王製紙株式会社 インナー吸収性物品

Also Published As

Publication number Publication date
JP2019067829A (ja) 2019-04-25

Similar Documents

Publication Publication Date Title
US9865397B2 (en) Multilayer electronic component
US9870866B2 (en) Multilayer electronic component
JP6711192B2 (ja) 積層電子部品
JP6976053B2 (ja) 積層電子部品
US11289272B2 (en) Multilayer ceramic electronic component
US9991054B2 (en) Multilayer electronic component
CN110310825B (zh) 层叠陶瓷电子部件
CN110310828B (zh) 层叠陶瓷电子部件
US20170076869A1 (en) Multilayer electronic component
JP4682426B2 (ja) 電子部品およびその製造方法
JP2017059815A (ja) 積層電子部品
US11915876B2 (en) Ceramic electronic device
US11961675B2 (en) Ceramic electronic device having an element body with a boundary layer including Ba and Ti at an end of a ceramic layer
JP6992371B2 (ja) 積層セラミック電子部品
JP7000779B2 (ja) 積層セラミック電子部品
CN110310830B (zh) 层叠陶瓷电子部件
JP7243212B2 (ja) 積層セラミック電子部品
JP2020072263A (ja) 積層セラミック電子部品とその製造方法
US11823840B2 (en) Ceramic electronic device
CN114551101B (zh) 层叠电子部件
JP6946907B2 (ja) 積層電子部品
JP2007005500A (ja) 酸化亜鉛積層型バリスタ及びその製造方法
JP7514069B2 (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211207

R150 Certificate of patent or registration of utility model

Ref document number: 7000779

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150