JP2001044006A - チップ型サーミスタの製造方法および抵抗値調整方法 - Google Patents

Abstract

(57)【要約】 【課題】 抵抗値のばらつきが小さく、信頼性に優れた
チップ型サーミスタを得ることを可能とするチップ型サ
ーミスタの製造方法および抵抗値調整方法を提供する。 【解決手段】 絶縁層の一部を除去して厚み方向に窓を
形成し、この窓から表面電極の一部またはサーミスタ素
体の一部を除去し、チップ型サーミスタに凹部を形成し
つつチップ型サーミスタの抵抗値を調整した後、前記絶
縁層の窓周辺部を加熱し、溶融した絶縁材料で前記凹部
を埋める。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、例えば温度補償
回路や温度検出素子に用いられる面実装タイプのチップ
型サーミスタの製造方法および抵抗値調整方法に関し、
特に、サーミスタ素体主面に形成された表面電極の一部
またはサーミスタ素体の一部を除去して抵抗値を調整す
るチップ型サーミスタの製造方法および抵抗値調整方法
に関する。

【０００２】

【従来の技術】従来、正もしくは負の抵抗温度特性を有
する半導体セラミックスを用いたチップ型サーミスタ
が、温度検出素子や温度補償回路などにおいて幅広く用
いられている。

【０００３】従来例として、特開昭６０−７６１０３号
公報に開示されたチップ型サーミスタの構造を、図７を
参考に説明する。図７に示すチップ型サーミスタ１は、
半導体セラミックスからなるサーミスタ素体２の一面上
にＡｇ−Ｐｄからなる表面電極３、４を形成し、表面電
極３、４を覆うように、ほうけい酸ガラス膜などからな
る絶縁層５を形成したものであり、所望の抵抗値を有す
るように、表面電極３の一部が絶縁層５の上からレーザ
トリミングで除去されている。

【０００４】

【発明が解決しようとする課題】チップ型サーミスタ１
は、絶縁層５の上から表面電極３をトリミングするの
で、絶縁層５および表面電極３を除去した個所に凹部６
が形成され、この凹部６からサーミスタ素体２および表
面電極３が露出する。

【０００５】このようなチップ型サーミスタ１を温度検
出素子や温度補償回路に用いると、チップ型サーミスタ
１の特性が変化したり、抵抗値がばらつくことがあっ
た。この原因は、まず、チップ型サーミスタ１の両端面
に、表面実装用の端子電極としてメッキをともなう外部
電極を形成する際、凹部６からメッキ液が浸透し、サー
ミスタ素体２が溶解してしまう。また、チップ型サーミ
スタ１をプリント回路基板などに面実装する際、凹部６
にはんだやフラックスが付着してしまう。さらに、凹部
６が形成されたチップ型サーミスタ１は、使用中にも外
部環境の影響を受けやすく、また、絶縁性も不十分で表
面電極間のマイグレーションが発生しやすい。

【０００６】これらのことから、凹部６が形成されたチ
ップ型サーミスタ１は、高精度の抵抗値を有することが
求められる温度検出素子や温度補償回路に用いるには、
信頼性の点で問題があった。

【０００７】この発明の目的は、抵抗値のばらつきが小
さく、信頼性に優れたチップ型サーミスタを得ることを
可能とするチップ型サーミスタの製造方法および抵抗値
調整方法を提供することである。

【０００８】

【課題を解決するための手段】この第１の発明のチップ
型サーミスタの製造方法は、半導体セラミックスよりな
るサーミスタウエハを準備する工程と、前記サーミスタ
ウエハの主面に表面電極を形成した後、この表面電極を
覆うように絶縁層を形成する工程と、前記サーミスタウ
エハから１個分のチップ型サーミスタ素子を切り出す工
程と、前記表面電極と電気的に接続する外部電極を形成
する工程と、前記チップ型サーミスタ素子の外部電極間
に表れる抵抗値を測定する工程と、前記絶縁層の一部を
除去して厚み方向に窓を形成し、この窓から前記表面電
極の一部または前記サーミスタ素体の一部を除去して、
前記チップ型サーミスタ素子に凹部を形成しつつ前記外
部電極間に表れる抵抗値を所望の抵抗値にする工程と、
前記絶縁層の窓周辺部を加熱し、溶融した絶縁材料で前
記チップ型サーミスタ素子の凹部を埋める工程と、を備
えることを特徴とする。

【０００９】この第２の発明のチップ型サーミスタの製
造方法は、半導体セラミックスよりなるサーミスタウエ
ハを準備する工程と、前記サーミスタウエハの主面に表
面電極を形成した後、この表面電極を覆うように絶縁層
を形成する工程と、前記サーミスタウエハ上の表面電極
間の抵抗値を測定する工程と、前記絶縁層の一部を除去
して厚み方向に窓を形成し、この窓から前記表面電極の
一部または前記サーミスタ素体の一部を除去して、前記
サーミスタウエハに凹部を形成しつつ前記表面電極間の
抵抗値を所望の抵抗値にする工程と、前記絶縁層の各窓
周辺部を加熱し、溶融した絶縁材料で前記サーミスタウ
エハの各凹部を埋める工程と、前記サーミスタウエハか
ら１個分のチップ型サーミスタ素子を切り出す工程と、
前記表面電極と電気的に接続する外部電極を形成する工
程と、を備えることを特徴とする。

【００１０】この第３の発明のチップ型サーミスタの製
造方法は、前記サーミスタウエハを準備する工程は、こ
のサーミスタウエハの内部に内部電極を形成する工程を
含むことを特徴する。

【００１１】この第４の発明のチップ型サーミスタの製
造方法は、前記サーミスタウエハから１個分のチップ型
サーミスタ素子を切り出す工程は、サーミスタウエハを
短冊状のウエハ分割体に切り出す工程と、この短冊状の
ウエハ分割体を１個分のチップ型サーミスタ素子に切り
出す工程と、からなり、前記表面電極と電気的に接続す
る外部電極を形成する工程は、前記短冊状のウエハ分割
体の両側面に外部電極を形成することを特徴とする。

【００１２】この第５の発明のチップ型サーミスタの抵
抗値調整方法は、チップ状のサーミスタ素体と、このサ
ーミスタ素体の主面に形成された表面電極と、この表面
電極の上に形成された絶縁層と、前記サーミスタ素体の
両端面に、前記表面電極と電気的に接続するように形成
された外部電極と、を備えたチップ型サーミスタを準備
し、前記絶縁層の一部を除去して厚み方向に窓を形成
し、この窓から前記表面電極の一部または前記サーミス
タ素体の一部を除去して、前記チップ型サーミスタに凹
部を形成しつつ前記表面電極間の抵抗値を所望の抵抗値
に調整した後、前記絶縁層の窓周辺部を加熱し、溶融し
た絶縁材料で前記凹部を埋めることを特徴とする。

【００１３】これにより、絶縁層の上から表面電極の一
部またはサーミスタ素体の一部を除去して抵抗値を調整
したチップ型サーミスタのサーミスタ素体主面全面を、
再び絶縁層で覆うことができる。

【００１４】

【発明の実施の形態】

【００１５】

【実施例１】この発明における一つの実施の形態につい
て、図１（ａ），（ｂ）に示すチップ型サーミスタ１１
ａを用いて説明する。チップ型サーミスタ１１ａは、半
導体セラミックスよりなるサーミスタ素体１２と、この
サーミスタ素体１２の上面に形成された表面電極１３、
１４と、この表面電極１３、１４を被覆するようにサー
ミスタ素体１２の上面全面に形成された絶縁層１５およ
びサーミスタ素体１２の下面全面に形成された絶縁層１
６と、表面電極１３、１４と電気的に接続するようにサ
ーミスタ素体１２の端面に形成された外部電極１７、１
８とからなる。

【００１６】上記チップ型サーミスタ１１ａの製造方法
について、図２（ａ）〜（ｆ）を用いて説明する。ま
ず、Ｍｎ化合物、Ｎｉ化合物およびＣｏ化合物をバイン
ダーと共に混練し、スラリーを調製し、これをドクター
ブレード法によりシート状に成形し、６５×６５ｍｍの
平面形状を有するようにカットし、薄板状のグリーンシ
ートを得た。このグリーンシートを複数枚積層し、圧着
した後、１３００℃で１時間の条件で焼成し、５０×５
０×０．５ｍｍの寸法のサーミスタウエハ１２’を得
た。

【００１７】次にサーミスタウエハ１２’の上面の全面
にＮｉ−Ｃｒ膜、Ａｕ膜を、真空蒸着にてそれぞれ０．
５μｍの厚みとなるように順次形成し、電極膜を形成し
た。表面電極材料としては、サーミスタ素体１２と電気
的にオーミックに接続され、機械的剥離強度が強く、後
加工しやすい材料を用いることが望ましい。

【００１８】さらに、電極膜上に、フォトレジスト材を
スピンコートし、厚み１μｍのフォトレジスト層を形成
し、このフォトレジスト層上に所定形状のマスクを当接
し、露光し、溶剤を用いて現像した。

【００１９】フォトレジスト層をパターニングした後、
電極膜のうち、フォトレジスト層で覆われていない部分
のＡｕ膜をヨウ化カリウム水溶液で、Ｎｉ−Ｃｒ膜を塩
化第２鉄水溶液でエッチングし、除去し、電極膜をパタ
ーニングした。

【００２０】さらに、パターニングされた電極膜上に残
存しているフォトレジスト層を溶剤にて乖離し、最終的
に表面電極１３、１４を形成するようパターニングされ
た電極膜を得た。電極膜は、複数のサーミスタ素子の表
面電極１３、１４を集合した形状を有する。このとき、
個々のサーミスタ素子部分における一対の表面電極１
３、１４間の対向距離はおよそ２００μｍとした。

【００２１】次に、上記電極膜を形成したサーミスタウ
エハ１２’の上面および下面に絶縁層１５、１６として
２０μｍの厚みのＳｉを主成分とするガラス膜を印刷
し、このガラス膜を６００℃で熱処理して硬化させた。
図２（ａ）は、以上の工程を経て得られた、表面電極１
３、１４および絶縁層１５、１６が形成されたサーミス
タウエハ１９の斜視図である。

【００２２】なお、絶縁層１５、１６は、ガラス膜の
他、ポリイミドなど、絶縁性に優れ、高熱により液状と
なる熱可塑型樹脂を用いて形成してもよい。

【００２３】その後、前記サーミスタウエハ１９を、ダ
イシングソウにて短冊状に分割し、図２（ｂ）に示すよ
うな短冊状のウエハ分割体２０を得た。この短冊状のウ
エハ分割体２０の幅は、サーミスタ素体１２の長辺の長
さとなる。

【００２４】さらに、図２（ｃ）に示すように、上記短
冊状のウエハ分割体２０の両側面に、外部電極１７、１
８の下地層１７ａ、１８ａとして、それぞれ０．５μｍ
のＮｉ−ＣｒおよびＡｇ積層膜を形成した。さらに、下
地層１７ａ、１８ａの上に、電解メッキにより、中間層
のＮｉ膜（図示せず）および外側層１７ｂ、１８ｂのＳ
ｎ−Ｐｂ膜をそれぞれ２μｍの厚みとなるように形成し
た。

【００２５】さらに、外部電極１７、１８を形成した上
記短冊状のウエハ分割体２１を幅方向に切断し、図２
（ｄ）に示すような複数のチップ型サーミスタ素子２２
を得た。このとき、サーミスタ素体１２の寸法は、長辺
１ｍｍ、短辺０．５ｍｍ、厚み０．５ｍｍであった。な
お、このチップ型サーミスタ素子２２は、抵抗値が所望
の抵抗値より１〜５％低くなるように作製した。

【００２６】そして、個々のチップ型サーミスタ素子２
２の外部電極間にプローブを当てて抵抗値を測定した
後、この測定値をもとに、絶縁層１５の上からＹＡＧレ
ーザを照射し、図２（ｅ）に示すように、絶縁層１５の
一部を除去して窓１５ａを形成すると同時に、この窓１
５ａから露出する表面電極１３をトリミングし、所定の
抵抗値に調整した。このとき、表面電極１３の下のサー
ミスタ素体１２もいくらかトリミングされた。このＹＡ
Ｇレーザによる抵抗値調整により、チップ型サーミスタ
素子２２の上面に凹部２３ａが形成された。

【００２７】続いて、絶縁層１５の窓１５ａの周辺部に
ＣＯ₂レーザを照射し、窓１５ａの周辺部の絶縁層１５
を加熱し、溶融したガラスで凹部２３ａを埋めることに
より、図２（ｆ）に示すようなチップ型サーミスタ１１
ａを得た。

【００２８】このチップ型サーミスタ１１ａを１０個準
備し、８５℃、８５％Ｒｈ、印加電圧０．５Ｖで耐湿負
荷試験を行ない、表面電極１３、１４間のマイグレーシ
ョンの発生数を調べた。その結果を表１に示す。

【００２９】なお、比較例として、凹部６からサーミス
タ素体２および表面電極３が露出している従来例のチッ
プ型サーミスタ１を１０個準備し、同様の耐湿負荷試験
を行なった。

【００３０】

【表１】

【００３１】表１に明らかなように、凹部６が絶縁層５
で覆われていない比較例のチップ型サーミスタ１は、経
時的にマイグレーションの発生数が増加し、１０００時
間後には、１０個全てのチップ型サーミスタ１にマイグ
レーションが発生した。

【００３２】一方、凹部２３ａを溶融したガラスで埋め
て、サーミスタ素体１２上面全面を絶縁層１５で覆った
本発明のチップ型サーミスタ１１ａは、１０００時間経
過後もマイグレーションは発生しなかった。

【００３３】マイグレーションは、水分の存在により加
速するといわれている。

【００３４】チップ型サーミスタ１は、表面電極３、４
間のサーミスタ素体２表面が完全に絶縁層５で覆われて
いないため、耐湿負荷試験環境下の水分の影響をうけや
すいのに対し、本発明のチップ型サーミスタ１１ａは、
表面電極１３、１４間のサーミスタ素体１２表面が完全
に絶縁層１５で覆われているため、水分の影響を受けに
くい。

【００３５】

【実施例２】この発明における他の実施の形態として、
図３（ａ），（ｂ）に示すチップ型サーミスタ１１ｂの
製造方法について、図４を用いて説明する。なお、実施
例１と同一のものについては、同一の符号を付して詳細
な説明を省略する。

【００３６】まず、実施例１と同様、Ｍｎ、Ｎｉ、Ｃｏ
を主成分とする半導体セラミックからなるグリーンシー
トを複数枚積層し、圧着した後焼成して、サーミスタウ
エハ１２’を得た。

【００３７】次に、実施例１と同様、前記サーミスタウ
エハ１２’の上面全面にＮｉ−Ｃｒ膜、Ａｕ膜を薄膜形
成し、電極膜を形成した後、フォトリソ法で前記電極膜
をパターニングし、最終的に表面電極１３、１４を形成
するようパターニングされた電極膜を得た。

【００３８】さらに、実施例１と同様、前記電極膜が形
成されたサーミスタウエハ１２の上面および下面に絶縁
層１５、１６としてＳｉを主成分とするガラス膜を形成
し、図４（ａ）に示すようなサーミスタウエハ１９を得
た。

【００３９】そして、各表面電極１３、１４間にプロー
ブを当てて抵抗値を測定した後、この測定値をもとに、
絶縁層１５の上からＹＡＧレーザを照射し、絶縁層１５
の一部を除去して窓１５ｂを形成すると同時に、この窓
１５ｂから露出する表面電極１３の一部をトリミング
し、所定の抵抗値に調整した。図４（ｂ）は、各表面電
極１３、１４間の抵抗値調整を行なったサーミスタウエ
ハ２４を示す斜視図である。サーミスタウエハ２４上面
には、複数の凹部２３ｂが形成されている。

【００４０】続いて、前記サーミスタウエハ２４の絶縁
層１５の窓１５ｂの周辺部にＣＯ₂レーザを照射し、各
窓１５ｂの周辺部の絶縁層１５を加熱し、図４（ｃ）に
示すような、溶融したガラスで各凹部２３ｂを埋めたサ
ーミスタウエハ２５を得た。

【００４１】その後、前記サーミスタウエハ２５をダイ
シングソウにて短冊状に分割し、図４（ｄ）に示すよう
な短冊状のウエハ分割体２６を得た。この短冊状のウエ
ハ分割体２６の幅は、サーミスタ素体１２の長辺の長さ
となる。

【００４２】さらに、図４（ｅ）に示すように、上記短
冊状のウエハ分割体２６の両側面に、外部電極１７、１
８の下地層１７ａ、１８ａとして、それぞれＮｉ−Ｃｒ
およびＡｇ積層膜を形成した。さらに、下地層１７ａ、
１８ａの上に、電解メッキにより、中間層のＮｉ膜（図
示せず）および外側層１７ｂ、１８ｂのＳｎ−Ｐｂ膜を
それぞれ形成した。

【００４３】さらに、外部電極１７、１８を形成した上
記短冊状のウエハ分割体２７を幅方向に切断することに
より、図４（ｆ）に示すような複数のチップ型サーミス
タ１１ｂを得た。

【００４４】このチップ型サーミスタ１１ｂを１００個
作製し、図４（ｅ）に示す外部電極１７、１８を形成す
る工程の前後の抵抗値を測定し、外部電極１７、１８形
成時のメッキ液によるチップ型サーミスタ１１ｂの抵抗
値の変化を調べた。

【００４５】さらに、比較例として、抵抗値調整を行な
った後、図４（ｃ）の工程を省いて、凹部２３ｂをガラ
スで埋めずに、窓１５ｂからサーミスタ素体１２および
表面電極１３が露出した状態で外部電極１７、１８を形
成したチップ型サーミスタを１００個作製し、同様に外
部電極１７、１８を形成する工程の前後のチップ型サー
ミスタの抵抗値を測定した。

【００４６】なお、抵抗値調整を行なった後、凹部２３
ｂを埋めず、外部電極１７、１８も形成しない、すなわ
ちメッキを施さないチップ型サーミスタの抵抗値を測定
し、これを基準値として、このチップ型サーミスタの抵
抗値に対する本発明のチップ型サーミスタ１１ｂおよび
比較例のチップ型サーミスタの抵抗値変化を表２に示し
た。

【００４７】

【表２】

【００４８】表２に明らかなように、凹部２３ｂを絶縁
層１５で覆わずに外部電極１７、１８を形成した比較例
のチップ型サーミスタは、基準値に対して平均８．１
％、ばらつき６．７％とメッキの前後で大きく抵抗値が
変化した。

【００４９】一方、凹部２３ｂを絶縁層１５で覆ってか
ら外部電極１７、１８を形成した本発明のチップ型サー
ミスタ１１ｂは、基準値に対して平均０．３％、ばらつ
き０．３％と、メッキによる抵抗値変化が大幅に抑えら
れた。

【００５０】これは、凹部２３ｂからサーミスタ素体１
２が露出した状態で外部電極１７、１８を形成した比較
例のチップ型サーミスタは、外部電極１７、１８形成時
のメッキ液によりサーミスタ素体１２が溶解してしまう
のに対し、本発明のチップ型サーミスタ１１ｂは、サー
ミスタ素体１２が外部に露出していないので、外部電極
１７、１８形成時のメッキ液によるサーミスタ素体１２
の溶解が防止できるからである。

【００５１】なお、実施例１、実施例２においては、絶
縁層１５の一部を除去して窓１５ａ、１５ｂを形成する
と同時に、この窓１５ａ、１５ｂから露出する表面電極
１３の一部をトリミングするのにＹＡＧレーザを用いた
が、この他、エキシマレーザなど、波長が短く、金属反
射率が低く、微細加工や表面電極１３のトリミングに適
したレーザを用いてもよい。

【００５２】また、実施例１、実施例２においては、絶
縁層１５の一部を除去して窓１５ａ、１５ｂを形成する
工程と、窓１５ａ、１５ｂから露出する表面電極１３を
トリミングする工程とを、同じＹＡＧレーザを用いて同
時に行なっているが、それぞれを別の方法で行なうこと
もできる。例えば、絶縁層１５の一部をＹＡＧレーザで
所定の面積だけ除去して、正確な大きさの窓１５ａ、１
５ｂを形成した後、エッチングやサンドブラストなどの
方法で窓１５ａ、１５ｂから露出する表面電極１３をト
リミングしてもよい。

【００５３】さらに、実施例１、実施例２においては、
絶縁層１５の窓１５ａ、１５ｂ周辺部のみを加熱、溶融
して凹部２３ａ、２３ｂを埋めるのに、ＹＡＧレーザと
比較して波長が長く、金属反射率が高いＣＯ₂レーザを
用いているが、レーザの他、オーブンや炉など熱加工で
きるものであれば、絶縁層１５を溶融して凹部２３ａ、
２３ｂを埋めることは可能である。

【００５４】さらにまた、実施例１、実施例２において
は、表面電極１３をトリミングすることにより抵抗値の
調整を行なっているが、図５に示すチップ型サーミスタ
１１ｃのように、サーミスタ素体１２をトリミングし
て、抵抗値の調整を行なってもよい。サーミスタ素体１
２をトリミングする場合、表面電極１３、１４をトリミ
ングするよりも、抵抗値を微調整することができる。

【００５５】さらにまた、実施例１、実施例２におい
て、図６に示すチップ型サーミスタ１１ｄのように、サ
ーミスタ素体１２内部に内部電極２８、２９を形成して
もよい。チップ型サーミスタ１１ｄは、サーミスタウエ
ハを準備する工程において、グリーンシートの積層前
に、必要に応じてグリーンシートの表面に内部電極２
８、２９を形成することにより製造することができる。
チップ型サーミスタ１１ｄにおいて、表面電極１３、１
４の一部あるいはサーミスタ素体１２の一部を除去する
際、トリミング深さが深い場合は、内部電極２８、２９
の一部も除去されるが、この内部電極２８、２９の除去
量をも制御することにより、より高精度の抵抗値調整を
行なうことができる。

【００５６】さらにまた、実施例１、実施例２におい
て、表面電極１３の一部を除去する態様については、そ
の除去部分は、一方の表面電極１３の一ヶ所のみに限定
される理由はなく、複数箇所設けてもよく、他方の表面
電極１４に設けてもよい。

【００５７】

【発明の効果】以上述べたように、この発明の１つのチ
ップ型サーミスタの製造方法によれば、絶縁層の上から
表面電極の一部またはサーミスタ素体の一部をトリミン
グして抵抗値を調整した後、トリミング個所周辺部の絶
縁層を加熱し、トリミングにより形成された凹部を溶融
した絶縁材料で埋めるので、サーミスタ素体および表面
電極が外部に露出せず、表面電極間が完全に絶縁され
る。したがって、表面電極間のマイグレーション、実装
時のはんだやフラックスの付着にともなう特性値の変化
などを防止して、信頼性に優れたチップ型サーミスタを
製造することができる。

【００５８】さらに、この発明の他のチップ型サーミス
タの製造方法によれば、トリミングにより形成された凹
部を溶融した絶縁材料で埋めた後、メッキをともなう外
部電極を形成するので、メッキ液によるサーミスタ素体
の溶解を防止でき、抵抗値などの特性値変化がほとんど
ない高精度のチップ型サーミスタを製造することができ
る。

【図面の簡単な説明】

【図１】この発明に係る一つの実施の形態のチップ型サ
ーミスタを示しており、（ａ）は平面図、（ｂ）は側面
図である。

【図２】この発明に係る一つの実施の形態のチップ型サ
ーミスタの製造方法を示しており、（ａ）は表面電極と
絶縁層を形成したサーミスタウエハ、（ｂ）は短冊状の
ウエハ分割体、（ｃ）は外部電極を形成したウエハ分割
体、（ｄ）はチップ型サーミスタ素子、（ｅ）は抵抗値
調整を行なったチップ型サーミスタ素子、（ｆ）は、凹
部を埋めた図１のチップ型サーミスタを示す斜視図であ
る。

【図３】この発明に係る他の実施の形態のチップ型サー
ミスタを示しており、（ａ）は平面図、（ｂ）は縦断面
図である。

【図４】この発明に係る他の実施の形態のチップ型サー
ミスタの製造方法を示しており、（ａ）は表面電極と絶
縁層を形成したサーミスタウエハ、（ｂ）は抵抗値調整
を行なったサーミスタウエハ、（ｃ）は凹部を埋めたサ
ーミスタウエハ、（ｄ）は短冊状のウエハ分割体、
（ｅ）は外部電極を形成したウエハ分割体、（ｆ）は図
３のチップ型サーミスタを示す斜視図である。

【図５】この発明に係るチップ型サーミスタの一つの変
形例を示す縦断面図である。

【図６】この発明に係るチップ型サーミスタの他の変形
例を示す縦断面図である。

【図７】従来例のチップ型サーミスタを示す斜視図であ
る。

【符号の説明】

１１ａ、１１ｂ、１１ｃ、１１ｄ チップ型サーミス
タ １２ サーミスタ素体 １２’ サーミスタウエハ １３、１４ 表面電極 １５、１６ 絶縁層 １５ａ、１５ｂ 窓 １７、１８ 外部電極 ２２ チップ型サーミス
タ素子 ２３ａ、２３ｂ 凹部 ２８、２９ 内部電極

Claims (5)

【特許請求の範囲】
1. 【請求項１】 半導体セラミックスよりなるサーミスタ
   ウエハを準備する工程と、 前記サーミスタウエハの主面に表面電極を形成した後、
   この表面電極を覆うように絶縁層を形成する工程と、 前記サーミスタウエハから１個分のチップ型サーミスタ
   素子を切り出す工程と、 前記表面電極と電気的に接続する外部電極を形成する工
   程と、 前記チップ型サーミスタ素子の外部電極間に表れる抵抗
   値を測定する工程と、 前記絶縁層の一部を除去して厚み方向に窓を形成し、こ
   の窓から前記表面電極の一部または前記サーミスタ素体
   の一部を除去して、前記チップ型サーミスタ素子に凹部
   を形成しつつ前記外部電極間に表れる抵抗値を所望の抵
   抗値にする工程と、 前記絶縁層の窓周辺部を加熱し、溶融した絶縁材料で前
   記チップ型サーミスタ素子の凹部を埋める工程と、を備
   えることを特徴とするチップ型サーミスタの製造方法。
2. 【請求項２】 半導体セラミックスよりなるサーミスタ
   ウエハを準備する工程と、 前記サーミスタウエハの主面に表面電極を形成した後、
   この表面電極を覆うように絶縁層を形成する工程と、 前記サーミスタウエハ上の表面電極間の抵抗値を測定す
   る工程と、 前記絶縁層の一部を除去して厚み方向に窓を形成し、こ
   の窓から前記表面電極の一部または前記サーミスタ素体
   の一部を除去して、前記サーミスタウエハに凹部を形成
   しつつ前記表面電極間の抵抗値を所望の抵抗値にする工
   程と、 前記絶縁層の各窓周辺部を加熱し、溶融した絶縁材料で
   前記サーミスタウエハの各凹部を埋める工程と、 前記サーミスタウエハから１個分のチップ型サーミスタ
   素子を切り出す工程と、 前記表面電極と電気的に接続する外部電極を形成する工
   程と、を備えることを特徴とするチップ型サーミスタの
   製造方法。
3. 【請求項３】 前記サーミスタウエハを準備する工程
   は、このサーミスタウエハの内部に内部電極を形成する
   工程を含むことを特徴する請求項１または請求項２記載
   のチップ型サーミスタの製造方法。
4. 【請求項４】 前記サーミスタウエハから１個分のチッ
   プ型サーミスタ素子を切り出す工程は、サーミスタウエ
   ハを短冊状のウエハ分割体に切り出す工程と、この短冊
   状のウエハ分割体を１個分のチップ型サーミスタ素子に
   切り出す工程と、からなり、 前記表面電極と電気的に接続する外部電極を形成する工
   程は、前記短冊状のウエハ分割体の両側面に外部電極を
   形成することを特徴とする請求項１または請求項２記載
   のチップ型サーミスタの製造方法。
5. 【請求項５】 チップ状のサーミスタ素体と、このサー
   ミスタ素体の主面に形成された表面電極と、この表面電
   極の上に形成された絶縁層と、前記サーミスタ素体の両
   端面に、前記表面電極と電気的に接続するように形成さ
   れた外部電極と、を備えたチップ型サーミスタを準備
   し、 前記絶縁層の一部を除去して厚み方向に窓を形成し、こ
   の窓から前記表面電極の一部または前記サーミスタ素体
   の一部を除去して、前記チップ型サーミスタに凹部を形
   成しつつ前記表面電極間の抵抗値を所望の抵抗値に調整
   した後、前記絶縁層の窓周辺部を加熱し、溶融した絶縁
   材料で前記凹部を埋めることを特徴とするチップ型サー
   ミスタの抵抗値調整方法。