JPH09260108A - チップ型サーミスタ及びその製造方法 - Google Patents
チップ型サーミスタ及びその製造方法Info
- Publication number
- JPH09260108A JPH09260108A JP8072313A JP7231396A JPH09260108A JP H09260108 A JPH09260108 A JP H09260108A JP 8072313 A JP8072313 A JP 8072313A JP 7231396 A JP7231396 A JP 7231396A JP H09260108 A JPH09260108 A JP H09260108A
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- chip
- electrode
- element body
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【課題】 チップ型サーミスタの表面電極パターンの寸
法及び形状の高精度化及び微細化を図る。 【解決手段】 チップ状サーミスタ素体１と、両端面に
形成された端子電極と、端子電極を被覆するめっき層
と、素体の少なくとも対向する２側面にフォトエッチン
グにより形成された抵抗値調整用の表面電極と、その４
側面を被覆する絶縁層とを有するチップ型サーミスタ。
サーミスタウエハ１１にフォトエッチングにより表面電
極２を形成した後短冊状に切断し、次いで、４側面を絶
縁被覆した後チップ状に切断して両端面に端子電極及び
めっき層を形成する。 【効果】 フォトエッチングによれば、電極パターンの
微細化が可能であり、抵抗値の低減、微調整、ばらつき
防止が可能となる。
法及び形状の高精度化及び微細化を図る。 【解決手段】 チップ状サーミスタ素体１と、両端面に
形成された端子電極と、端子電極を被覆するめっき層
と、素体の少なくとも対向する２側面にフォトエッチン
グにより形成された抵抗値調整用の表面電極と、その４
側面を被覆する絶縁層とを有するチップ型サーミスタ。
サーミスタウエハ１１にフォトエッチングにより表面電
極２を形成した後短冊状に切断し、次いで、４側面を絶
縁被覆した後チップ状に切断して両端面に端子電極及び
めっき層を形成する。 【効果】 フォトエッチングによれば、電極パターンの
微細化が可能であり、抵抗値の低減、微調整、ばらつき
防止が可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、水晶発振器、液晶
等の温度補償回路に用いられるチップ型サーミスタ及び
その製造方法に係り、特に、温度の上昇により抵抗値が
減少する負特性サーミスタであって、微細な表面電極パ
ターンにより抵抗値の低減及び微調整が可能なチップ型
サーミスタ及びその製造方法に関する。
等の温度補償回路に用いられるチップ型サーミスタ及び
その製造方法に係り、特に、温度の上昇により抵抗値が
減少する負特性サーミスタであって、微細な表面電極パ
ターンにより抵抗値の低減及び微調整が可能なチップ型
サーミスタ及びその製造方法に関する。
【０００２】
【従来の技術】従来、水晶発振器、液晶等の温度補償回
路に用いられるチップ型サーミスタとしては、次のよう
にして製造されたものがある。
路に用いられるチップ型サーミスタとしては、次のよう
にして製造されたものがある。
【０００３】 セラミックス原料を成形、焼成して得
られたサーミスタブロックをスライス加工して薄板状サ
ーミスタ素体を得、この薄板状サーミスタ素体にスクリ
ーン印刷法により表面電極を形成した後、チップ形状に
加工する。
られたサーミスタブロックをスライス加工して薄板状サ
ーミスタ素体を得、この薄板状サーミスタ素体にスクリ
ーン印刷法により表面電極を形成した後、チップ形状に
加工する。
【０００４】 サーミスタグリーンシートに印刷法に
より内部電極用の導電層を形成した後積層し、積層体を
焼成した後チップ形状に加工する。
より内部電極用の導電層を形成した後積層し、積層体を
焼成した後チップ形状に加工する。
【０００５】 絶縁体基板上に電極を形成し、その上
に厚膜法によりサーミスタペーストを印刷して焼成す
る。
に厚膜法によりサーミスタペーストを印刷して焼成す
る。
【０００６】
【発明が解決しようとする課題】上記従来のチップ型サ
ーミスタの製造方法のうち、，の方法では、複数枚
のグリーンシートを積層したり、厚膜法によりサーミス
タペーストを繰り返し印刷するため、グリーンシート又
は厚膜の厚さの制御や材料の安定性の面で問題があり、
寸法や材質のばらつきを生じ易く、特性の向上を図るこ
とが困難である。
ーミスタの製造方法のうち、，の方法では、複数枚
のグリーンシートを積層したり、厚膜法によりサーミス
タペーストを繰り返し印刷するため、グリーンシート又
は厚膜の厚さの制御や材料の安定性の面で問題があり、
寸法や材質のばらつきを生じ易く、特性の向上を図るこ
とが困難である。
【０００７】上記の方法では、このような厚さの制御
や材料の安定性の問題はないが、次のような不具合があ
る。即ち、抵抗値の低減や微調整に有効な微細な表面電
極パターンを形成するには、スクリーン印刷法では、精
度上限界があり、特に小型のチップ型サーミスタを製造
する場合には、所望の表面電極パターンを精度良く形成
することが困難である。このため、得られるチップ型サ
ーミスタの抵抗値のばらつきが大きい、抵抗値の微調整
が困難であるなどの問題もあった。
や材料の安定性の問題はないが、次のような不具合があ
る。即ち、抵抗値の低減や微調整に有効な微細な表面電
極パターンを形成するには、スクリーン印刷法では、精
度上限界があり、特に小型のチップ型サーミスタを製造
する場合には、所望の表面電極パターンを精度良く形成
することが困難である。このため、得られるチップ型サ
ーミスタの抵抗値のばらつきが大きい、抵抗値の微調整
が困難であるなどの問題もあった。
【０００８】本発明は上記従来の表面電極形成法におけ
る問題点を解決し、表面電極パターンの寸法及び形状の
高精度化及び微細化が可能であり、これにより抵抗値の
大幅な低減、抵抗値の微調整を可能とすると共に、抵抗
値のばらつきが小さいチップ型サーミスタを安定に得る
ことができるチップ型サーミスタ及びその製造方法を提
供することを目的とする。
る問題点を解決し、表面電極パターンの寸法及び形状の
高精度化及び微細化が可能であり、これにより抵抗値の
大幅な低減、抵抗値の微調整を可能とすると共に、抵抗
値のばらつきが小さいチップ型サーミスタを安定に得る
ことができるチップ型サーミスタ及びその製造方法を提
供することを目的とする。
【０００９】
【課題を解決するための手段】本発明のチップ型サーミ
スタは、セラミックス焼結体よりなる直方体形状のチッ
プ状サーミスタ素体と、該チップ状サーミスタ素体の両
端面に形成された端子電極と、該端子電極を被覆するめ
っき層と、該両端面以外の４側面のうちの少なくとも対
向する２側面に形成された抵抗値調整用の表面電極と、
該表面電極を含むサーミスタ素体の４側面を被覆する絶
縁層とを有するチップ型サーミスタにおいて、前記表面
電極がフォトエッチングにより形成された表面電極であ
ることを特徴とする。
スタは、セラミックス焼結体よりなる直方体形状のチッ
プ状サーミスタ素体と、該チップ状サーミスタ素体の両
端面に形成された端子電極と、該端子電極を被覆するめ
っき層と、該両端面以外の４側面のうちの少なくとも対
向する２側面に形成された抵抗値調整用の表面電極と、
該表面電極を含むサーミスタ素体の４側面を被覆する絶
縁層とを有するチップ型サーミスタにおいて、前記表面
電極がフォトエッチングにより形成された表面電極であ
ることを特徴とする。
【００１０】本発明のチップ型サーミスタの製造方法
は、セラミックス焼結体よりなる直方体形状のチップ状
サーミスタ素体と、該チップ状サーミスタ素体の両端面
に形成された端子電極と、該端子電極を被覆するめっき
層と、該両端面以外の４側面のうちの少なくとも対向す
る２側面に形成された抵抗値調整用の表面電極と、該表
面電極を含むサーミスタ素体の４側面を被覆する絶縁層
とを有するチップ型サーミスタを製造する方法であっ
て、セラミックス焼結体よりなる薄板状サーミスタ素体
の両板面に表面電極を形成する工程、表面電極を形成し
た薄板状サーミスタ素体を短冊状に切断して角柱状サー
ミスタ素体を製造する工程、この角柱状サーミスタ素体
の長手方向に延在する側面に絶縁層を形成する工程、絶
縁層を形成した角柱状サーミスタ素体を長手方向と直交
する方向に切断してチップ状サーミスタ素体を製造する
工程、及びこのチップ状サーミスタ素体の絶縁層未被覆
の両端面に端子電極を形成する工程を有するチップ型サ
ーミスタの製造方法において、前記表面電極形成工程
は、前記薄板状サーミスタ素体の両板面に導電層を形成
した後、該導電層上にフォトレジストを塗布してレジス
ト膜を形成し、次いで、パターン露光後現像して、電極
非形成部の導電層を表出させた後、表出した導電層をエ
ッチングにより除去し、その後、残存するレジスト膜を
除去する工程よりなることを特徴とする。
は、セラミックス焼結体よりなる直方体形状のチップ状
サーミスタ素体と、該チップ状サーミスタ素体の両端面
に形成された端子電極と、該端子電極を被覆するめっき
層と、該両端面以外の４側面のうちの少なくとも対向す
る２側面に形成された抵抗値調整用の表面電極と、該表
面電極を含むサーミスタ素体の４側面を被覆する絶縁層
とを有するチップ型サーミスタを製造する方法であっ
て、セラミックス焼結体よりなる薄板状サーミスタ素体
の両板面に表面電極を形成する工程、表面電極を形成し
た薄板状サーミスタ素体を短冊状に切断して角柱状サー
ミスタ素体を製造する工程、この角柱状サーミスタ素体
の長手方向に延在する側面に絶縁層を形成する工程、絶
縁層を形成した角柱状サーミスタ素体を長手方向と直交
する方向に切断してチップ状サーミスタ素体を製造する
工程、及びこのチップ状サーミスタ素体の絶縁層未被覆
の両端面に端子電極を形成する工程を有するチップ型サ
ーミスタの製造方法において、前記表面電極形成工程
は、前記薄板状サーミスタ素体の両板面に導電層を形成
した後、該導電層上にフォトレジストを塗布してレジス
ト膜を形成し、次いで、パターン露光後現像して、電極
非形成部の導電層を表出させた後、表出した導電層をエ
ッチングにより除去し、その後、残存するレジスト膜を
除去する工程よりなることを特徴とする。
【００１１】本発明では、フォトエッチングにより表面
電極を形成するため、電極パターンの微細化が可能であ
り、従来のスクリーン印刷では得られなかった特性（例
えば、低抵抗化）を得ることができる。また、電極パタ
ーンの種類によって、抵抗値を所望の値に調整すること
ができ、また、レーザーによるトリミングで、抵抗値の
微調整も可能である。更に、スクリーン印刷に比べて表
面電極の寸法精度も高いので、小型のチップ型サーミス
タであっても、抵抗値分布が小さく特性のばらつきのな
いチップ型サーミスタを得ることができる。
電極を形成するため、電極パターンの微細化が可能であ
り、従来のスクリーン印刷では得られなかった特性（例
えば、低抵抗化）を得ることができる。また、電極パタ
ーンの種類によって、抵抗値を所望の値に調整すること
ができ、また、レーザーによるトリミングで、抵抗値の
微調整も可能である。更に、スクリーン印刷に比べて表
面電極の寸法精度も高いので、小型のチップ型サーミス
タであっても、抵抗値分布が小さく特性のばらつきのな
いチップ型サーミスタを得ることができる。
【００１２】本発明において、表面電極としては、電極
間距離が１０〜１００μｍの対向平行電極、又は、線幅
及び線間が１０〜１００μｍの櫛形電極が好適である。
間距離が１０〜１００μｍの対向平行電極、又は、線幅
及び線間が１０〜１００μｍの櫛形電極が好適である。
【００１３】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。
施の形態を説明する。
【００１４】図３は本発明のチップ型サーミスタの一実
施例を示す断面図である。図示の如く、本発明のチップ
型サーミスタ１０は、セラミックス焼結体よりなる直方
体状のチップ状サーミスタ素体１と、このチップ状サー
ミスタ素体１の両端面に形成された外部電極３（端子電
極３Ａ及びめっき層３Ｂ）と、サーミスタ素体１のこの
両端面以外の４側面のうちの対向する２側面に形成され
た抵抗値調整用の表面電極２と、この表面電極２を被覆
するように設けられた絶縁層４とを有する。
施例を示す断面図である。図示の如く、本発明のチップ
型サーミスタ１０は、セラミックス焼結体よりなる直方
体状のチップ状サーミスタ素体１と、このチップ状サー
ミスタ素体１の両端面に形成された外部電極３（端子電
極３Ａ及びめっき層３Ｂ）と、サーミスタ素体１のこの
両端面以外の４側面のうちの対向する２側面に形成され
た抵抗値調整用の表面電極２と、この表面電極２を被覆
するように設けられた絶縁層４とを有する。
【００１５】以下に、このような本発明のチップ型サー
ミスタ１０を、本発明の方法に従って製造する方法につ
いて、図１，２を参照して説明する。
ミスタ１０を、本発明の方法に従って製造する方法につ
いて、図１，２を参照して説明する。
【００１６】図１（ａ）は、薄板状のサーミスタ素体
（以下「サーミスタウエハ」と称する。）の斜視図、図
１（ｂ）は両板面に表面電極を形成したサーミスタウエ
ハの斜視図、図１（ｃ）は角柱状サーミスタ素体の斜視
図、図１（ｄ）は角柱状サーミスタ素体をチップ状に切
断した状態を示す斜視図である。図２（ａ）〜（ｅ）は
フォトエッチングによる表面電極形成工程を示す模式的
な断面図である。なお、図１（ｃ），（ｄ）において、
絶縁層は図示を省略してある。
（以下「サーミスタウエハ」と称する。）の斜視図、図
１（ｂ）は両板面に表面電極を形成したサーミスタウエ
ハの斜視図、図１（ｃ）は角柱状サーミスタ素体の斜視
図、図１（ｄ）は角柱状サーミスタ素体をチップ状に切
断した状態を示す斜視図である。図２（ａ）〜（ｅ）は
フォトエッチングによる表面電極形成工程を示す模式的
な断面図である。なお、図１（ｃ），（ｄ）において、
絶縁層は図示を省略してある。
【００１７】本実施例の方法においては、まず、図１
（ａ）に示すセラミックス焼結体よりなるサーミスタウ
エハ１１の両板面１１Ａ，１１Ｂに、図１（ｂ）に示す
如く、表面電極２を形成する。そして、表面電極２を形
成したサーミスタウエハ１１の両板面１１Ａ，１１Ｂに
絶縁層（図示せず）を形成した後、短冊状に切断して図
１（ｃ）に示す角柱状サーミスタ素体１２とする。次
に、この角柱状サーミスタ素体１２の切断面１２Ａ，１
２Ｂにも、絶縁層（図示せず）を形成し、２側面に表面
電極２が形成され、４側面に絶縁層が形成された角柱状
サーミスタ素体１２とし、これを、その長手方向と直交
する方向に切断して、図１（ｄ）に示すチップ状サーミ
スタ素体１を得る。このチップ状サーミスタ素体１の絶
縁層未被覆の両端面に、常法に従って外部電極３を形成
して図３に示すようなチップ型サーミスタ１０を得る。
なお、絶縁層４の厚さは通常の場合、１０〜３０μｍ程
度とするのが好ましい。
（ａ）に示すセラミックス焼結体よりなるサーミスタウ
エハ１１の両板面１１Ａ，１１Ｂに、図１（ｂ）に示す
如く、表面電極２を形成する。そして、表面電極２を形
成したサーミスタウエハ１１の両板面１１Ａ，１１Ｂに
絶縁層（図示せず）を形成した後、短冊状に切断して図
１（ｃ）に示す角柱状サーミスタ素体１２とする。次
に、この角柱状サーミスタ素体１２の切断面１２Ａ，１
２Ｂにも、絶縁層（図示せず）を形成し、２側面に表面
電極２が形成され、４側面に絶縁層が形成された角柱状
サーミスタ素体１２とし、これを、その長手方向と直交
する方向に切断して、図１（ｄ）に示すチップ状サーミ
スタ素体１を得る。このチップ状サーミスタ素体１の絶
縁層未被覆の両端面に、常法に従って外部電極３を形成
して図３に示すようなチップ型サーミスタ１０を得る。
なお、絶縁層４の厚さは通常の場合、１０〜３０μｍ程
度とするのが好ましい。
【００１８】本発明においては、表面電極２の形成をフ
ォトエッチングにより行う。
ォトエッチングにより行う。
【００１９】具体的には、まず、図２（ａ）に示す如
く、サーミスタウエハ１１の板面１１Ａに、電極ペース
トを印刷し、乾燥後７５０〜８５０℃で焼成して、厚さ
１μｍ以下の電極層２１を形成する。この電極材料とし
ては、Ａｕ，Ｐｔ，Ａｇ等を用いることができる。
く、サーミスタウエハ１１の板面１１Ａに、電極ペース
トを印刷し、乾燥後７５０〜８５０℃で焼成して、厚さ
１μｍ以下の電極層２１を形成する。この電極材料とし
ては、Ａｕ，Ｐｔ，Ａｇ等を用いることができる。
【００２０】次いで、この電極層２１の上に、図２
（ｂ）に示す如く、フォトレジストを塗布して９０〜１
００℃で熱処理してレジスト膜２２を形成する。このレ
ジスト膜２２を、所定の電極パターンで露光、現像して
未感光部のレジスト膜を除去する（図２（ｃ））。次い
で、エッチング処理して、レジスト膜２２に被覆されて
いない、電極層２１を溶解除去し（図２（ｄ））、更に
レジスト膜２２を除去して、所望のパターンの表面電極
２を形成する（図２（ｅ））。
（ｂ）に示す如く、フォトレジストを塗布して９０〜１
００℃で熱処理してレジスト膜２２を形成する。このレ
ジスト膜２２を、所定の電極パターンで露光、現像して
未感光部のレジスト膜を除去する（図２（ｃ））。次い
で、エッチング処理して、レジスト膜２２に被覆されて
いない、電極層２１を溶解除去し（図２（ｄ））、更に
レジスト膜２２を除去して、所望のパターンの表面電極
２を形成する（図２（ｅ））。
【００２１】このようにして形成される表面電極の電極
形状としては、後掲の図４に示すような櫛形電極又は図
５に示すような対向平行電極が挙げられるが、本発明に
よれば、上記のようなフォトエッチングで表面電極を形
成するため、例えば、櫛形電極であれば、線幅、線間が
１０〜１００μｍ、対向平行電極であれば電極間距離が
１０〜１００μｍという、微細な電極パターンであって
も、容易かつ高精度に表面電極を形成することができ
る。
形状としては、後掲の図４に示すような櫛形電極又は図
５に示すような対向平行電極が挙げられるが、本発明に
よれば、上記のようなフォトエッチングで表面電極を形
成するため、例えば、櫛形電極であれば、線幅、線間が
１０〜１００μｍ、対向平行電極であれば電極間距離が
１０〜１００μｍという、微細な電極パターンであって
も、容易かつ高精度に表面電極を形成することができ
る。
【００２２】また、この表面電極形成に当って、フォト
レジストの露光には一般にはフォトマスクを用いたパタ
ーニングが採用されるが、レーザー光を併用すること
で、より微細なパターニングを行って、抵抗値の微調整
を行うこともできる。
レジストの露光には一般にはフォトマスクを用いたパタ
ーニングが採用されるが、レーザー光を併用すること
で、より微細なパターニングを行って、抵抗値の微調整
を行うこともできる。
【００２３】
【実施例】以下に実施例及び比較例を挙げて本発明をよ
り具体的に説明する。
り具体的に説明する。
【００２４】実施例１ 図１，２に示す本発明の方法に従って、チップ型サーミ
スタを製造した。
スタを製造した。
【００２５】市販の炭酸マンガン、炭酸コバルト、炭酸
銅を出発原料とし、これらを金属原子比が３６．７：６
１．６：１．７の割合になるようにそれぞれ秤量し、ボ
ールミルで１６時間均一に混合した後脱水乾燥した。次
にこの混合物を大気圧下、９００℃で２時間仮焼し、こ
の仮焼物を再びボールミルで粉砕して脱水乾燥した。粉
砕物に有機系結合剤等を加え、スプレードライヤーによ
り粒径が６０μｍ程度になるように造粒し、油圧プレス
により直方体に圧縮成形した。この成形物を大気圧下、
１１００℃で４時間焼成してサーミスタ焼結ブロックを
作製した。次に、このブロックをバンドソーで薄板状に
切断し、厚さ０．４０ｍｍのサーミスタウエハを得た
（図１（ａ））。
銅を出発原料とし、これらを金属原子比が３６．７：６
１．６：１．７の割合になるようにそれぞれ秤量し、ボ
ールミルで１６時間均一に混合した後脱水乾燥した。次
にこの混合物を大気圧下、９００℃で２時間仮焼し、こ
の仮焼物を再びボールミルで粉砕して脱水乾燥した。粉
砕物に有機系結合剤等を加え、スプレードライヤーによ
り粒径が６０μｍ程度になるように造粒し、油圧プレス
により直方体に圧縮成形した。この成形物を大気圧下、
１１００℃で４時間焼成してサーミスタ焼結ブロックを
作製した。次に、このブロックをバンドソーで薄板状に
切断し、厚さ０．４０ｍｍのサーミスタウエハを得た
（図１（ａ））。
【００２６】このサーミスタウエハ上にＭＯＤ（レジネ
ート）Ａｕペーストを印刷し、１００℃で乾燥後、８０
０℃で１０分間焼成し、厚さ１μｍ以下のＡｕ電極層を
形成し（図２（ａ））、このＡｕ電極層上にフォトレジ
ストをスピンコーターで塗布し、９０℃で３０分熱処理
（プリベーク）した（図２（ｂ））。このレジストを塗
布したウエハにマスクアライナで電極パターニングされ
たフォトマスクを密着させ露光し、露光後、現像液に１
分浸漬し、次いでリンス液で洗浄して未感光部分のレジ
ストを溶解除去した（図２（ｃ））。その後、１５０℃
で２０分熱処理（ポストベーク）した。
ート）Ａｕペーストを印刷し、１００℃で乾燥後、８０
０℃で１０分間焼成し、厚さ１μｍ以下のＡｕ電極層を
形成し（図２（ａ））、このＡｕ電極層上にフォトレジ
ストをスピンコーターで塗布し、９０℃で３０分熱処理
（プリベーク）した（図２（ｂ））。このレジストを塗
布したウエハにマスクアライナで電極パターニングされ
たフォトマスクを密着させ露光し、露光後、現像液に１
分浸漬し、次いでリンス液で洗浄して未感光部分のレジ
ストを溶解除去した（図２（ｃ））。その後、１５０℃
で２０分熱処理（ポストベーク）した。
【００２７】このウエハをＩ2 ：ＫＩ：Ｈ2 Ｏ＝１：
２：５（重量％）のエッチング液に浸し、レジストに被
覆されていないＡｕ電極部分を溶解除去した後（図２
（ｄ））、剥離液に浸漬してレジストを除去して（図２
（ｅ））、表面電極を形成した（図１（ｂ））。
２：５（重量％）のエッチング液に浸し、レジストに被
覆されていないＡｕ電極部分を溶解除去した後（図２
（ｄ））、剥離液に浸漬してレジストを除去して（図２
（ｅ））、表面電極を形成した（図１（ｂ））。
【００２８】このようにして両板面に表面電極を形成し
たウエハの該両板面にＳｉＯ2 ，Ａｌ2 Ｏ3 ，ＭｇＯ，
ＺｒＯ等からなるガラスのペーストをスクリーン印刷し
て焼成し、厚さ２０μｍの絶縁層を被覆形成した。
たウエハの該両板面にＳｉＯ2 ，Ａｌ2 Ｏ3 ，ＭｇＯ，
ＺｒＯ等からなるガラスのペーストをスクリーン印刷し
て焼成し、厚さ２０μｍの絶縁層を被覆形成した。
【００２９】次に電極パターンに沿ってダイシングマシ
ーンにより幅０．４５ｍｍの短冊状に切断加工して角柱
状サーミスタ素体とし、この角柱状サーミスタ素体の切
断面にも上記と同様にして絶縁層を形成した。
ーンにより幅０．４５ｍｍの短冊状に切断加工して角柱
状サーミスタ素体とし、この角柱状サーミスタ素体の切
断面にも上記と同様にして絶縁層を形成した。
【００３０】次に、この角柱状サーミスタ素体をダイシ
ングマシーンにより厚さ０．９５ｍｍのチップ状に切断
し（図１（ｄ））、図４（ａ）（斜視図）及び図４
（ｂ）（平面図）（ただし、図４（ａ），（ｂ）におい
て、絶縁層は図示されていない。）に示すようなチップ
状サーミスタ素体３０を得、このチップ状サーミスタ素
体の両端面に、市販のＡｇ電極ペーストをディッピング
法により塗布し、大気圧下、８２０℃で焼き付け、厚さ
３０μｍのＡｇ端子電極を形成し、次いで電解バレル法
でこのＡｇ電極表面に厚さ２〜５μｍのＮｉめっき層を
形成し、更にその上に厚さ３〜７μｍのはんだめっき層
を形成し、図３に示すようなチップ型サーミスタを製造
した。
ングマシーンにより厚さ０．９５ｍｍのチップ状に切断
し（図１（ｄ））、図４（ａ）（斜視図）及び図４
（ｂ）（平面図）（ただし、図４（ａ），（ｂ）におい
て、絶縁層は図示されていない。）に示すようなチップ
状サーミスタ素体３０を得、このチップ状サーミスタ素
体の両端面に、市販のＡｇ電極ペーストをディッピング
法により塗布し、大気圧下、８２０℃で焼き付け、厚さ
３０μｍのＡｇ端子電極を形成し、次いで電解バレル法
でこのＡｇ電極表面に厚さ２〜５μｍのＮｉめっき層を
形成し、更にその上に厚さ３〜７μｍのはんだめっき層
を形成し、図３に示すようなチップ型サーミスタを製造
した。
【００３１】なお、このチップ型サーミスタの表面電極
３１の櫛形のパターンの線幅Ｗ1 及び線間Ｗ2 は共に２
０μｍである。
３１の櫛形のパターンの線幅Ｗ1 及び線間Ｗ2 は共に２
０μｍである。
【００３２】得られたチップ型サーミスタについて、抵
抗値を測定し、その結果及び抵抗値分布を表１に示し
た。また、後掲の比較例２で製造した表面電極のないチ
ップ型サーミスタの抵抗値を１００％とし、この抵抗値
に対する割合を抵抗値低減率として算出し、結果を表１
に併記した。
抗値を測定し、その結果及び抵抗値分布を表１に示し
た。また、後掲の比較例２で製造した表面電極のないチ
ップ型サーミスタの抵抗値を１００％とし、この抵抗値
に対する割合を抵抗値低減率として算出し、結果を表１
に併記した。
【００３３】実施例２ 実施例１において、表面電極のパターニングを変え、図
５（ａ）（斜視図），（ｂ）（平面図）（ただし、図５
（ａ），（ｂ）において、絶縁層は図示されていな
い。）に示すような対向平行電極（電極間距離ｄ＝２０
μｍ）４１が形成されたチップ状サーミスタ素体４０を
製造したこと以外は同様に行ってチップ型サーミスタを
製造し、同様に抵抗値、抵抗値低減率及び抵抗値分布を
求め、結果を表１に示した。
５（ａ）（斜視図），（ｂ）（平面図）（ただし、図５
（ａ），（ｂ）において、絶縁層は図示されていな
い。）に示すような対向平行電極（電極間距離ｄ＝２０
μｍ）４１が形成されたチップ状サーミスタ素体４０を
製造したこと以外は同様に行ってチップ型サーミスタを
製造し、同様に抵抗値、抵抗値低減率及び抵抗値分布を
求め、結果を表１に示した。
【００３４】比較例１ 表面電極をスクリーン印刷により形成したこと以外は、
実施例２と同様に行って、図６（ａ）（斜視図），
（ｂ）（平面図）（ただし、図６（ａ），（ｂ）におい
て、絶縁層は図示されていない。）チップ型サーミスタ
５０を製造した。ただし、このチップ型サーミスタ５０
の表面電極５１の対向平行電極は、スクリーン印刷によ
り形成したため、電極間距離ｄ’は１５０μｍとなっ
た。
実施例２と同様に行って、図６（ａ）（斜視図），
（ｂ）（平面図）（ただし、図６（ａ），（ｂ）におい
て、絶縁層は図示されていない。）チップ型サーミスタ
５０を製造した。ただし、このチップ型サーミスタ５０
の表面電極５１の対向平行電極は、スクリーン印刷によ
り形成したため、電極間距離ｄ’は１５０μｍとなっ
た。
【００３５】このチップ型サーミスタについて、実施例
１と同様に抵抗値、抵抗値低減率及び抵抗値分布を求
め、結果を表１に示した。
１と同様に抵抗値、抵抗値低減率及び抵抗値分布を求
め、結果を表１に示した。
【００３６】比較例２ 表面電極を形成しなかったこと以外は、実施例１と同様
にしてチップ型サーミスタを製造し、同様に抵抗値、抵
抗値低減率及び抵抗値分布を求め、結果を表１に示した
（ただし、抵抗値低減率は１００％）。
にしてチップ型サーミスタを製造し、同様に抵抗値、抵
抗値低減率及び抵抗値分布を求め、結果を表１に示した
（ただし、抵抗値低減率は１００％）。
【００３７】
【表１】
【００３８】表１より明らかなように、本発明のチップ
型サーミスタによれば、従来品に比べてサーミスタ特性
の範囲が拡大し、表面電極をスクリーン印刷で形成した
ものでは実現が困難であった低抵抗高Ｂ定数のチップ型
サーミスタの製造が可能となる。また、抵抗値分布につ
いても、従来に比べて小さくすることができ、特性の高
精度化が図れる。
型サーミスタによれば、従来品に比べてサーミスタ特性
の範囲が拡大し、表面電極をスクリーン印刷で形成した
ものでは実現が困難であった低抵抗高Ｂ定数のチップ型
サーミスタの製造が可能となる。また、抵抗値分布につ
いても、従来に比べて小さくすることができ、特性の高
精度化が図れる。
【００３９】
【発明の効果】以上詳述した通り、本発明のチップ型サ
ーミスタ及びその製造方法によれば、表面電極パターン
の寸法及び形状の高精度化及び微細化が可能となり、こ
れによりチップ型サーミスタの抵抗値の大幅な低減、或
いは、抵抗値の微調整が可能となる。また、抵抗値のば
らつきが小さい高特性チップ型サーミスタを安定に得る
ことが可能となる。
ーミスタ及びその製造方法によれば、表面電極パターン
の寸法及び形状の高精度化及び微細化が可能となり、こ
れによりチップ型サーミスタの抵抗値の大幅な低減、或
いは、抵抗値の微調整が可能となる。また、抵抗値のば
らつきが小さい高特性チップ型サーミスタを安定に得る
ことが可能となる。
【図１】本発明のチップ型サーミスタの製造方法の一実
施例を示す斜視図である。
施例を示す斜視図である。
【図２】本発明による表面電極形成方法の一実施例を示
す模式的な断面図である。
す模式的な断面図である。
【図３】本発明のチップ型サーミスタの一実施例を示す
断面図である。
断面図である。
【図４】図４（ａ）は実施例１で製造したチップ型サー
ミスタを示すチップ状サーミスタ素体の斜視図、図４
（ｂ）は同平面図である。
ミスタを示すチップ状サーミスタ素体の斜視図、図４
（ｂ）は同平面図である。
【図５】図５（ａ）は実施例２で製造したチップ型サー
ミスタを示すチップ状サーミスタ素体の斜視図、図５
（ｂ）は同平面図である。
ミスタを示すチップ状サーミスタ素体の斜視図、図５
（ｂ）は同平面図である。
【図６】図６（ａ）は比較例１で製造したチップ型サー
ミスタを示すチップ状サーミスタ素体の斜視図、図６
（ｂ）は同平面図である。
ミスタを示すチップ状サーミスタ素体の斜視図、図６
（ｂ）は同平面図である。
１ チップ状サーミスタ素体 ２ 表面電極 ３ 外部電極 ３Ａ 端子電極 ３Ｂ めっき層 ４ 絶縁層 １０ チップ型サーミスタ １１ サーミスタウエハ １２ 角柱状サーミスタ素体 ２１ 電極層 ２２ レジスト膜
Claims (4)
- 【請求項１】 セラミックス焼結体よりなる直方体形状
のチップ状サーミスタ素体と、該チップ状サーミスタ素
体の両端面に形成された端子電極と、該端子電極を被覆
するめっき層と、該両端面以外の４側面のうちの少なく
とも対向する２側面に形成された抵抗値調整用の表面電
極と、該表面電極を含むサーミスタ素体の４側面を被覆
する絶縁層とを有するチップ型サーミスタにおいて、前
記表面電極がフォトエッチングにより形成された表面電
極であることを特徴とするチップ型サーミスタ。 - 【請求項２】 請求項１のチップ型サーミスタにおい
て、表面電極が、対向平行電極であり、電極間距離が１
０〜１００μｍであることを特徴とするチップ型サーミ
スタ。 - 【請求項３】 請求項１のチップ型サーミスタにおい
て、表面電極が櫛形電極であり、その線幅及び線間が１
０〜１００μｍであることを特徴とするチップ型サーミ
スタ。 - 【請求項４】 セラミックス焼結体よりなる直方体形状
のチップ状サーミスタ素体と、該チップ状サーミスタ素
体の両端面に形成された端子電極と、該端子電極を被覆
するめっき層と、該両端面以外の４側面のうちの少なく
とも対向する２側面に形成された抵抗値調整用の表面電
極と、該表面電極を含むサーミスタ素体の４側面を被覆
する絶縁層とを有するチップ型サーミスタを製造する方
法であって、 セラミックス焼結体よりなる薄板状サーミスタ素体の両
板面に表面電極を形成する工程、表面電極を形成した薄
板状サーミスタ素体を短冊状に切断して角柱状サーミス
タ素体を製造する工程、この角柱状サーミスタ素体の長
手方向に延在する側面に絶縁層を形成する工程、絶縁層
を形成した角柱状サーミスタ素体を長手方向と直交する
方向に切断してチップ状サーミスタ素体を製造する工
程、及びこのチップ状サーミスタ素体の絶縁層未被覆の
両端面に端子電極を形成する工程を有するチップ型サー
ミスタの製造方法において、 前記表面電極形成工程は、前記薄板状サーミスタ素体の
両板面に導電層を形成した後、該導電層上にフォトレジ
ストを塗布してレジスト膜を形成し、次いで、パターン
露光後現像して、電極非形成部の導電層を表出させた
後、表出した導電層をエッチングにより除去し、その
後、残存するレジスト膜を除去する工程よりなることを
特徴とするチップ型サーミスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8072313A JPH09260108A (ja) | 1996-03-27 | 1996-03-27 | チップ型サーミスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8072313A JPH09260108A (ja) | 1996-03-27 | 1996-03-27 | チップ型サーミスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09260108A true JPH09260108A (ja) | 1997-10-03 |
Family
ID=13485671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8072313A Pending JPH09260108A (ja) | 1996-03-27 | 1996-03-27 | チップ型サーミスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09260108A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6172592B1 (en) | 1997-10-24 | 2001-01-09 | Murata Manufacturing Co., Ltd. | Thermistor with comb-shaped electrodes |
| CN113588741A (zh) * | 2020-05-01 | 2021-11-02 | 爱科来株式会社 | 电化学式传感器的制造方法和电化学式传感器 |
-
1996
- 1996-03-27 JP JP8072313A patent/JPH09260108A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6172592B1 (en) | 1997-10-24 | 2001-01-09 | Murata Manufacturing Co., Ltd. | Thermistor with comb-shaped electrodes |
| CN113588741A (zh) * | 2020-05-01 | 2021-11-02 | 爱科来株式会社 | 电化学式传感器的制造方法和电化学式传感器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100318252B1 (ko) | 서미스터및서미스터의저항치수정방법과제조방법 | |
| US6583704B2 (en) | Variable inductor | |
| JPH09260108A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH10116707A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP2847102B2 (ja) | チップ型サーミスタおよびその製造方法 | |
| JPH06215908A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH0795483B2 (ja) | 厚膜抵抗素子の製造方法 | |
| JP4281136B2 (ja) | チップ型サーミスタの抵抗値修正方法 | |
| JP2001167907A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP3307382B2 (ja) | 可変インダクタンス素子およびその製造方法 | |
| TW571426B (en) | Manufacturing method of non-optical etched thin film resistor | |
| JP3199264B2 (ja) | 負特性サーミスタ | |
| KR200208766Y1 (ko) | 단판형 표면실장형 칩부품 | |
| KR100367560B1 (ko) | 단판형 표면실장형 칩부품 | |
| JP2000077207A (ja) | 抵抗素子及び抵抗素子の抵抗値調整方法 | |
| JPH03268478A (ja) | 電子回路及びその製法 | |
| US20050070040A1 (en) | Surface acoustic wave element and method for fabricating semiconductor device | |
| JPH07176412A (ja) | 角形チップ抵抗器の製造方法 | |
| KR100481197B1 (ko) | 내장형 세라믹 인덕터의 제조방법 | |
| JPH09190905A (ja) | 厚膜サーミスタ | |
| JPH11219805A (ja) | チップ型サーミスタ | |
| JPH11224806A (ja) | サーミスタ、サーミスタの抵抗値修正方法及び製造方法 | |
| JPS60102725A (ja) | トリミングコンデンサ及びその製造方法 | |
| JP2001044004A (ja) | チップ型サーミスタおよびチップ型サーミスタの抵抗値修正方法 | |
| JP4389325B2 (ja) | 薄膜多連チップ抵抗器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020108 |