JPS60102725A - トリミングコンデンサ及びその製造方法 - Google Patents
トリミングコンデンサ及びその製造方法Info
- Publication number
- JPS60102725A JPS60102725A JP21012983A JP21012983A JPS60102725A JP S60102725 A JPS60102725 A JP S60102725A JP 21012983 A JP21012983 A JP 21012983A JP 21012983 A JP21012983 A JP 21012983A JP S60102725 A JPS60102725 A JP S60102725A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- electrode
- capacitor
- capacitance
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
２ページ
産業−１−の利用分野
のである。
従来例の構成とその問題点
絶縁基板上に形成するコンデンサは一般に第１図のよう
に絶縁基板１の上に電極層２．誘電体層３を交互に積み
重ねる構造である。現在、一般的に用いられている）・
イブリソ）ＩＣ上の厚膜コンデンサの場合、電極層をＡ
ｇ／Ｐｄ系厚膜ペースト。
に絶縁基板１の上に電極層２．誘電体層３を交互に積み
重ねる構造である。現在、一般的に用いられている）・
イブリソ）ＩＣ上の厚膜コンデンサの場合、電極層をＡ
ｇ／Ｐｄ系厚膜ペースト。
誘電体層をガラス系厚膜ペーストとしてスクリーン印刷
法等により所望の寸法形状にアルミナ基板上へ塗布し乾
燥・焼成して形成する。薄膜コンデンサの場合、電極層
をＭｏ 、 Ｎ ｉ等、誘電体層をＳ ｉ Ｏ２、Ｔ
ａ０２等として真空蒸着法により電極層、誘電体層をア
ルミナ等の基板上に形成している。
法等により所望の寸法形状にアルミナ基板上へ塗布し乾
燥・焼成して形成する。薄膜コンデンサの場合、電極層
をＭｏ 、 Ｎ ｉ等、誘電体層をＳ ｉ Ｏ２、Ｔ
ａ０２等として真空蒸着法により電極層、誘電体層をア
ルミナ等の基板上に形成している。
コンデンサ容量Ｃは誘電体材料の誘電率ε、有効電極面
積Ｓ、有効誘電体層厚さＴで下記の式■からめられる。
積Ｓ、有効誘電体層厚さＴで下記の式■からめられる。
但し式中のＫは定数である。
３ページ
式■から明らかなようにコンデンサ容量精度に大きく影
響を与える因子は有効電極面積、有効誘電体層厚さであ
る。特に厚膜コンデンサの場合、現状のスクリーン印刷
技術では印刷精度に関与するスクリーン版のパターン精
度、乳剤厚さ精度、印刷ペーストの状態、スキージゴム
の硬度、さらには印刷圧力、印刷ギャップ、印刷スピー
ド等全ての諸条件を厳密に調整することは非常に困難で
ある。従って厚膜コンデンサでは容量の高精度化が困難
であり、現状のレベルでは実用できないとされている。
響を与える因子は有効電極面積、有効誘電体層厚さであ
る。特に厚膜コンデンサの場合、現状のスクリーン印刷
技術では印刷精度に関与するスクリーン版のパターン精
度、乳剤厚さ精度、印刷ペーストの状態、スキージゴム
の硬度、さらには印刷圧力、印刷ギャップ、印刷スピー
ド等全ての諸条件を厳密に調整することは非常に困難で
ある。従って厚膜コンデンサでは容量の高精度化が困難
であり、現状のレベルでは実用できないとされている。
このような容量値の精度の悪さを改善し実用化させるた
めに最近では種々の容量調整方法が提案されている。以
下その代表的な容量調整方法について説明し、その問題
点について述べてみる。第１図のように絶縁基板１の上
に電極層２、誘電体層３を交互に形成し、焼成して厚膜
コンデンサを作成する。このようなコンデンサの容量を
調整するために第２図、第３図に示すようにレーザービ
ーム等で上部電極層４を所定量切断して容量発生に特開
昭ＧＯ−１０２７２５（２） 寄与する有効電極面積を減少させ、その結果コンデンサ
容量を減少させながら目標の容量値に近づける方法が一
般的である。上記方法の場合、第３図に示すように上部
電極層４の過剰電極部分を完全に切り離すことが必要で
あるため切断溝７の深さを誘電体層中捷で至らしめるな
ければならない。
めに最近では種々の容量調整方法が提案されている。以
下その代表的な容量調整方法について説明し、その問題
点について述べてみる。第１図のように絶縁基板１の上
に電極層２、誘電体層３を交互に形成し、焼成して厚膜
コンデンサを作成する。このようなコンデンサの容量を
調整するために第２図、第３図に示すようにレーザービ
ーム等で上部電極層４を所定量切断して容量発生に特開
昭ＧＯ−１０２７２５（２） 寄与する有効電極面積を減少させ、その結果コンデンサ
容量を減少させながら目標の容量値に近づける方法が一
般的である。上記方法の場合、第３図に示すように上部
電極層４の過剰電極部分を完全に切り離すことが必要で
あるため切断溝７の深さを誘電体層中捷で至らしめるな
ければならない。
このように切断溝を誘電体層中まで深くした時、切断中
の機械的、熱的ストレスのために誘電層中にマイクロラ
ックが発生する。このマイクロクラックはコンデンサの
諸特性のうち特に容量バラツキ、薗δΩ値の劣化、耐電
圧特性の劣化等の大きな要因となりこの方法は肋状では
実用化に対して大きな問題がある。
の機械的、熱的ストレスのために誘電層中にマイクロラ
ックが発生する。このマイクロクラックはコンデンサの
諸特性のうち特に容量バラツキ、薗δΩ値の劣化、耐電
圧特性の劣化等の大きな要因となりこの方法は肋状では
実用化に対して大きな問題がある。
発明の目的
本発明は上記欠点を解決し、種々の特性劣化の問題を生
じさせることなくコンデンサ容量を容易にかつ精度良く
調整できる厚膜あるいは薄膜コンデンサに関するもので
ある。
じさせることなくコンデンサ容量を容易にかつ精度良く
調整できる厚膜あるいは薄膜コンデンサに関するもので
ある。
発明の構成
本発明の厚膜あるいは薄膜コンデンサは誘電体５ページ
層をはさむ二対の電極層のうちどちらか一つの電極層が
一方の共通端子から他方へ複数に分岐しかつ分岐した電
極の太さが２種類以上であり分岐した電極層がその共通
端子付近で誘電層と重なっていない部分を有する構造を
しており、コンデンサ容量を調整する場合には上記分岐
電極層の誘電体層と重なってｂない部分を切断し分岐電
極を共通端子から切り離すことにより容量発生に寄与す
る有効電極面積を減少させて目標の容量に精度良く近ず
けるものであυ、従来の方法のように誘電層中にマイク
ロクラックを発生させず諸特性を劣化させることなくコ
ンデンサ容量を容易に精度良く調整できるものである。
一方の共通端子から他方へ複数に分岐しかつ分岐した電
極の太さが２種類以上であり分岐した電極層がその共通
端子付近で誘電層と重なっていない部分を有する構造を
しており、コンデンサ容量を調整する場合には上記分岐
電極層の誘電体層と重なってｂない部分を切断し分岐電
極を共通端子から切り離すことにより容量発生に寄与す
る有効電極面積を減少させて目標の容量に精度良く近ず
けるものであυ、従来の方法のように誘電層中にマイク
ロクラックを発生させず諸特性を劣化させることなくコ
ンデンサ容量を容易に精度良く調整できるものである。
実施例の説明
以下本発明の実施例を示す。
〈実施例１〉
第４図、第６図に示すようにアルミナ基板９の上にＡｇ
−ｐｄ系導体厚膜ペーストをスクリーン印刷法により所
定の形状に印刷し乾燥後焼成して下部電極１ｏ形成する
。その上にガラス系誘電体厚６ページ 膜ペーストを同様にして印刷、乾燥、焼成して誘電体層
１１を形成する。さらにその上に上部電極層１２を形成
し、以上のようにして厚膜コンデンサを作成する。但し
第６図のように上部電極層１２はアルミナ基板９上に共
通端子を有し、分岐電極は誘電体層１１の上に重なって
ｂる部分と共通端子付近での重なっていない部分とがあ
る。なおこの分岐電極の太さは２種類以上である。
−ｐｄ系導体厚膜ペーストをスクリーン印刷法により所
定の形状に印刷し乾燥後焼成して下部電極１ｏ形成する
。その上にガラス系誘電体厚６ページ 膜ペーストを同様にして印刷、乾燥、焼成して誘電体層
１１を形成する。さらにその上に上部電極層１２を形成
し、以上のようにして厚膜コンデンサを作成する。但し
第６図のように上部電極層１２はアルミナ基板９上に共
通端子を有し、分岐電極は誘電体層１１の上に重なって
ｂる部分と共通端子付近での重なっていない部分とがあ
る。なおこの分岐電極の太さは２種類以上である。
第４図中で誘電体層の厚さをＴ、誘電体層の誘電率をε
、第５図中で上部分岐電極の幅を各々Ｗ１゜Ｗ２．・・
・・・・Ｗｎ、上部分岐電極と下部電極とのオーバーラ
ツプ長さをＬ、さらに分岐電極の個数をｎとすると上記
コンデンサの容量Ｃは下式■となる。
、第５図中で上部分岐電極の幅を各々Ｗ１゜Ｗ２．・・
・・・・Ｗｎ、上部分岐電極と下部電極とのオーバーラ
ツプ長さをＬ、さらに分岐電極の個数をｎとすると上記
コンデンサの容量Ｃは下式■となる。
但しＫは定数である。コンデンサ容量Ｃは目標値よりも
大きめに設計し作成しておくことが重要である。容量調
整を行う場合、第６図、第７図のように分岐電極１３の
誘電体層１４と重なっていな因部分にレーザー光で切断
溝１５を形成し共通７ ページ 端子部と分岐電極部とを切シ離し有効電極面積を減少さ
せそしてコンデンサ容量を減少させ過剰容量を減じなが
ら目標値の容量まで 達させてゆく。
大きめに設計し作成しておくことが重要である。容量調
整を行う場合、第６図、第７図のように分岐電極１３の
誘電体層１４と重なっていな因部分にレーザー光で切断
溝１５を形成し共通７ ページ 端子部と分岐電極部とを切シ離し有効電極面積を減少さ
せそしてコンデンサ容量を減少させ過剰容量を減じなが
ら目標値の容量まで 達させてゆく。
減少するコンデンサ容量は分岐電極の太さをＷｌ〉Ｗ２
・・・・・・Ｗｎとした場合、■式から太さＷｌ の分
岐電極を切断した場合、容量Ｃの変化は大きくなり、太
さＷｎの分岐電極を切断した場合、容量Ｃの変化は小さ
かった。このようなことから先ず太い分岐電極を切断し
て容量値を粗調整し、次に細め分岐電極を切断してさら
に微調整を行ったその結果容易に目標容量値を高精度に
達成することができた。さらに切断溝１５が誘電体層１
４に影響を与えな−アルミナ基板１６上に形成されるた
め、誘電体層１４にマイクロクラック等の悪影響を力え
ることなく諸電気特性の劣化も全く見られなかった。に
記実施例はアルミナ基板上の厚膜コンデンサに関するも
のであるが、薄膜コンデンサについても同様に良好な結
果を得ることができた。
・・・・・・Ｗｎとした場合、■式から太さＷｌ の分
岐電極を切断した場合、容量Ｃの変化は大きくなり、太
さＷｎの分岐電極を切断した場合、容量Ｃの変化は小さ
かった。このようなことから先ず太い分岐電極を切断し
て容量値を粗調整し、次に細め分岐電極を切断してさら
に微調整を行ったその結果容易に目標容量値を高精度に
達成することができた。さらに切断溝１５が誘電体層１
４に影響を与えな−アルミナ基板１６上に形成されるた
め、誘電体層１４にマイクロクラック等の悪影響を力え
ることなく諸電気特性の劣化も全く見られなかった。に
記実施例はアルミナ基板上の厚膜コンデンサに関するも
のであるが、薄膜コンデンサについても同様に良好な結
果を得ることができた。
〈実施例２〉
第８図、第９図のように実施例とは、逆にアル特開昭Ｇ
ｏ−１０２７２５（３） ミナ基板１６上の下部電極層１８を分岐電極に、そして
その」二に誘電体層１９、さらにその上に上部電極層２
ｏを形成してコンデンサを作成した。
ｏ−１０２７２５（３） ミナ基板１６上の下部電極層１８を分岐電極に、そして
その」二に誘電体層１９、さらにその上に上部電極層２
ｏを形成してコンデンサを作成した。
下部電極層１８は共通端子部とその付近の分岐電極の一
部が誘電体層に覆われて寿ぐ、その分岐電極部分をレー
ザー光により切断してコンデンサ容量を調整した。コン
デンサ容量の調整の容易さ及び、トリミング後の諸電気
特性の安定性に関しては前記実例１の場合と同様に良好
であった。
部が誘電体層に覆われて寿ぐ、その分岐電極部分をレー
ザー光により切断してコンデンサ容量を調整した。コン
デンサ容量の調整の容易さ及び、トリミング後の諸電気
特性の安定性に関しては前記実例１の場合と同様に良好
であった。
発明の効果
以上のように本発明の厚膜あるいは薄膜コンデンサは誘
電体層をはさむ対向電極のうちどちらか一つの電極層が
一方の共通端子から他方に多数に分岐しかつ分岐電極の
太さが２種類以上であり、分岐した電極層がその共通端
子付近で上記誘電体層と重なっておらず、容量調整の場
合にはその分岐電極部を切断することから切断時におけ
る誘電体層中のマイクロクラックの発生がな込だめ、容
９ページ ある。
電体層をはさむ対向電極のうちどちらか一つの電極層が
一方の共通端子から他方に多数に分岐しかつ分岐電極の
太さが２種類以上であり、分岐した電極層がその共通端
子付近で上記誘電体層と重なっておらず、容量調整の場
合にはその分岐電極部を切断することから切断時におけ
る誘電体層中のマイクロクラックの発生がな込だめ、容
９ページ ある。
第１図は従来のコンデンサの断面図、第２図は容量調整
のため誘電層の途中まで切断溝が入ったコンデンサの断
面図、第３図は同平面図、第４図は本発明の一実施例に
おけるコンデンサの断面図、第５図は同コンデンサの平
面図、第６図は容量調整のだめの切断溝が誘電体層でな
く基板層中の途中まで入った本発明の一実施例における
コンデンサの断面図、第７図は同平面図、第８図は本発
明の他の実施例を示す断面図、第９図は同平面図である
。 １．８．９・・・・・・絶縁基板、２・・・・・・電極
層、３゜１１．１４．１９・・・・・・誘電体層、４，
５，１２゜２ｏ・・・・・・上部電極層、６，１０．１
８・・・・・・下部電極層、７，１６・・・・・・切断
溝、１３・・・・・・分岐電極、１６．１７・・・・・
・アルミナ基板。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第４図 １０１ｆ４２ 第５図 第６図
のため誘電層の途中まで切断溝が入ったコンデンサの断
面図、第３図は同平面図、第４図は本発明の一実施例に
おけるコンデンサの断面図、第５図は同コンデンサの平
面図、第６図は容量調整のだめの切断溝が誘電体層でな
く基板層中の途中まで入った本発明の一実施例における
コンデンサの断面図、第７図は同平面図、第８図は本発
明の他の実施例を示す断面図、第９図は同平面図である
。 １．８．９・・・・・・絶縁基板、２・・・・・・電極
層、３゜１１．１４．１９・・・・・・誘電体層、４，
５，１２゜２ｏ・・・・・・上部電極層、６，１０．１
８・・・・・・下部電極層、７，１６・・・・・・切断
溝、１３・・・・・・分岐電極、１６．１７・・・・・
・アルミナ基板。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第４図 １０１ｆ４２ 第５図 第６図
Claims (1)
- （１）誘電体層とこの誘電体層をはさむ少なくとも二対
の電極層からなり、上記電極層のうちどちらが一つの電
極層が一方の共通端子から他方に複数に分岐し、かつ分
岐電極の幅が少なくとも２種類以上有し、分岐した電極
層がその共通端子付近で上記誘電層と重なっていない部
分を有する厚膜ｈ５νｑ！ 薄膜のトリミングコンデン
サ。 （匂 誘電体層とこの誘電体層をはさむ少なくとも二対
の電極層からなり、電極層が一方の共通端子から他方に
複数に分岐し、かつ分岐電極の幅が少なくとも２種以上
有したコンデンサの容量を調整するトリミングコンデン
サの製造方法において、誘電体層と重なっていない分岐
電極層の部分を切断し共通端子から分離することにより
コンデンサ容量を調整するトリミングコンデンサの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21012983A JPS60102725A (ja) | 1983-11-09 | 1983-11-09 | トリミングコンデンサ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21012983A JPS60102725A (ja) | 1983-11-09 | 1983-11-09 | トリミングコンデンサ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60102725A true JPS60102725A (ja) | 1985-06-06 |
Family
ID=16584265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21012983A Pending JPS60102725A (ja) | 1983-11-09 | 1983-11-09 | トリミングコンデンサ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60102725A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685316U (ja) * | 1991-07-29 | 1994-12-06 | 政子 磯井 | 調味料の配合をさかさまに書きこんだエプロン |
| US6974744B1 (en) | 2000-09-05 | 2005-12-13 | Marvell International Ltd. | Fringing capacitor structure |
| US6980414B1 (en) | 2004-06-16 | 2005-12-27 | Marvell International, Ltd. | Capacitor structure in a semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720424A (en) * | 1980-07-11 | 1982-02-02 | Nichicon Capacitor Ltd | Method of adjusting capacity of capacitor |
-
1983
- 1983-11-09 JP JP21012983A patent/JPS60102725A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720424A (en) * | 1980-07-11 | 1982-02-02 | Nichicon Capacitor Ltd | Method of adjusting capacity of capacitor |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685316U (ja) * | 1991-07-29 | 1994-12-06 | 政子 磯井 | 調味料の配合をさかさまに書きこんだエプロン |
| US6974744B1 (en) | 2000-09-05 | 2005-12-13 | Marvell International Ltd. | Fringing capacitor structure |
| US9017427B1 (en) | 2001-01-18 | 2015-04-28 | Marvell International Ltd. | Method of creating capacitor structure in a semiconductor device |
| US6980414B1 (en) | 2004-06-16 | 2005-12-27 | Marvell International, Ltd. | Capacitor structure in a semiconductor device |
| US7116544B1 (en) | 2004-06-16 | 2006-10-03 | Marvell International, Ltd. | Capacitor structure in a semiconductor device |
| US7578858B1 (en) | 2004-06-16 | 2009-08-25 | Marvell International Ltd. | Making capacitor structure in a semiconductor device |
| US7988744B1 (en) | 2004-06-16 | 2011-08-02 | Marvell International Ltd. | Method of producing capacitor structure in a semiconductor device |
| US8537524B1 (en) | 2004-06-16 | 2013-09-17 | Marvell International Ltd. | Capacitor structure in a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0434808B2 (ja) | ||
| JPH0257325B2 (ja) | ||
| US4931901A (en) | Method for adjusting capacitor at manufacture and product | |
| US4584628A (en) | Miniature monolithic electrical capacitor | |
| JPS60102725A (ja) | トリミングコンデンサ及びその製造方法 | |
| JPS60102727A (ja) | トリミングコンデンサ及びその製造方法 | |
| JPS60102726A (ja) | トリミングコンデンサ及びその製造方法 | |
| JPS6323646B2 (ja) | ||
| JPS63276210A (ja) | 削減可能なセラミックコンデンサー | |
| JPS6052568B2 (ja) | 薄膜コンデンサの容量調節方法 | |
| JPH06314602A (ja) | セラミック電子部品 | |
| JP2002100520A (ja) | 積層インダクタ及びそのインダクタンス値の調整方法 | |
| JPH05251259A (ja) | 薄膜積層コンデンサの製造方法 | |
| JPH0795483B2 (ja) | 厚膜抵抗素子の製造方法 | |
| JPS5875827A (ja) | 多層セラミツクコンデンサの内部電極構造 | |
| KR940004938B1 (ko) | 소형 모놀리딕 캐패시터 및 그것의 단부 종단을 용이하게 하기 위한 방법 | |
| JPS60132312A (ja) | コンデンサ | |
| JPH06314601A (ja) | Ｎｔｃサーミスタ | |
| JP2739453B2 (ja) | ヒューズ機能付コンデンサ、及びその製造方法 | |
| JPS62259417A (ja) | 可変コンデンサ | |
| JP2725904B2 (ja) | マイクロ波ストリップラインフィルタの周波数調整法 | |
| JPS645875Y2 (ja) | ||
| JPH0992572A (ja) | チップコンデンサ | |
| JP3418073B2 (ja) | チップ部品の製造方法 | |
| JPH06310304A (ja) | Ｎｔｃサーミスタ |