JP2002100520A - 積層インダクタ及びそのインダクタンス値の調整方法 - Google Patents

Abstract

(57)【要約】 【課題】 インダクタンス値の調整ができ、公差が少な
くても、要求を満たす製品を製造することができるイン
ダクタンス値の調整方法を提供すること 【解決手段】 導体パターンと電気絶縁体層を適宜の順
で積層することで内部に前記導体パターンが螺旋状に繋
がったコイル１１を内蔵する矩形状のチップ本体１０を
形成し、次いで、チップ本体の外周面に、コイルの両端
の引出電極１３とそれぞれ導通する外部電極１２を形成
する。外部電極は、チップ端面１０ａと、それに隣接す
る４つの面１０ｂ〜１０ｅに連続して形成する。外部電
極を構成する電極部位の幅（ａ，ｂ）を変更することに
より、外部電極の面積を変えて、コイルとの間の浮遊容
量を変更することにより、インダクタンス値の調整を行
う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、積層インダクタ及
びそのインダクタンス値の調整方法に関するものであ
る。

【０００２】

【従来の技術】良く知られているように、積層インダク
タは、導体パターンと電気絶縁体層とを交互に印刷形成
して順次積層することで、図１に示すように、矩形状の
チップ本体１の内部に導体パターンが螺旋状に繋がった
コイル２を設ける。

【０００３】銀ペーストを所定のパターンに印刷する工
程を複数回繰り返すことにより、所望の厚さの導体パタ
ーンが形成される。また、この導体パターンや電気縁体
層は、所定パターン部分に透孔が設けられたスクリーン
を用い、所定材料のペーストを塗布するスクリーン印刷
法が良く用いられる。

【０００４】ところで、積層インダクタの製造時におけ
る各工程がばらつくことから、最終的に形成された積層
インダクタのインダクタンス値がばらついてしまう。特
に、使用周波数がＧＨｚ帯というように高周波数化に伴
い、要求されるインダクタンス値の公差が狭くなる。そ
の結果、従来と同様の製造プロセスに従って単純に製造
すると、仕様外になる積層インダクタの発生率が高くな
る。

【０００５】一方、同一の外形寸法の積層インダクタに
おいて、異なるインダクタンス値を持つ製品を製造する
には、材料組成を変えて素材の透磁率を変えたり、コイ
ルの巻き数を変えたりする方法がある。また、使用する
スクリーンを適宜変えることにより、各層でコイル径を
変えたり、コイル幅を変えたりする方法もある。従っ
て、例えばサンプルとして複数個製造し、所望のインダ
クタンス値の得られる構造のものを決定する。そして、
以後、その決定した工程により製造するようになってい
る。

【０００６】

【発明が解決しようとする課題】上記したように、同一
の外形寸法で異なるインダクタンス値を得ようとするこ
とは行われていたものの、従来、積層インダクタにおい
て、インダクタンス値を調整しようとする技術思想は無
かった。また、上記した異なるインダクタンス値を持つ
製品を製造するには、異なるコイルパターンのスクリー
ンを多数用意し、その多数の中から使用するスクリーン
を適宜選択し取り替えながら製造する必要があり、その
製造プロセスが煩雑となる。また、材料の組成を変える
ことも実用上は非常に煩雑である。

【０００７】また、上記したように同一寸法で異なるイ
ンダクタンス値を持つ製品を製造した場合でも、各層の
印刷時の膜厚のばらつきにより、ロット内或いはロット
間でのインダクタンス値のばらつきに対しては、対応で
きず歩留まりの向上が難しい。

【０００８】本発明は、上記した背景に鑑みてなされた
もので、その目的とするところは、上記した問題を解決
し、ロット間やロット内でのインダクタンス値の調整が
でき、たとえ要求されるインダクタンス値の公差が少な
くても、要求を満たす製品を製造することができ、歩留
まり向上を図ることのできる積層インダクタ及びそのイ
ンダクタンス値の調整方法を提供することにある。

【０００９】

【課題を解決するための手段】上記した目的を達成する
ため、本発明に係る積層インダクタのインダクタンス値
の調整方法は、導体パターンと電気絶縁体層を適宜の順
で積層することで内部に前記導体パターンが螺旋状に繋
がったコイルを内蔵する矩形状のチップ本体を形成し、
次いで、前記チップ本体の外周面に、前記コイルの両端
とそれぞれ導通する外部電極を形成するようにした積層
インダクタの製造方法に用いることを前提とする。そし
て、前記外部電極は、前記コイルの端部が位置するチッ
プ端面と、それに隣接する４つの面に連続して形成し、
前記外部電極の面積を変えることにより、インダクタン
ス値の調整を行うようにした。

【００１０】そして、前記面積の変更は、各種の方式が
採れるが、例えば、一旦形成した外部電極の一部を除去
することにより行うことができる。また、予め形成する
際に所定の面積になるようにすることもできる。すなわ
ち、外部電極を形成する方法としては、例えば、コイル
の端部が位置するチップ端面を、導体ペーストが充填さ
れた漕内に所定長さ分だけ浸漬させる。すると、チップ
端面はもとより、隣接する４つの面（上下・左右側面）
にも導体ペーストが付着する。従って、浸漬する長さを
調整することにより、外部電極のうち４つの面に形成す
る電極部位の面積を変えることができる。もちろん、各
面に対してそれぞれ導体ペーストを塗布することによっ
ても形成でき、他の手法も採れる。

【００１１】このように、外部電極の面積が変わると、
外部電極とコイルとの間に発生する浮遊容量が変化す
る。インダクタは、インダクタンスＬと浮遊容量Ｃから
なり、特に高周波領域では浮遊容量の影響が大きいの
で、前記外部電極の変化にともなう浮遊容量の変化によ
り、インダクタンス値が変化する。よって、外部電極の
面積を調整することにより、インダクタンス値の調整が
行える。

【００１２】さらに、通常この種の積層インダクタは、
１枚の積層基板を切断して複数のチップ本体を製造し、
その後、分離したチップ本体のチップ端面の外周面に外
部電極を形成することになる。そこで、同一の積層基板
から生成されるチップ本体における各層の膜厚は、チッ
プ本体間でばらつきが少ないと予想できる。そこで、そ
のうちの数個をサンプルとし、所望のインダクタンス値
が得られる外部電極の面積を決定し、残りのチップ本体
に対して、決定した面積になるように外部電極を形成す
る。これにより、インダクタンスの調整が行える。ま
た、同一の積層基板から生成されるチップ本体間でのば
らつきに対しては、個々の外部電極の面積を変更するこ
とにより調整できる。

【００１３】また、前記外部電極のうち、上面と下面の
少なくとも一方の面に形成する電極部位は、積層工程で
形成するようにすることができる。ここで、上面，下面
は、積層工程を基準とし、積層方向に存在する両面がそ
れぞれ上面，下面となる。

【００１４】一方、本発明に係る積層インダクタは、導
体パターンと電気絶縁体層を適宜の順で積層すること
で、矩形状のチップ本体の内部に前記導体パターンが螺
旋状に繋がったコイルを設け、前記チップ本体の外周面
に、前記コイルの両端とそれぞれ導通する外部電極を設
けた積層インダクタを前提とする。そして、前記外部電
極は、前記コイルの端部が位置するチップ端面と、それ
に隣接する上面，下面，左側面及び右側面にそれぞれ形
成した電極部位が導通するように形成され、前記上面，
下面，左側面及び右側面の少なくとも一つの面に形成し
た電極部位の幅が、他の面に形成した電極部位の幅と異
ならせるようにした。

【００１５】ここで、電極部位の幅とは、チップ端面か
ら、電極部位の先端（チップ端面と反対側の縁）までの
距離を言う。この幅を変えることにより、外部電極（電
極部位）とコイル間に発生する浮遊容量を変更させ、イ
ンダクタンス値を所望の値にすることができる。そし
て、電極部位単位でその幅を変更することにより、より
微調整ができる。

【００１６】また、基板への実装面となる前記下面に形
成する電極部位の幅を、他の面に形成した電極部位の幅
よりも長くするとよい。すなわち、下面の電極部位は、
実装基板への取付面ともなるので、ある程度の面積を確
保する必要がある。そこで、インダクタンス値の調整
は、下面以外の上面，左右側面の幅を変更することによ
り調整するようにした。これにより、下面の外部電極が
剥離等することが可及的に抑制できる。

【００１７】さらに別の解決手段としては、導体パター
ンと電気絶縁体層を適宜の順で積層することで、矩形状
のチップ本体の内部に前記導体パターンが螺旋状に繋が
ったコイルを設け、前記チップ本体の外周面に、前記コ
イルの両端とそれぞれ導通する外部電極を設けた積層イ
ンダクタにおいて、前記チップ本体の外表面に、前記外
部電極に連続する島状電極部位を形成することである。

【００１８】島状電極部位は、外部電極の側縁からさら
に中央に向けて突出するように形成された電極である。
この島状電極部位の一部または全部を除去することによ
り、インダクタンス値を調整することができる。このよ
うに島状電極部位を設けることにより、調整する部分が
一目でわかり、調整が容易に行える。

【００１９】そして、調整をする場合には、まず上記し
た島状電極部位を有する積層インダクタを形成し、次い
で、前記島状電極部位の一部または全部をレーザやサン
ドブラスト法によって除去することにより、インダクタ
ンス値の調整を行うようにすることができる。係る方法
を使用することにより、精度良く所望量を除去し、高精
度な調整が行える。このように、一度積層インダクタを
製造し、インダクタンス値を測定することにより、個々
の調整が行える。

【００２０】

【発明の実施の形態】図２は、本発明の第１の実施の形
態の調整方法により製造される積層インダクタを示して
いる。同図に示すように、導体パターンと電気絶縁体層
を適宜の順で積層することで、電気絶縁体層（誘電体セ
ラミックシート）を積層して形成されるチップ本体１０
の内部に積層方向に重畳されたコイル１１が形成され
る。なお、導体パターンを製造するには、セラミックを
シート上に形成して作成するシート積層法と、すべてス
クリーン印刷にて行う印刷積層法を用いることができ
る。

【００２１】チップ本体１０は、矩形状に形成され、長
手方向の両端のチップ端面１０ａ及びそのチップ端面１
０ａに隣接する各面（上面１０ｂ，下面１０ｃ，左側面
１０ｄ，右側面１０ｅ）の一部に連続するようにして外
部電極１０が形成されている。そして、コイル１１の両
端に連続して形成した引出電極１３をチップ端面１０ａ
に達するように延長形成し、これにより引出電極１３と
外部電極１２を導通させる。

【００２２】ここで、本形態では、外部電極１２の面積
を所望の面積になるように形成する。この外部電極１２
の形成は、印刷で所望の面積に形成しても良いし、上記
所望の面積よりも広い面積に電極を形成し、その後、レ
ーザトリミングなどによって電極を除去することにより
所望の面積をするようにしてもよい。さらに、最初から
所望の面積に形成する方法としては、例えば、一方のチ
ップ端面１０ａ側を導体ペースト内に所定距離だけ浸漬
し、次いで、他方のチップ端面１０ａ側を導体ペースト
内に所定距離だけ浸漬することにより簡単に形成でき
る。

【００２３】なお、このように浸漬する方式をとった場
合には、チップ端面１０ａに隣接する４つの面１０ｂ〜
１０ｅの幅はすべて等しくなる（ａ＝ｂ）。なお、外部
電極を形成後にその一部を除去したり、各面に対してそ
れぞれ導体ペーストを印刷・塗布する場合には、各面の
幅を任意に異ならせることができる。

【００２４】上記のようにして製造された積層インダク
タは、図３に示すようにコイル１１の導体パターン間に
発生する浮遊容量Ｃ１と、コイル１１（引出電極１３）
と外部電極１２との間に発生する浮遊容量Ｃ２が発生さ
れる。そして、インダクタは、インダクタンスＬと浮遊
容量Ｃ１，Ｃ２により決定される。従って、各面１０ｂ
〜１０ｅの面積を変えると、コイル１１（引出電極１
３）と外部電極１２の間に発生する浮遊容量Ｃ２が変化
するので、インダクタンス値の調整が行える。

【００２５】次に、本発明の効果を実証するため、積層
インダクタの外部電極１２、特に上面１０ｂ，下面１０
ｃ，左側面１０ｄ，右側面１０ｅに形成した電極部位の
面積を変えた場合のインダクタンス値を測定した。その
結果、図４に示すように、外部電極の面積を変えること
により、インダクタンス値が変わることが確認できた。
なお、実験に用いたチップ本体１０の寸法は、Ｘ＝０．
６ｍｍ，Ｙ＝Ｚ＝０．３ｍｍとした。また、本形態で
は、電極部位の幅ａ，ｂを等しくしているとともに、チ
ップ端面１０ａを正方形としたため、４つの面１０ｂ〜
１０ｅに形成される各電極部位の面積は等しい。そし
て、図４に示す電極部位の面積は１枚の電極部位の面積
を示す。

【００２６】また、同様に電極部位の幅を変えた（４つ
の面の電極部位はすべて同じ）場合の周波数―インダク
タンス値特性は、図５に示すようになった。図から明ら
かなように、電極部位の幅つまり外部電極の面積を変え
ることにより、周波数特性も調整できることが確認でき
た。

【００２７】図６は、本発明の第２の実施の形態を示し
ている。同図に示すように、本実施の形態では、上面１
０ｂ，左側面１０ｄ並びに右側面１０ｅに形成する電極
部位の面積（幅ｗ１）に対し、下面１０ｃに形成する電
極部位の面積（幅Ｗ）を異ならせている。しかも、下面
１０ｃに形成する電極部位の面積（幅）を広く（長くＷ
＞ｗ１）なるように形成した。さらに、下面１０ｃに対
しては、積層工程で形成するようにした。

【００２８】このようにすると、下面１０ｃに形成した
電極部位が、実装基板に対して面実装されて実装基板状
の配線パターンと導通するが、この時、係る電極部位の
面積（幅）は、一定量が確保できるので確実に密着させ
ることができる。なお、その他の構成並びに作用効果は
上記した第１の実施の形態と同様であるので、その詳細
な説明を省略する。

【００２９】図７は、本発明の第３の実施の形態を示し
ている。本実施の形態では、上面１０ｂに形成した外部
電極１２を構成する電極部位に連続するようにして島状
電極部位１５を形成した。これにより、島状電極部位１
５と外部電極１２は導通され、島状電極部位１５が外部
電極１２の一部を構成するとも言える。そして、この島
状電極部位１５とコイル１１の間にも浮遊容量が発生
し、インダクタンス値へ影響を与える。

【００３０】そこで、島状電極部位１５の一部または全
部をレーザによって所定量だけ除去する。これにより、
島状電極部位１５とコイル１１の間にも浮遊容量が変化
するので、インダクタンス値の調整が行える。なお、島
状電極部位１５の除去は、レーザに限ることは無く、サ
ンドブラスト法によって行っても良い。また、これら２
つの手法によれば、高精度に除去することができるが、
その他の手法により除去してももちろん良い。

【００３１】また、上記した実施の形態では、島状電極
部位１５をチップ本体１０の上面１０ｂに形成したが、
左右両側面１０ｄ，１０ｅや下面１０ｃに形成してもも
ちろんよい。そして、設置する個数も１個に限ることな
く複数個設けても良い。なお、島状電極の除去に伴う浮
遊容量の変動量は、上面，下面１０ｂ，１０ｃに形成し
た方の島状電極を除去した方が大きい。従って、上面，
下面１０ｂ，１０ｃに形成した場合には、調整可能な範
囲が広くなる。一方、左右両側面１０ｄ，１０ｅに形成
した場合には微調整が可能となる。よって、好ましく
は、上面１０ｂ，１０ｂの少なくとも一方の面と、左側
面１０ｄと右側面１０ｅの少なくとも一方の面にそれぞ
れ設けることにより、ダイナミックな調整と微調整を行
うことができるようにすることである。

【００３２】

【発明の効果】以上のように、本発明に係る積層インダ
クタ及びそのインダクタンス値の調整方法では、外部電
極（電極部位）の面積を変えたり、島状電極の一部また
は全部を除去することにより、その外部電極等とコイル
との間の浮遊容量を変化させることができる。これによ
り、インダクタンス値の調整ができるので、ロット間や
ロット内でのインダクタンス値の調整が可能となり、た
とえ要求されるインダクタンス値の公差が少なくても、
要求を満たす製品を製造することができ、歩留まりが向
上する。

【図面の簡単な説明】

【図１】従来例を示す図である。

【図２】本発明の第１の実施の形態を示す図である。

【図３】本発明の原理を説明する図である。

【図４】実験結果を示す図である。

【図５】実験結果を示す図である。

【図６】本発明の第２の実施の形態を示す図である。

【図７】本発明の第３の実施の形態を示す図である。

【符号の説明】

１０ チップ本体 １０ａ チップ端面 １０ｂ 上面 １０ｃ 下面 １０ｄ 左側面 １０ｅ 右側面 １１ コイル １２ 外部電極 １３ 引出電極（コイル端部） １５ 島状電極部位

フロントページの続き (72)発明者 鈴木 靖生 東京都港区新橋５丁目36番11号 富士電気 化学株式会社内 (72)発明者 西澤 博文 東京都港区新橋５丁目36番11号 富士電気 化学株式会社内 Ｆターム(参考） 5E070 AA01 AB04 CB02 CB13 EA01

Claims (8)

【特許請求の範囲】
1. 【請求項１】 導体パターンと電気絶縁体層を適宜の順
   で積層することで内部に前記導体パターンが螺旋状に繋
   がったコイルを内蔵する矩形状のチップ本体を形成し、 次いで、前記チップ本体の外周面に、前記コイルの両端
   とそれぞれ導通する外部電極を形成するようにした積層
   インダクタの製造方法において、 前記外部電極は、前記コイルの端部が位置するチップ端
   面と、それに隣接する４つの面に連続して形成し、 前記外部電極の面積を変えることにより、インダクタン
   ス値の調整を行うようにしたことを特徴とする積層イン
   ダクタのインダクタンス値の調整方法。
2. 【請求項２】 前記面積の変更は、一旦形成した外部電
   極の一部を除去することにより行うことを特徴とする請
   求項１に記載の積層インダクタのインダクタンス値の調
   整方法。
3. 【請求項３】 前記外部電極のうち、上面と下面の少な
   くとも一方の面に形成する電極部位は、積層工程で形成
   するようにしたことを特徴とする請求項１または２に記
   載の積層インダクタのインダクタンス値の調整方法。
4. 【請求項４】 導体パターンと電気絶縁体層を適宜の順
   で積層することで、矩形状のチップ本体の内部に前記導
   体パターンが螺旋状に繋がったコイルを設け、 前記チップ本体の外周面に、前記コイルの両端とそれぞ
   れ導通する外部電極を設けた積層インダクタにおいて、 前記外部電極は、前記コイルの端部が位置するチップ端
   面と、それに隣接する上面，下面，左側面及び右側面に
   それぞれ形成した電極部位が導通するように形成され、 前記上面，下面，左側面及び右側面の少なくとも一つの
   面に形成した電極部位の幅が、他の面に形成した電極部
   位の幅と異ならせたことを特徴とする積層インダクタ。
5. 【請求項５】 基板への実装面となる前記下面に形成す
   る電極部位の幅を、他の面に形成した電極部位の幅より
   も長くしたことを特徴とする請求項４に記載の積層イン
   ダクタ。
6. 【請求項６】 導体パターンと電気絶縁体層を適宜の順
   で積層することで、矩形状のチップ本体の内部に前記導
   体パターンが螺旋状に繋がったコイルを設け、 前記チップ本体の外周面に、前記コイルの両端とそれぞ
   れ導通する外部電極を設けた積層インダクタにおいて、 前記チップ本体の外表面に、前記外部電極に連続する島
   状電極部位を形成したことを特徴とする積層インダク
   タ。
7. 【請求項７】 請求項６に記載の積層インダクタを形成
   し、 次いで、前記島状電極部位の一部または全部をレーザに
   よって除去することにより、インダクタンス値の調整を
   行うようにしたことを特徴とする積層インダクタのイン
   ダクタンス値の調整方法。
8. 【請求項８】 請求項６に記載の積層インダクタを形成
   し、 次いで、前記島状電極部位の一部または全部をサンドブ
   ラスト法によって除去することにより、インダクタンス
   値の調整を行うようにしたことを特徴とする積層インダ
   クタのインダクタンス値の調整方法。