JP4281136B2 - チップ型サーミスタの抵抗値修正方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば温度補償回路や温度検出素子に用いられるサーミスタに関し、より詳細には、サーミスタ素体表面に互いに対向するように第１，第２の表面電極を形成してなるサーミスタの抵抗値修正方法に関する。
【０００２】
【従来の技術】
従来、正もしくは負の抵抗温度特性を有する半導体セラミックスを用いたチップ型サーミスタが、温度検出素子や温度補償回路などにおいて幅広く用いられている。また、プリント回路基板等に容易に表面実装し得るチップ型サーミスタとして、種々の構造のものが提案されている。
【０００３】
チップ型サーミスタにおいては、サーミスタ素体自体の比抵抗にばらつきがあると共に、製造工程上、素子寸法にもばらつきがあるため、製造された個々のチップ型サーミスタの完成品において抵抗値にばらつきがあることが知られている。
【０００４】
図１５及び図１６は、チップ型サーミスタを製造した後、チップ型サーミスタの抵抗値を修正することができる従来のチップ型サーミスタの一例を示す斜視図及び断面図である。図１５に示すように、サーミスタ素体４１の両端部には、チップ型サーミスタを半田付け等により表面実装するための外部電極４２及び４３が設けられている。図１６に示すように、サーミスタ４１の内部には、面状の内部電極４４及び４５が設けられており、内部電極４４及び４５はそれぞれ外部電極４２及び４３に電気的に接続されている。サーミスタ素体４１の一面の上には、トリミング用導体層４６が設けられている。このトリミング用導体層４６は、内部電極４４及び４５と対向するように設けられている。従って、内部電極４４、トリミング用導体層４６、及び内部電極４５によって抵抗値が規定されている。
【０００５】
このような従来のチップ型サーミスタ４０において抵抗値の修正は、トリミング用導体層４６のトリミング領域４６ａにレーザービームを照射し、トリミング溝を形成するか、あるいはトリミング用導体層４６の一部または全部を除去することによりなされている。
【０００６】
しかしながら、このような抵抗値の調整方法は、完成したサーミスタ毎にレーザービーム等の照射を行う必要があり、大量に製造されたサーミスタに対しては効率的でないという問題があった。さらに、レーザーのエネルギーによる発熱で、サーミスタ素体のセラミックに微小なクラックを発生するおそれがあり、このようなクラックのため抵抗値がばらつくおそれがあった。
【０００７】
本発明の目的は、チップ状に完成した後、サーミスタの抵抗値を容易にかつ精度良く調整することができるチップ型サーミスタの抵抗値修正方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明は、 サーミスタ素体と、前記サーミスタ素体の一面上において一方端が互いに対向し、他方端が前記サーミスタ素体の端部に向かってそれぞれ延びるように形成された第１，第２の表面電極と、前記第１，第２の表面電極にそれぞれ電気的に接続されており、かつサーミスタ素体端部に形成された第１，第２の外部電極とを備え、前記第１，第２の表面電極が異なる電極材料からなる複数の層を積層した構造を有し、対向する各層の一方端間の距離が最下層から上方に向かうにつれて広がるように前記第１，第２の表面電極の一方端が階段状に形成されており、前記第１，第２の表面電極の階段状に形成された一方端の部分以外の前記第１，第２の表面電極の部分を被覆する絶縁層をさらに備える第１，第２の表面電極を構成する各層が、それぞれ異なるエッチング液で溶解する材料から形成されているチップ型サーミスタの抵抗値を修正する方法であって、前記第１，第２の表面電極の一方端の最下層より上方の所定層までの各層の端部を、チップ型サーミスタが所定の抵抗値となるように除去する工程を有し、かつ該工程において、除去すべき各層の構成材料に応じて異なるエッチング液を用い、各層の端部を上方層から下方層に順次エッチングにより除去することを特徴とするチップ型サーミスタの抵抗値修正方法である。
【００１２】
なお、本発明に係るチップ型サーミスタの抵抗値修正方法は、正の抵抗温度特性を有するサーミスタ素体及び負の抵抗温度特性を有するサーミスタ素体のいずれを用いるものであってもよく、すなわち、サーミスタはＮＴＣサーミスタ及びＰＴＣサーミスタのいずれであってもよい。
【００１３】
【発明の実施の形態】
以下、図面を参照しつつ本発明の非限定的な実施例を挙げることにより、本発明を明らかにする。
【００１４】
図１及び図２は、本発明の一実施例に係るチップ型サーミスタを示す側面図及び平面図である。
チップ型サーミスタ１は、半導体セラミックスよりなるサーミスタ素体２を用いて構成されている。サーミスタ素体２の上面２ａ上には、第１，第２の表面電極３，４が形成されている。第１の表面電極３は、複数の層３ａ，３ｂ，３ｃを積層することにより構成されている。第２の表面電極４も同様に、複数の層４ａ，４ｂ，４ｃを積層することにより構成されている。第１，第２の表面電極３，４を構成する層３ａ，４ａと、層３ｂ，４ｂと、層３ｃ，４ｃは異なる電極材料から形成されている。また、このような異なる電極材料として、異なるエッチング液で溶解する材料を用いることにより、層３ａ，４ａ、層３ｂ，４ｂ、または層３ｃ，４ｃを選択的にエッチングすることができる。本実施例では、最下層３ａ，４ａをＮｉ／Ｃｒ合金膜から形成し、その上の層３ｂ，４ｂをＣｕ膜から形成し、その上の層３ｃ，４ｃをＡｇ膜から形成している。Ｎｉ／Ｃｒ合金膜は塩酸系溶剤でエッチングすることができ、Ｃｕ膜は硫酸系溶剤でエッチングすることができ、Ａｇ膜は硝酸系溶剤でエッチングすることができる。なお、各層の厚みは約０．５μｍとなるように形成している。
【００１５】
また、第１，第２の表面電極３，４において対向する各層の一方端間の距離は、最下層の層３ａ，４ａから上方に向かうにつれて広がるように形成されている。すなわち、層３ｂ，４ｂ間の距離は、層３ａ，４ａ間の距離よりも長くなるように形成されており、層３ｃ，４ｃ間の距離は、層３ｂ，４ｂ間の距離よりも長くなるように形成されている。本実施例では、層３ｂ，４ｂの一方端が、下層である層３ａ，４ａの一方端より１０μｍ内側に位置するように形成されており、層３ｃ，４ｃの一方端が、下層である層３ｂ，４ｂの一方端より１０μｍ内側に位置するように形成されている。第１の表面電極３及び第２の表面電極４の一方端においては、このように最下層から上方に向かうにつれて、各層の一方端が順次内側に位置しており、全体として階段状に形成されている。また、図２に示すように、層３ａ〜３ｃ及び４ａ〜４ｃの両側の側方端部も階段状になるように形成されている。
【００１６】
第１，第２の表面電極３，４の階段状に形成された一方端の部分以外の第１，第２の表面電極３，４の部分は、それぞれ絶縁層５，６により被覆されている。本実施例では、ポリイミド樹脂により被覆されている。絶縁層５，６の一方端は、図１に示すように、第１，第２の表面電極３，４の最上層である層３ｃ，４ｃの一方端よりも１０μｍ内側になるように形成されている。
【００１７】
第１，第２の表面電極３，４を構成する各層３ａ〜３ｃ，４ａ〜４ｃの他方端は、セラミック素体２の両端部へ向かってそれぞれ延びており、これらの他方端に電気的に接続するように、外部電極８，９が設けられている。セラミック素体２の下面２ｂ上には、絶縁層７が設けられている。本実施例において絶縁層７は、ポリイミド樹脂から形成されている。
【００１８】
最下層である層３ａ，４ａの電極材料は、サーミスタ素体２と電気的にオーミック接続する材料を用いることが好ましく、それより上層の２層目以降は、上述のように異なるエッチング液で溶解させることが可能な電極材料を選ぶことが好ましい。
【００１９】
図３は、図１及び図２に示す実施例のチップ型サーミスタの縦方向断面図である。本実施例のチップ型サーミスタの抵抗値は、第１の表面電極３の最下層である層３ａと、第２の表面電極４の最下層である層４ａの対向距離（すなわち層３ａの一方端と層４ａの一方端間の距離）により決定される。従って、図３に示す状態では、距離Ａにより決定される。このような状態のチップ型サーミスタ１の抵抗値を測定し、測定された抵抗値が所望の抵抗値である場合にはこの状態のままで使用することができる。しかしながら、所望の抵抗値より低い場合には、図４に示すように、層３ｂの一方端より外側に出ている層３ａの一方端の部分、及び層４ｂの一方端より外側に出ている層４ａの一方端の部分を除去し、層３ａ，４ａ間の対向距離を長くすることにより、抵抗値を修正することができる。本実施例では、層３ａ，４ａはＮｉ／Ｃｒ合金膜から形成されているので、エッチング液として塩酸系溶剤を用いることにより、層３ａ，４ａを選択的にエッチングすることができる。このような選択的エッチングにより、図４に示すように、層３ａ，４ａの一方端は、その上層である層３ｂ，４ｂの一方端の端面にほぼ揃うようになるまでエッチング除去される。また図４には図示されないが、層３ａ，４ａの両側側方の端部（一方端の端面に対し略垂直方向の端部）も同様に上方の層３ｂ，４ｂの側方端面に揃うまで除去される。
【００２０】
以上のように層３ａ，４ａの端部をエッチング除去することにより、図４に示すように、層３ａ，４ａの一方端の端面は、その上の層である層３ｂ，４ｂの一方端の端面にほぼ揃うようになるので、層３ａ，４ａ間の対向距離が広がり、Ａ１となる。このように電極間距離が広がることにより、チップ型サーミスタの抵抗値を上昇させることができる。この状態で抵抗値を測定し、所望の抵抗値である場合にはこの状態で用いることができる。また、所望の抵抗値より低い場合には、さらに以下のようにして、層３ａ，４ａ間の距離を長くするようエッチング処理を施す。
【００２１】
先ず、Ｃｕ膜からなる層３ｂ，４ｂを、エッチング液として硫酸系溶剤を用いてエッチングし、層３ｂ，４ｂの一方端の端面が、その上層である層３ｃ，４ｃの一方端の端面に揃うまでエッチング除去する。図示されないが、層３ｂ，４ｂの両側側方の端面も同様にその上層である層３ｃ，４ｃの両側端面に揃うまで除去される。
【００２２】
以上のようにして、層３ｂ，４ｂの各端面が層３ｃ，４ｃの各端面にほぼ揃うように除去され後退するので、次にその下層の３ａ，４ｂを上記と同様にして塩酸系溶剤をエッチング液として用いエッチング除去し、層３ａ，４ａの各端面を、それぞれその上層の層３ｂ，３ｃ及び４ｂ，４ｃの各端面に揃える。これにより、図５に示すように、各層３ａ〜３ｃ及び４ａ〜４ｃの端面が揃い、この結果層３ａと４ａの一方端間の距離がさらに広くなり、Ａ２となる。従って、電極間距離が広がり、抵抗値が上昇する。
【００２３】
以上のように、本実施例のチップ型サーミスタは、完成後において電極間距離を調整することができ、抵抗値を容易に修正することができる。
以上の実施例においては、表面電極３，４の両側の側方端部も階段状に形成しているが、側方端部については必ずしも階段状に形成する必要はない。
【００２４】
次に、チップ型サーミスタ１についての具体的な実験例につき説明する。
以下の要領で、上記チップ型サーミスタ１を作製した。
先ず、Ｍｎ化合物、Ｎｉ化合物及びＣｏ化合物をバインダーと共に混練し、スラリーを調製し、これをドクターブレード法によりシート状に成形し、６５×６５ｍｍの平面形状を有するようにカットし、矩形のグリーンシートを得た。図６（ａ）に示すように、複数枚の上記グリーンシート１１を積層し、圧着した後、１３００℃１時間の条件で焼成し、図６（ｂ）に示す、５０×５０×０．５ｍｍの寸法のサーミスタウエハー１２を得た。
【００２５】
次に、図６（ｃ）に示すように、ウエハー１２の上面の全体に、表面電極を構成する各層１３ａ，１３ｂ，１３ｃを順次スパッタリングにより形成し、積層した。最下層の層１３ａとしては、サーミスタ素体と電気的にオーミック接続される材料であるＮｉ／Ｃｒ合金膜を形成し、層１３ｂとしてはＣｕ膜を形成し、層１３ｃとしてはＡｇ膜を形成した。各層１３ａ，１３ｂ，１３ｃの厚みは約０．５μｍとなるように形成した。
【００２６】
次に、図６（ｄ）に示すように、層１３ｃの上に、フォトレジスト材をスピンコートし、厚み約１μｍのフォトレジスト層１４を形成した。
次に、図６（ｅ）に示すように、フォトレジスト層１４の上に所定パターン形状のマスク１５を配置して露光し、図６（ｆ）に示すように、フォトレジスト層１４を溶剤を用いて現像し、パターニングした。
【００２７】
次に、図７（ａ）に示すように、層１３ｃのうち、フォトレジスト層１４で覆われていない部分を、Ａｇ膜のエッチング液である硝酸系溶剤を用いてエッチングし、層１３ｃをパターニングした。その後、図７（ｂ）に示すように、フォトレジスト層１４を溶剤により剥離した。このパターニングにより、分離した層１３ｃ間の距離はおよそ１００μｍとした。なお、サーミスタの抵抗値の精度は、この電極間の距離に大きく依存する。フォトリソグラフィーの加工精度及び求める抵抗値の関係から、電極間の対向距離は、数十〜数百μｍ程度とすることが好ましい。
【００２８】
次に、図７（ｃ）に示すように、フォトレジスト材を全面上にスピンコート法で厚さ約１μｍとなるように塗布し、フォトレジスト層１６を形成した。
次に、図７（ｄ）に示すように、フォトレジスト層１６の上にマスク１７を配置し、露光した。マスク１７としては、露光現像後のフォトレジスト層１６の端部が層１３ｃの端部より１０μｍ外側に位置するようなパターン形状を有するものを用いた。
【００２９】
図７（ｅ）に示すように、露光後溶剤を用いて現像し、フォトレジスト層１６をパターニングした。
次に、硫酸系溶剤をエッチング液として用い、Ｃｕ膜からなる層１３ｂをエッチングし、層１３ｂをパターニングした。パターニングした後、残存しているフォトレジスト層１６を溶剤により剥離し、図８（ａ）に示すように、パターニングされた層１３ｂを得た。図８（ａ）に示すように、層１３ｂの端面は、層１３ｃの端面よりも１０μｍ外側に位置するようパターニングされている。
【００３０】
次に、１８（ｂ）に示すように、全面上にフォトレジスト材を塗布し、フォトレジスト層１８を形成した後、フォトレジスト層１８の上にマスク１９を配置し、露光した。マスク１９としては、層１３ｂの端部より１０μｍ外側までの領域を露光することができるパターンを有するものを用いた。
【００３１】
次に、図８（ｃ）に示すように、フォトレジスト層１８を現像してパターニングした。フォトレジスト層１８により覆われていない層１３ａの部分を、Ｎｉ／Ｃｒ合金膜のエッチング液である塩酸系溶剤を用いてエッチングした。
【００３２】
次に、図８（ｄ）に示すように、パターニング後、残存しているフォトレジスト層１８を溶剤により剥離し、パターニングされた層１３ａを得た。図８（ｄ）に示すように、層１３ａの端部が、層１３ｂの端部よりも１０μｍ外側に位置するようにパターニングされている。
【００３３】
次に、図８（ｅ）に示すように、全面上に、感光性のポリイミド樹脂溶液をスピンコート法で厚み１０μｍとなるように塗布し、ポリイミド膜２０を形成した。ポリイミド膜２０の上にマスク２１を配置し、マスク２１を通して露光することにより、ポリイミド膜２０を露光した。マスク２１としては、露光領域が最上層である層１３ｃの端部より１０μｍ内側になるようなパターンを有するマスクを用いた。
【００３４】
図９（ａ）に示すように、その後ポリイミド膜２０を現像し、その後硬化させて厚み３μｍのポリイミド膜２０を形成した。ポリイミド膜２０は、その端部が層１３ｃの端部より１０μｍ内側に位置するように形成されている。
【００３５】
次に、図９（ｂ）に示すように、ウエハー１２の裏面全体に、ポリイミド膜２２を形成した。
次に、図９（ｃ）に示すように、層１３ａ〜１３ｃを形成した主面全体上に、フォトレジスト材をスピンコート法で塗布し、厚み１．５μｍのフォトレジスト層２３を形成した。次に、マスク２４を用いて、フォトレジスト層２３を露光した。マスク２４としては、露光領域の両端がポリイミド膜２０の端部より１０μｍ内側となるパターンを有するものを用いた。
【００３６】
次に、図９（ｄ）に示すように、露光したフォトレジスト層２３を現像した。図９（ｄ）に示すように、フォトレジスト層２３の両端部は、ポリイミド膜２０の端部より１０μｍ内側に位置するように形成されている。
【００３７】
次に、図９（ｅ）に示すように、ウエハー１２をダイシングカットして、短冊状の素子を得た。
次に、図１０（ａ）及び（ｂ）に示すように、短冊状素子の側面に、Ｎｉ／Ｃｒ合金膜及びＡｇ膜をスパッタリングで厚み約１μｍとなるように形成し下地電極とした後、この下地電極の上に、湿式電解メッキで、Ｎｉ膜を形成した後、次いでＳｎ膜を形成した。それぞれの膜厚は２μｍとした。このようにして、下地電極の上にメッキにより金属膜を形成することにより、短冊状素子の両端部に外部電極２５及び２６を形成した。なお、図１０において（ａ）は短冊状素子の縦方向断面図を示しており、（ｂ）は短冊状素子の平面図を示している。以下、（ａ）及び（ｂ）は同様の断面図及び平面図を示している。
【００３８】
上記のように、第１，第２の表面電極となる層１３ａ〜１３ｃの階段状の部分を、外部電極２５，２６形成の際フォトレジスト層２３で被覆しておくことにより、これらの部分にメッキ膜等が形成されるのを防いでいる。
【００３９】
次に、図１１（ａ）及び（ｂ）に示すように、短冊状素子を０．８ｍｍ幅でダイシングカットして、チップ状の素子を得た。
次に、図１２（ａ）及び（ｂ）に示すように、フォトレジスト層２３を溶剤で剥離して、最終形状のチップ型サーミスタを得た。得られたチップ型サーミスタは、図１及び図２に示すチップ型サーミスタと同様の構造を有している。
【００４０】
図１２に示す状態でチップ型サーミスタの抵抗値を測定し、所望の抵抗値である場合には、そのまま用いることができる。所望の抵抗値より低い場合には、図４を参照して説明したように、最下層の電極であるＮｉ／Ｃｒ合金膜からなる層１３ａを塩酸系溶剤でエッチングし、図１３（ａ）及び（ｂ）に示すように、その上の層である層１３ｂの端面にほぼ揃うように形成して、電極間距離を広げ、抵抗値を上昇させる。この状態でチップ型サーミスタの抵抗値を測定し、所望の抵抗値である場合にはそのまま用いることができる。
【００４１】
所望の抵抗値より低い場合には、図５を参照して説明したように、Ｃｕ膜からなる層１３ｂ及びＮｉ／Ｃｒ合金膜からなる層１３ａを、それぞれ硫酸系溶剤及び塩酸系溶剤を用いてエッチングし、層１３ｃの端面にほぼ揃うようにそれらの端部を除去する。これにより、層１３ａからなる電極間の距離がさらに広がり、抵抗値を上昇させることができる。
【００４２】
以上のように、チップ状に完成した後のサーミスタの抵抗値を測定し、必要に応じてエッチング液中に浸漬して電極の各層の端部をエッチング除去することにより抵抗値を調整することができる。従って、例えば、図１２に示す状態で所定の抵抗値を示すものをランク１とし、図１３に示す状態で所定の抵抗値を示すものをランク２とし、図１４に示す状態で所定の抵抗値を示すものをランク３としてクラス分けし、ランク２及びランク３のものについては、同じランクのものを一括して同時にエッチング処理を行い、抵抗値を修正することができる。従って、多量のチップ型サーミスタについて効率良くかつ精度良く抵抗値を調整することができる。
【００４３】
本発明のチップ型サーミスタでは、第１，第２の表面電極の段差の幅に応じて、電極間距離を調節することができるので、チップ型サーミスタの抵抗値を高い精度で修正することができる。上記の実施例においては、各段差の幅は１０μｍとなるように形成されているので、電極間の距離を１０μｍ毎に高い精度で広げていくことができる。
【００４４】
また、上記実施例では、第１，第２の表面電極を構成する各層の電極材料として、異なるエッチング液で溶解する材料を用いているので、異なるエッチング液を用いることにより、選択的に各層をエッチングすることができ、最下層の電極間距離を高い精度で設定することができる。従って、高い精度で抵抗値を修正することができる。
【００４５】
また、本発明のチップ型サーミスタにおいては、第１，第２の表面電極の階段状に形成された一方端の部分以外の部分を被覆する絶縁層（第１図及び第２図における絶縁層５，６及び図９〜図１２におけるポリイミド膜２０）が設けられている。このように階段状部分を除き電極全体を絶縁層で被覆することにより、第１，第２の表面電極の階段状部分の層をエッチングする際、階段状部分以外の部分がエッチングされないよう保護することができる。
【００４６】
上記実施例では、３つの層からなる第１，第２の表面電極を例にして説明したが、本発明はこれに限定されるものではなく、さらに多くの層から第１，第２の表面電極を構成させてもよい。
【００４７】
また、上記実施例においては、第１，第２の表面電極として、矩形形状の電極を示したが、本発明はこれに限定されるものではなく、例えば凹凸を有するくし歯状の表面電極を対向して設けてもよい。この場合、一方のくし歯電極の凸部が他方のくし歯電極の凹部に嵌まり合うような配置状態とすることが好ましい。このようなくし歯電極とすることにより、サーミスタの抵抗値を低くすることができ、また、くし歯の本数の増減により容易に任意の抵抗値を設定することができる。
【００４８】
【発明の効果】
【００５１】
本発明によれば、第１，第２の表面電極の一方端の最下層より上方の所定層までの各層の端部を、チップ型サーミスタが所定の抵抗値となるように除去する。この抵抗値修正方法によれば、チップ状に完成した後、各サーミスタの抵抗値を測定し、表面電極の階段状部分のどの層までの端部を除去する必要があるかにより、各サーミスタをクラス分けし、クラス分けしたサーミスタについては同時に一括して抵抗値の修正を行うことができる。従って、同時に多量のサーミスタについて精度良く抵抗値の調整を行うことができる。
【００５２】
本発明では、除去すべき各層の構成材料に応じて異なるエッチング液を用い、各層の端部をエッチングにより除去する。この方法によれば、上記のようにクラス分けしたサーミスタについて、同一のエッチング液中に多量のサーミスタを浸漬させて電極の各層の端部をエッチング除去することができる。従って、大量に製造されたサーミスタをエッチング液に同時に浸漬させて、抵抗値の調整を行うことができる。従って、精度良くかつ効率的に抵抗値の調整を行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施例のチップ型サーミスタを示す側面図。
【図２】本発明の一実施例のチップ型サーミスタを示す平面図。
【図３】本発明の一実施例のチップ型サーミスタを示す縦方向断面図。
【図４】図３に示す実施例において、表面電極の最下層を除去し２層目の端面に揃えた状態を示す縦方向断面図。
【図５】図３に示す実施例において、表面電極の最下層及び２層目の端部をエッチング除去し、３層目（最上層）の端面に揃えた状態を示す縦方向断面図。
【図６】本発明の一実施例の製造工程を示す断面図。
【図７】本発明の一実施例の製造工程を示す断面図。
【図８】本発明の一実施例の製造工程を示す断面図。
【図９】本発明の一実施例の製造工程を示す断面図。
【図１０】短冊状素子に外部電極を形成した状態を示しており、（ａ）は断面図、（ｂ）は平面図。
【図１１】短冊状素子をカッティングした後の状態を示しており、（ａ）は断面図、（ｂ）は平面図。
【図１２】表面電極の階段状部分からフォトレジスト層を剥離した後の状態を示しており、（ａ）は断面図、（ｂ）は平面図。
【図１３】図１２に示す実施例において、表面電極の最下層の端部をエッチング除去し、２層目の端面に揃えた状態を示しており、（ａ）は断面図、（ｂ）は平面図。
【図１４】図１２に示す実施例において、表面電極の最下層及び２層目の端部を、３層目（最上層）の端面に揃えた状態を示しており、（ａ）は断面図、（ｂ）は平面図。
【図１５】従来のチップ型サーミスタを示す斜視図。
【図１６】従来のチップ型サーミスタを示す縦方向断面図。
【符号の説明】
１…チップ型サーミスタ
２…サーミスタ素体
２ａ…サーミスタ素体の上面
２ｂ…サーミスタ素体の下面
３，４…第１，第２の表面電極
３ａ〜３ｃ，４ａ〜４ｃ…第１，第２の表面電極を構成する層
５，６，７…絶縁層
８，９…外部電極
１１…グリーンシート
１２…サーミスタウエハー
１３ａ，１３ｂ，１３ｃ…表面電極を構成する層
１４…フォトレジスト層
１５…マスク
１６…フォトレジスト層
１７…マスク
１８…フォトレジスト層
１９…マスク
２０…ポリイミド膜
２１…マスク
２２…ポリイミド膜
２３…フォトレジスト層
２４…マスク
２５，２６…外部電極

Claims (1)

1. サーミスタ素体と、
   前記サーミスタ素体の一面上において一方端が互いに対向し、他方端が前記サーミスタ素体の端部に向かってそれぞれ延びるように形成された第１，第２の表面電極と、
   前記第１，第２の表面電極にそれぞれ電気的に接続されており、かつサーミスタ素体端部に形成された第１，第２の外部電極とを備え、
   前記第１，第２の表面電極が異なる電極材料からなる複数の層を積層した構造を有し、対向する各層の一方端間の距離が最下層から上方に向かうにつれて広がるように前記第１，第２の表面電極の一方端が階段状に形成されており、
   前記第１，第２の表面電極の階段状に形成された一方端の部分以外の前記第１，第２の表面電極の部分を被覆する絶縁層をさらに備える第１，第２の表面電極を構成する各層が、それぞれ異なるエッチング液で溶解する材料から形成されているチップ型サーミスタの抵抗値を修正する方法であって、
   前記第１，第２の表面電極の一方端の最下層より上方の所定層までの各層の端部を、チップ型サーミスタが所定の抵抗値となるように除去する工程を有し、かつ該工程において、
   除去すべき各層の構成材料に応じて異なるエッチング液を用い、各層の端部を上方層から下方層に順次エッチングにより除去することを特徴とするチップ型サーミスタの抵抗値修正方法。

Images