JP3766570B2 - 薄膜型抵抗器の構造 - Google Patents
薄膜型抵抗器の構造 Download PDFInfo
- Publication number
- JP3766570B2 JP3766570B2 JP23878699A JP23878699A JP3766570B2 JP 3766570 B2 JP3766570 B2 JP 3766570B2 JP 23878699 A JP23878699 A JP 23878699A JP 23878699 A JP23878699 A JP 23878699A JP 3766570 B2 JP3766570 B2 JP 3766570B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- resistance
- electrode
- cover coat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Non-Adjustable Resistors (AREA)
Description
【発明の属する技術分野】
本発明は、セラミック等の耐熱絶縁体の表面に、抵抗膜をスパッタリング又は真空蒸着等による薄膜形成法にて薄膜状に形成して成る薄膜型の抵抗器において、その構造に関するものである。
【0002】
【従来の技術と発明が解決しようとする課題】
一般に、この種の薄膜型抵抗器は、従来から良く知られているように、セラミック等の耐熱絶縁体の表面に、抵抗膜と、その両端に対する電極と、前記抵抗膜を覆うカバーコートとを形成するという構成であり、従来は、前記抵抗膜を、ニッケル・クロム合金による薄膜にしている(例えば、特開昭57−10907号公報等を参照)。
【0003】
しかし、このように、抵抗膜をニッケル・クロム合金による薄膜した場合、この薄膜は、ニッケル・クロム合金のスパッタリング又は真空蒸着等による薄膜形成法にて比較的容易に形成することができる利点を有するが、その反面、抵抗膜における抵抗値の時間の経過に伴う変化率、つまり、経時的な変化率が比較的大きいばかりか、抵抗膜における温度に対する変化率、つまり、抵抗温度特性(TCR)も可成り大きく、しかも、瞬間的に大きな電力がかかった場合における温度上昇による破壊が発生し易いと言う問題があった。
【0004】
本発明は、薄膜型の抵抗器において、抵抗値の経時的な変化率及び温度に対する変化率を、製造コストのアップを抑制したもとで、確実に小さくできるようにすると共に、瞬間的な大電力による破壊を低減した構造を提供することを技術的課題とするものである。
【0005】
【課題を解決するための手段】
この技術的課題を達成するため本発明は,
「耐熱絶縁体の表面に,抵抗膜と,その両端に対する電極と,前記抵抗膜及び電極の全体を覆うカバーコートとを形成して成る薄膜型抵抗器において,
前記抵抗膜を,タンタルによる薄膜にする一方,前記電極をニッケル・銅合金による薄膜にして前記抵抗膜における両端の表面に重ねて形成し,この電極の表面にバンプを,前記カバーコートを貫通してその表面により突出するように設ける。」
という構成にした。
【0006】
【発明の作用・効果】
このように、抵抗膜を、タンタルによる薄膜にしたことにより、このタンタルによる薄膜は、前記従来のニッケル・クロム合金による薄膜に比べて耐腐食性に優れているから、抵抗値の時間の経過に伴う変化率、つまり、経時的な変化率を確実に低減できる。
【0007】
しかも、前記タンタルによる薄膜の融点は、前記従来のニッケル・クロム合金による薄膜の融点よりも遥かに高いから、抵抗値の経時的な変化率及び温度に対する変化率を確実に小さくできると共に、瞬間的に大きな電力がかかった場合における温度上昇による破壊を確実に低減できるのである。
【0008】
これに加えて、前記抵抗膜の両端に対する電極を、ニッケル・銅合金による薄膜にして前記抵抗膜膜における両端の表面に重ねて形成したことにより、前記ニッケル・銅合金による薄膜を、前記抵抗膜のタンタルによる薄膜をスパッタリング等の薄膜形成法にて形成するときにおける密閉容器内において、前記前記抵抗膜のタンタルによる薄膜を形成した後に引き続いてスパッタリング等の薄膜形成法にて形成することができるから、製造コストのアップを回避できるのであり、しかも、タンタルによる抵抗膜に、ニッケル・銅合金による電極を重ねて形成することにより、その間における電気的な接続を良好にできるのである。
【0009】
ところで,前記各電極に,プリント基板等に対して電気的に接続するためのバンプを,前記カバーコートの表面から突出するように設けるには,前記カバーコートのうち各電極の部分に,前記バンプを設けるための抜き孔を穿設することが必要であり,この場合,前記カバーコートがガラス又は合成樹脂製のときには,このカバーコートに抜き孔を穿設することに,カバーコートの全体を覆う感光性レジスト膜の形成,このレジスト膜に対するホォトマスクを使用しての焼き付け及び現像,カバーコートに対するエッチング及びレジスト膜の除去を含むホォトリソを適用しなければならない。
【0010】
これに対し、請求項2に記載したように、前記カバーコートを、感光性を有するレジストにした場合には、カバーコートにバンプ用の抜き孔を穿設することが、前記感光性レジストによるカバーコートに対する直接の焼き付け及び現像によってでき、カバーコートに重ねて感光性レジスト膜を形成すること、及びカバーコートに対するエッチングを省略できるから、製造コストの低減を達成できるのである。
【0011】
【発明の実施の形態】
以下、本発明の実施の形態を図面について説明する。
【0012】
図1及び図2は、第1の実施の形態を示す。
【0013】
この図において、符号1は、セラミックにてチップ型にて構成した耐熱絶縁体を示し、この絶縁体1の表面(下面)には、タンタルによる薄膜の抵抗膜2が、絶縁体1の一端から他端に向かって延びるように形成されている。
【0014】
また、前記抵抗膜2の両端には、ニッケル・銅合金による薄膜の電極3が形成されている。
【0015】
更にまた,前記絶縁体1の表面は,耐熱性合成樹脂又はガラス等によるカバーコート4が,前記抵抗膜2及び両電極3の全体を覆うように形成されている。
【0016】
そして、前記両電極3の各々には、錫又は半田製の二つのバンプ5が、前記カバーコート7を貫通してその表面より突出するように設けられている。
【0017】
なお、前記抵抗膜2は、その両端に隣接する長さL1 の第1部分2aと、これ以外で略中央に位置する長さL2の第2部分2bとによって構成され、前記第1部分2aは、細長にしてジグザグ状に形成して、その抵抗を、前記第2部分2bよりも高くされ、また、前記第2部分2bには、抵抗膜2における抵抗値を所定の抵抗値になるように調整するためのトリミング溝6が刻設されている。
【0018】
このように、前記抵抗膜2を、タンタルによる薄膜にしたことにより、このタンタルによる薄膜は、前記従来のニッケル・クロム合金による薄膜に比べて耐腐食性に優れているから、抵抗値の時間の経過に伴う変化率、つまり、経時的な変化率を確実に低減でき、しかも、前記タンタルによる薄膜の融点は、前記従来のニッケル・クロム合金による薄膜の融点よりも遥かに高いから、抵抗値の経時的な変化率及び温度に対する変化率を確実に小さくできると共に、瞬間的に大きな電力がかかった場合における温度上昇による破壊を確実に低減できる。
【0019】
これに加えて、前記抵抗膜2の両端に対する電極3を、ニッケル・銅合金による薄膜にして前記抵抗膜2における両端の表面に重ねて形成したことにより、後述するように、前記ニッケル・銅合金による薄膜を、前記抵抗膜のタンタルによる薄膜をスパッタリング等の薄膜形成法にて形成するときにおける密閉容器内において、前記前記抵抗膜のタンタルによる薄膜を形成した後に引き続いてスパッタリング等の薄膜形成法にて形成することができ、しかも、抵抗膜2に対する両電極3の電気的を接続を良好にできる。
【0020】
そして、このうな構成の薄膜型抵抗器は、以下に述べ方法で製造される。
【0021】
すなわち、図3及び図4に示すように、チップ型の絶縁体1の多数個を縦横に並べて一体化して成る素材基板11を用意し、この素材基板11の表面全体に、図5に示すように、例えばタンタルによる抵抗膜用薄膜12と、これに重ねて例えばニッケル・銅合金による電極用薄膜13とを、スパッタリング又は真空蒸着等の薄膜形成法にて形成する。
【0022】
前記電極用薄膜13を形成するに際しては、先づ、素材基板11をこれに抵抗膜用薄膜12をスパッタリング又は真空蒸着等の薄膜形成法にて形成するときに使用した密閉容器から取り出すことなく、この密閉容器内に入れたままで、前記抵抗膜用薄膜12の形成に引き続いてこれに重ねて形成するという方法が採用される。
【0023】
これにより、抵抗膜用薄膜12に対して電極用薄膜13を強固に固着することができる。
【0024】
次いで、前記素材基板11の表面全体に、図6に示すように、感光性のレジスト膜14を形成し、このレジスト膜14に、図7に示すように、予め前記各電極3のパターンを形成したホォトマスク15を使用して焼き付け露光したのち、図8に示すように、現像し、そして、前記電極用薄膜13のうちレジスト膜14にて覆われていない部分をエッチングにて除去したのち、前記レジスト膜14を除去するというホォトリソを行うことにより、図9及び図10に示すように、素材基板11における各絶縁体1の箇所に左右一対の電極3を形成する。
【0025】
なお、この電極3を形成するためのホォトリソにおけるエッチングは、このエッチングに際してタンタルによる抵抗膜用薄膜2を腐食することがないようなエッチング液、例えば、硝酸及び硫酸の水溶液を使用する。
【0026】
次いで、前記素材基板11の表面全体に、図11に示すように、感光性のレジスト膜16を形成し、このレジスト膜16に、予め前記抵抗膜2のパターンを形成したホォトマスク17を使用して焼き付け露光したのち現像し、そして、前記抵抗膜用薄膜12のうちレジスト膜16にて覆われていない部分を、例えば、ふっ酸等のエッチング液によるエッチングにて除去したのち、前記レジスト膜16を除去するというホォトリソを行うことにより、図12及び図13に示すように、素材基板11における各絶縁体1の箇所に抵抗膜2を前記図2に示すようなパターンにして形成する。
【0027】
次いで、前記各チップ基板1における抵抗膜2の抵抗を測定しながら、その抵抗値が所定の抵抗値になるように当該抵抗膜2のうち第2部分2bにトリミング溝6を刻設するというトリミングを行う。
【0028】
このトリミングが完了すると、前記素材基板11の表面全体に、図14に示すように、ガラス又は耐熱性合成樹脂によるカバーコート4を形成し、このカバーコート4の表面に、図15に示すように、感光性のレジスト膜18を形成し、このレジスト膜18に、図16に示すように、予め後述する抜き孔7のパターンを形成したホォトマスク19を使用して焼き付け露光したのち、図17に示すように、現像し、そして、前記カバーコート4のうちレジスト膜18にて覆われていない部分をエッチングにて除去したのち、前記レジスト膜18を除去するというホォトリソを行うことにより、図18に示すように、前記カバーコート4のうち各電極3の箇所に、当該電極3の一部を露出する抜き孔7を穿設する。
【0029】
次いで、前記各電極3のうち前記抜き孔7内の部分に、金メッキ層8を無電解メッキ等にて形成したのち、前記各抜き孔7内に、図19に示すように、錫又は半田等の導電性ペースト20をスクリーン印刷等にて充填し、その溶融温度より高い温度に加熱したのち冷却することにより、前記各抜き孔7内に、電極3に接合したバンプ5を、図20に示すように、カバーコート10の表面より突出するように形成する。
【0030】
そして、前記素材基板11を、各絶縁体1の相互間における縦方向の境界線A1及び横方向の境界線A2に沿ってダイシングカッターにて切断して、図21に示すように、各絶縁体1ごとに分割することにより、前記図1及び図2に構造の薄膜型抵抗器を得ることができるのである。
【0031】
次に、図22〜図25は、第2の実施の形態を示す。
【0032】
この第2の実施の形態は、各絶縁体1に抵抗膜2を形成するまでは、前記第1の実施の形態と同じであるが、その後において、素材基板11の表面全体に、図22に示すように、カバーコートとして耐熱性合成樹脂による感光性レジスト膜4′を、当該レジスト膜4′にて抵抗膜2及各電極3の全体を覆うように形成し、このレジスト膜4′、図23に示すように、予め抜き孔7のパターンを形成したホォトマスク19を使用して焼き付け露光したのち現像することにより、図24に示すように、このレジスト膜4′のうち前記各電極3の箇所に、当該電極3の一部を露出する抜き孔7を穿設し、次いで、前記各電極3のうち前記抜き孔7内の部分に、前記第1の実施の形態と同様に、金メッキ層8を形成したのち、前記各抜き孔7内に錫又は半田等の導電性ペーストをスクリーン印刷等にて充填し、その溶融温度より高い温度に加熱したのち冷却することにより、図25に示すように、前記各抜き孔7内に、電極3に接合したバンプ5を、前記レジスト膜4′の表面より突出するように形成するものである。
【0033】
すなわち、この第2の実施の形態は、前記第1の実施の形態おけるカバーコート4を、耐熱性合成樹脂による感光性レジスト膜4′にして、これに対するパターンの焼き付け・現像によって、バンプ5を設けるための抜き孔7を形成するものであり、前記第1の実施の形態に比べて、カバーコートに加えて感光性レジスト膜を形成すること、及び、焼き付け・現像後においてエッチング処理することを省略できる。
【0034】
なお、前記各実施の形態は、抵抗膜2の両端に対する電極3に、バンプ5を設けて、このバンプ5にて、プリント基板等に対して半田接合するように構成した場合であったが、本発明は、これに限らず、図26の第3の実施の形態のように、絶縁体1の左右端面に、導電性ペーストによる側面電極5′を、前記電極3に電気的に導通するように設けて、この側面電極5′にて、プリント基板等に対して半田接合するように構成した場合にも適用できることは勿論である。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態による薄膜型抵抗器の拡大縦断正面図である。
【図2】図1の一部切欠底面図である。
【図3】前記薄膜型抵抗器の製造に使用する素材基板を示す斜視図である。
【図4】図1のIV−IV視拡大断面図である。
【図5】前記素材基板の表面に抵抗膜用薄膜と電極用薄膜とを形成した拡大断面図である。
【図6】前記素材基板の表面に電極形成用のレジスト膜を形成した拡大断面図である。
【図7】前記図6のレジスト膜に焼き付け露光している状態を示す拡大断面図である。
【図8】前記図6のレジスト膜を現像した状態を示す拡大断面図である。
【図9】前記素材基板に電極を形成した状態を示す斜視図である。
【図10】図9のX−X視拡大断面図である。
【図11】前記素材基板の表面に抵抗膜形成用のレジスト膜を形成した拡大断面図である。
【図12】前記素材基板に抵抗膜を形成した状態を示す斜視図である。
【図13】図12のXIII−XIII視拡大断面図である。
【図14】前記素材基板の表面にカバーコートを形成した拡大断面図である。
【図15】前記図14のカバーコートに抜き孔形成用のレジスト膜を形成した拡大断面図である。
【図16】前記図15のレジスト膜に焼き付け露光している状態を示す拡大断面図である。
【図17】前記図15のレジスト膜を現像した状態を示す拡大断面図である。
【図18】前記図14のカバーコートに抜き孔を穿設した状態を示す拡大断面図である。
【図19】前記抜き孔に導電性ペーストを充填した状態を示す拡大断面図である。
【図20】前記抜き孔にバンプを形成した状態を示す拡大断面図である。
【図21】前記素材基板を各絶縁体ごとに切断した状態を示す拡大断面図である。
【図22】本発明の第2の実施の形態による薄膜型抵抗器の製造に際して素材基板の表面にレジスト膜を形成した状態を示す縦断正面図である。
【図23】前記図22のレジスト膜に焼き付け露光している状態を示す拡大断面図である。
【図24】前記図22のレジスト膜に抜き孔を穿設した状態を示す拡大断面図である。
【図25】前記抜き孔にバンプを形成した状態を示す拡大断面図である。
【図26】本発明の第3の実施の形態による薄膜型抵抗器の拡大縦断正面図である。
【符号の説明】
1 チップ型絶縁体
2 抵抗膜
3 電極
4 カバーコート
5 バンプ
6 トリミング溝
7 抜き孔
8 金メッキ層
Claims (2)
- 耐熱絶縁体の表面に,抵抗膜と,その両端に対する電極と,前記抵抗膜及び電極の全体を覆うカバーコートとを形成して成る薄膜型抵抗器において,
前記抵抗膜を,タンタルによる薄膜にする一方,前記電極をニッケル・銅合金による薄膜にして前記抵抗膜における両端の表面に重ねて形成し,この電極の表面にバンプを,前記カバーコートを貫通してその表面により突出するように設けたことを特徴とする薄膜型抵抗器の構造。 - 前記請求項1において,前記カバーコートを,感光性を有するレジストにしたことを特徴とする薄膜型抵抗器の構造。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23878699A JP3766570B2 (ja) | 1999-08-25 | 1999-08-25 | 薄膜型抵抗器の構造 |
TW089115091A TW552596B (en) | 1999-07-30 | 2000-07-28 | Chip resistor and method of making the same |
US10/117,038 US20020118094A1 (en) | 1999-07-30 | 2002-04-08 | Chip resistor and method of making the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23878699A JP3766570B2 (ja) | 1999-08-25 | 1999-08-25 | 薄膜型抵抗器の構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001068301A JP2001068301A (ja) | 2001-03-16 |
JP3766570B2 true JP3766570B2 (ja) | 2006-04-12 |
Family
ID=17035271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23878699A Expired - Fee Related JP3766570B2 (ja) | 1999-07-30 | 1999-08-25 | 薄膜型抵抗器の構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3766570B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4622522B2 (ja) * | 2005-01-07 | 2011-02-02 | 住友金属鉱山株式会社 | 金属抵抗体材料、抵抗薄膜、スパッタリングターゲット、薄膜抵抗器およびその製造方法 |
JP2013232620A (ja) | 2012-01-27 | 2013-11-14 | Rohm Co Ltd | チップ部品 |
-
1999
- 1999-08-25 JP JP23878699A patent/JP3766570B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001068301A (ja) | 2001-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7327214B2 (en) | Chip resistor and method of making the same | |
JPH09190902A (ja) | チップ型抵抗器の構造及びその製造方法 | |
JP2005026525A (ja) | 配線基板および配線基板の製造方法 | |
JP3766570B2 (ja) | 薄膜型抵抗器の構造 | |
US20020118094A1 (en) | Chip resistor and method of making the same | |
JP2007048784A (ja) | チップ抵抗器とその製造方法 | |
JP4046178B2 (ja) | チップ抵抗器およびその製造方法 | |
JP3567144B2 (ja) | チップ形抵抗器およびその製造方法 | |
JP3928763B2 (ja) | 薄膜型チップ抵抗器の製造方法 | |
JP2004319195A (ja) | チップ型ヒューズ | |
JP4081873B2 (ja) | 抵抗器およびその製造方法 | |
JP3651179B2 (ja) | 抵抗器の製造方法 | |
JPH10321404A (ja) | 抵抗器およびその製造方法 | |
JP3913121B2 (ja) | 低い抵抗値を有するチップ抵抗器の製造方法 | |
JP4059967B2 (ja) | チップ型複合機能部品 | |
JP2023157576A (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
JP3223917B2 (ja) | 角形チップ抵抗器 | |
JP2002246206A (ja) | チップ抵抗器及びその製造方法 | |
JPH0831603A (ja) | 角形薄膜チップ抵抗器およびその製造方法 | |
JPH09115413A (ja) | チップ型ヒューズ抵抗器およびその製造方法 | |
KR100576848B1 (ko) | 칩 저항기의 제조방법 | |
JPH11111513A (ja) | チップ抵抗器の製造方法 | |
JP2000188204A (ja) | 抵抗器およびその製造方法 | |
JP2000068104A (ja) | チップ型電子部品の構造及びその製造方法 | |
JPH0497501A (ja) | 抵抗器及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060127 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120203 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |