JP2000348910A - チップ型サーミスタおよびチップ型サーミスタの抵抗値修正方法 - Google Patents

Abstract

(57)【要約】 【課題】 抵抗値のばらつきが少ないチップ型サーミス
タ、およびチップ型サーミスタの抵抗値修正方法を提供
する。 【解決手段】 チップ型サーミスタ１１の上面に形成さ
れた絶縁層１５に窓１５ａを備えている。この窓１５ａ
から露出する表面電極１３の一部１３ａを譲許すること
により、チップ型サーミスタ１１の抵抗値を修正する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、例えば温度補償
回路や温度検出素子に用いられる抵抗値の精度が良いチ
ップ型サーミスタ、およびチップ型サーミスタの抵抗値
修正方法に関する。

【０００２】

【従来の技術】従来、正もしくは負の抵抗温度特性を有
する半導体セラミックスを用いたチップ型サーミスタ
が、温度検出素子や温度補償回路などにおいて幅広く用
いられている。また、プリント回路基板などに容易に表
面実装し得るチップ型サーミスタとして、種々の構造の
ものが提案されている。

【０００３】従来のチップ型サーミスタを図７（ａ）、
図７（ｂ）、図７（ｃ）を参照して説明する。特開昭６
０−７６１０３号公報には、図７（ａ）に示すような、
表面電極３をレーザトリミングして抵抗値修正を行った
チップ型サーミスタ１が開示されている。チップ型サー
ミスタ１は、図７（ｂ）に示すように、半導体セラミッ
クスからなるサーミスタ素体２の一面上に表面電極３、
４を形成し、表面電極３、４のそれぞれの対向端部を覆
うように、ほうけい酸ガラス膜５を形成した後、所望の
抵抗値を有するように、表面電極３の一部６をレーザト
リミングで蒸発除去したものである。

【０００４】

【発明が解決しようとする課題】しかしながら、レーザ
トリミングにより、金属である電極３、４を蒸発させる
だけの大きなエネルギーを照射すると、発生する熱が表
面電極３下のサーミスタ素体２にまで伝わってサーミス
タ素体２を溶融したり、サーミスタ素体２にクラックを
発生させることがあり、所望の抵抗値を得ることが難し
かった。さらには、チップ型サーミスタ１の機械的強度
が劣化するという問題があった。

【０００５】また、表面電極３はサーミスタ素体２と接
しているため、サーミスタ素体２にダメージを与えずに
表面電極３およびほうけい酸ガラス膜５を溶解、蒸発さ
せることは困難であった。

【０００６】また、サーミスタ素体２にできるだけ熱を
伝えないように、高いエネルギーで瞬時にトリミングを
行うと、サーミスタ素体２のトリミング部とその近傍と
に大きな温度差が生じ、熱ストレスによるクラックが増
えるという問題があった。

【０００７】上述のように、従来のレーザトリミングで
抵抗値を修正するチップ型サーミスタ１では、抵抗値の
ばらつきが大きくならざるを得ず、所望の抵抗値のサー
ミスタを高精度に得ることができなかった。加えてチッ
プ型サーミスタ１は、レーザトリミング時にサーミスタ
素体２に発生するクラックのために機械的強度が低下し
ており、回路基板への実装時に機械的ストレスにより破
壊してしまうという問題があった。

【０００８】この発明の目的は、抵抗値精度が良いチッ
プ型サーミスタ、およびこのチップ型サーミスタにおけ
る抵抗値修正方法を提供することである。

【０００９】

【課題を解決するための手段】この第１の発明に係るチ
ップ型サーミスタは、サーミスタ素体と、このサーミス
タ素体の主面において互いに対向するように形成された
表面電極と、この表面電極をほぼ被覆するように前記サ
ーミスタ素体の主面に形成された絶縁層と、前記表面電
極にそれぞれ電気的に接続され、かつ前記サーミスタ素
体の両端部に形成された外部電極と、を備え、前記表面
電極は前記絶縁層から露出しており、その露出した位置
から表面電極が除去されていることを特徴とする。

【００１０】この第２の発明に係るチップ型サーミスタ
は、前記表面電極は、前記サーミスタ素体の主面に形成
された絶縁層を除去した個所から露出しており、かつ、
その露出した位置から表面電極が除去されていることを
特徴とする。

【００１１】この第３の発明に係るチップ型サーミスタ
は、前記表面電極は、前記サーミスタ素体の側面側にお
いて露出しており、かつ、その露出した位置から表面電
極が除去されていることを特徴とする。

【００１２】この第４の発明に係るチップ型サーミスタ
の抵抗値修正方法は、サーミスタ素体と、このサーミス
タ素体の主面において互いに対向するように形成された
表面電極と、この表面電極の一部を露出させ、かつ、こ
の表面電極をほぼ被覆するように前記サーミスタ素体の
主面に形成された絶縁層と、前記表面電極にそれぞれ電
気的に接続され、かつ前記サーミスタ素体の両端部に形
成された外部電極とを備えたチップ型サーミスタを準備
し、前記露出した表面電極の除去量を制御して前記外部
電極間の抵抗値を所望の抵抗値にすることを特徴とす
る。

【００１３】この第５の発明に係るチップ型サーミスタ
の抵抗値修正方法は、前記表面電極を除去する工程が、
前記サーミスタ素体の主面に形成された絶縁層を除去し
た個所から露出した表面電極を除去することにより行わ
れることを特徴とする。

【００１４】この第６の発明に係るチップ型サーミスタ
の抵抗値修正方法は、前記表面電極を除去する工程が、
前記サーミスタ素体の側面側において露出した表面電極
を除去することにより行われることを特徴とする。

【００１５】この第７の発明に係るチップ型サーミスタ
の抵抗値修正方法は、前記表面電極を除去する工程が、
エッチングにより行われることを特徴とする。

【００１６】これにより、サーミスタ素体にレーザーに
よる熱ストレスを与えることなく抵抗値修正を行なうこ
とができ、抵抗値のばらつきが小さく、かつ機械的強度
の高いチップ型サーミスタを高精度に得ることができ
る。

【００１７】

【発明の実施の形態】

【００１８】

【実施例１】この発明における一つの実施の形態につい
て、図１（ａ）、図１（ｂ）、図１（ｃ）に示すチップ
型サーミスタ１１を参考に説明する。

【００１９】チップ型サーミスタ１１は、半導体セラミ
ックスよりなるサーミスタ素体１２と、このサーミスタ
素体１２の上面に形成された表面電極１３、１４と、こ
の表面電極１３、１４を被覆するようにサーミスタ素体
１２の上面のほぼ全面に形成された絶縁層１５およびサ
ーミスタ素体１２の下面全面に形成された絶縁層１６
と、サーミスタ素体１２の両端部に形成された外部電極
１７、１８とからなる。

【００２０】表面電極１３、１４は、例えばＮｉ−Ｃｒ
合金、Ａｇなどで形成されている。これらの金属で、Ｎ
ｉ−Ｃｒ合金（第１層）、Ａｇ層（第２層）からなる２
層の積層膜により構成してもよい。表面電極１３、１４
は、スクリーン印刷などの厚膜工法でもよいが、好まし
くは、蒸着、スパッタリング、もしくは電気メッキなど
の薄膜形成法により、より正確な形状を有するように形
成される。

【００２１】絶縁層１５、１６は、例えば感光性ポリイ
ミドなどの耐熱性樹脂を用いて形成され、一部を露光さ
せることにより、表面電極１３の一部１３ａが露出する
ように、窓１５ａが設けられている。ここで耐熱性樹脂
とは、１５０℃の温度に耐え得る程度の耐熱性、詳しく
は、ＡＳＴＭ法Ｄ６４８による熱変形温度が１５０℃以
上である樹脂をいうものとする。絶縁層１５、１６は、
好ましくは、耐熱性樹脂をスピンコートすることにより
均一な厚みに形成される。

【００２２】外部電極１７、１８は、下地層１７ａ、１
８ａと、外側層１７ｂ、１ｂとを積層した構造を有す
る。下地層１７ａ、１８ａは、表面電極１３、１４との
接合性に優れた導電性材料により構成され、その種類に
ついては、表面電極１３、１４の材料によって適宜選択
される。具体的には、Ｎｉ−Ｃｒ合金、Ａｇなどがあ
り、この他、第１層としてＮｉ−Ｃｒ合金、第２層とし
てＡｇからなる２層構造のものがある。また、外側層１
７ｂ、１８ｂは、半田付け性に優れた材料、Ｓｎ，Ｐ
ｂ，Ｓｎ−Ｐｂ合金などで構成することができる。さら
に、下地層１７ａ、１８ａと外側層１７ｂ、１８ｂとの
間に、下地層を保護し、かつ外側層との付着強度に優れ
た中間層を、例えばＮｉなどにより形成してもよい。

【００２３】チップ型サーミスタ１１では、表面電極１
３、１４の対向面積および対向距離により抵抗値が決定
されるため、表面電極１３、１４を正確に形成すること
ができれば設計値に近い抵抗値のサーミスタ２１を得る
ことができる。表面電極１３、１４の形成寸法精度を高
めても、サーミスタ素体１２の固有抵抗、大きさのばら
つきが発生し、チップ型サーミスタ１１の抵抗値を十分
に高めることは困難である。ところが、この発明のチッ
プ型サーミスタ１１では、表面電極１３の主面の一部１
３ａが絶縁層１５で被覆されずに外部に露出されてお
り、かつ、この露出した表面電極１３の一部１３ａが除
去されている。すなわち、チップ型サーミスタ１１の上
面に形成された絶縁層１５に窓１５ａを備えており、窓
１５ａから露出する表面電極１３の一部１３ａを除去す
ることにより、チップ型サーミスタ１１の抵抗値が設計
抵抗値もしくはその許容誤差範囲の抵抗値となるように
調整され、抵抗値を高精度に制御することができる。

【００２４】なお、上記表面電極１３の一部１３ａを除
去する方法については、表面電極１３、１４を覆う絶縁
層１５に窓１５ａを形成しておき、この窓１５ａを通じ
て酸を用いたエッチングで行なう。電極除去方法として
は、その他、サンドブラスト法や、不活性ガスやイオン
を用いたスパッタリンクによるドライエッチング法、さ
らに反応性ガスを用いたリアクティブ・イオン・エッチ
ング法などでも行うことができる。

【００２５】また、上記表面電極１３の一部１３ａを除
去する態様については、その除去部分は、一方の表面電
極１３の一ヶ所のみに限定される理由はなく、複数箇所
設けてもよい。すなわち、図２に示すチップ型サーミス
タ１１ａのように、さらに窓１５ｂを通じて表面電極１
４の一部１４ａが除去され、二ヶ所の除去部分により所
望の抵抗値が得られるように調整されていてもよい。

【００２６】さらに、図３に示すチップ型サーミスタ１
１ｂのように、窓１５ａを通じて除去される表面電極１
３の一部１３ｂは、窓１５ａから露出した表面電極１３
に加えて、さらにエッチングを進行させ、絶縁層１５下
の表面電極１３に至って除去部分を形成してもよい。エ
ッチング量は、酸水溶液をエッチング液に用い、エッチ
ング液への浸漬時間や酸濃度を変更することにより、適
宜選択することができる。この場合、抵抗値の調整幅を
大きくすることができる。

【００２７】次に、チップ型サーミスタ１１についての
具体的な実施例につき、図４（ａ）〜（ｎ）を参照して
説明する。

【００２８】上記チップ型サーミスタ１１は以下の製造
方法にて作製される。まず、Ｍｎ酸化物、Ｎｉ酸化物お
よびＣｏ酸化物をバインダーと共に混練し、スラリーを
調製し、これをドクターブレード法によりシート状に成
形し、６５×６５ｍｍの平面形状を有するようにカット
し、矩形のグリーンシートを得た。このグリーンシート
を複数枚積層し、圧着した後、１３００℃で１時間の条
件で焼成し、図４（ａ）に示す５０×５０×０．５ｍｍ
の寸法のサーミスタウエハー１９を得た。

【００２９】次に、図４（ｂ）に示すように、ウエハー
１９の上面の全面にＡｇ膜を、スパッタリングにて０．
５μｍの厚みとなるように形成し、電極膜２０を形成し
た。この電極膜２０は最終的に表面電極１３、１４を形
成するものである。

【００３０】さらに、図４（ｃ）に示すように、電極膜
２０上に、フォトレジスト材をスピンコートし、厚み１
μｍのフォトレジスト層２１を形成した。そして、図４
（ｄ）に示すように、フォトレジスト層２１上に所定形
状のマスク２２ａを当接し、露光した。図４（ｅ）にマ
スク２２ａの平面形状を示す。

【００３１】次に、露光後に、溶剤を用いて、図４
（ｆ）に示すように、フォトレジスト層２１をパターニ
ングした。続いて、電極膜２０のうち、フォトレジスト
層２１で覆われていない部分のＡｇ膜を硝酸水溶液でエ
ッチングして除去し、図４（ｇ）に示すように、電極膜
２０ａをパターニングした。

【００３２】さらに、パターニングされた電極膜２０ａ
上に残存しているフォトレジスト層２１を溶剤にて除去
し、図４（ｈ）に示すように、サーミスタウエハー１９
上にパターニングされた電極膜２０ａを得た。電極膜２
０ａ同志の距離Ｗ１を２００μｍとし、この距離Ｗ１
は、個々のサーミスタ素子部分における一対の表面電極
１３、１４間の対向距離となる。

【００３３】その後、サーミスタウエハー１９内におけ
る電極膜２０ａ、２０ａ間（個々のサーミスタ素子部
分）の抵抗値を測定した。

【００３４】次に、図４（ｉ）に示すように、上記サー
ミスタウエハー１９の上面に絶縁層１５として４μｍの
厚みの感光性ポリイミド膜をスピンコートにより形成
し、さらに、図４（ｊ）に示すように、この感光性ポリ
イミド膜に窓１５ａが形成されるよう、感光性ポリイミ
ド膜上にマスク２２ｂを当てて露光して現像し、溶剤で
除去した。窓１５ａは、最終的に窓１５ａから露出する
表面電極１３を除去し、測定した個々のサーミスタ素子
部分を所定の抵抗値に調整するものである。したがっ
て、窓１５ａは、あらかじめ電極膜２０ａの露出部分で
抵抗値調整に必要なエッチングができるよう、所定の位
置に所定の大きさで形成する。この窓１５ａの大きさま
たは窓１５ａの電極膜２０ａに対する位置は、先に測定
した電極膜２０ａ、２０ａ間の抵抗値に基づいて決定さ
れる。図４（ｋ）に絶縁層１５である感光性ポリイミド
膜に窓１５ａが形成されたサーミスタウエハー１９の平
面形状を示す。

【００３５】また、上記サーミスタウエハー１９の下面
にも絶縁層１６として４μｍの厚みのポリイミド膜をス
ピンコーティングにより形成し、サーミスタウエハー１
９上下面のポリイミド膜を４００℃で熱処理して硬化さ
せた。

【００３６】その後、上下面に絶縁層１５、１６を形成
したサーミスタウエハー１９の上面に、ダイヤモンド刃
を１ｋｇ・ｆの圧力で押圧しながら、縦溝Ｃ、横溝Ｄを
形成した。この縦溝Ｃ、横溝Ｄは、最終的に得られるサ
ーミスタ素体１２の長辺、短辺にあたるもので、図４
（ｋ）の点線で示す位置に、それぞれ１ｍｍ、０．５ｍ
ｍの間隔で直交するように形成した。

【００３７】しかる後、図４（ｌ）に示すように、上記
サーミスタウエハー１９を縦溝Ｃに沿って短冊状に分割
した。この短冊状のウエハー分割体２３の幅Ｗ２は、サ
ーミスタウエハー１９を個々に分割したサーミスタ素体
１２の長辺の長さとなる。

【００３８】さらに、図４（ｍ）に示すように、上記短
冊状のウエハー分割体２３の両側面に、それぞれ０．５
μｍのＮｉ−ＣｒおよびＡｇ積層膜１７ａ、１８ａを形
成した。さらに、下地層の積層膜１７ａ、１８ａ上に、
湿式電解メッキにより、外側層のＮｉ膜（図示せず）お
よびＳｎ膜１７ｂ、１８ｂをそれぞれ２μｍの厚みとな
るように形成した。

【００３９】なお、下地層を印刷またはディッピングで
付与する方法もあるが、次の工程で２回目のブレイクを
しやすいよう、下地層はできるだけ薄くしかもオーミッ
ク性、剥離強度などが十分である必要がある。これに
は、スパッタリングまたは蒸着が好ましい。また、この
下地層の上にメッキ上地層を形成するには、この下地層
はＡｇやＡｕのように導電性が高く、空気中などで酸化
しない金属が望ましい。Ｎｉ−Ｃｒ合金膜のように、酸
化しやすい金属を下地層とする際には、その上層にＡｇ
やＡｕなどを形成しておいたほうがよい。

【００４０】さらに、外部電極１７、１８を形成した上
記短冊状のウエハー分割体２３を図４（ｋ）、図４
（ｌ）の横溝Ｄに沿って分割し、複数のサーミスタ素子
２４を得た。このサーミスタ素子２４の正面図を図４
（ｎ）に示す。このとき、サーミスタ素体１２の寸法
は、長辺１ｍｍ、短辺０．５ｍｍ、厚み０．５ｍｍであ
った。なお、このサーミスタ素子２４は、抵抗値が所望
の抵抗値より１〜５％低くなるように作製した。

【００４１】サーミスタ素子２４は、上述のように、所
望の抵抗値よりいくらか低い抵抗値に作製されている。
そこで、所定の抵抗値に調整するため、絶縁層１５の窓
１５ａから外部に露出している表面電極１３の一部１３
ａを除去した。この表面電極１３の一部１３ａを除去す
る方法は、酸によるエッチングにより行なった。すなわ
ち、サーミスタ素子２４を硝酸水溶液に浸漬し、絶縁層
１５の窓１５ａから露出した表面電極１３をエッチング
し、表面電極１３の一部１３ａを除去した。その後、純
水で洗浄することにより、図１（ａ）に示すようなチッ
プ型サースタ１１を得た。

【００４２】このようにして得られたチップ型サーミス
タ１１の抵抗値が所望の抵抗値よりまだ低い場合は、さ
らにエッチングを進行させ、チップ型サーミスタ１１の
抵抗値が設計値もしくはその許容誤差範囲の抵抗値とな
るように、除去部分のエッチング量を調整すればよい。

【００４３】なお、上記実施例で、表面電極１３、１４
を覆う絶縁層１５として感光性ポリイミド膜を用いた
が、感光性のあるガラスペーストをスクリーン印刷して
もよい。また、サーミスタウエハー１９をスクライブ法
で分割したが、縦溝Ｃ、横溝Ｄに沿ってダイシングソウ
で切断してもよい。

【００４４】また、露出した表面電極１３を除去する方
法として、サンドブラスト法やドライエッチング法、さ
らにリアクティブ・イオン・エッチング法なども用いる
ことができる。

【００４５】

【実施例２】この発明における他の実施の形態につい
て、図５（ａ）、図５（ｂ）、図５（ｃ）に示すチップ
型サーミスタ３１を参考に説明する。ただし、実施例１
のチップ型サーミスタ１１と同一のものについては同一
の符号を付し、詳細な説明を省略する。

【００４６】チップ型サーミスタ３１は、チップ型サー
ミスタ１１と同様、半導体セラミックスよりなるサーミ
スタ素体１２と、このサーミスタ素体１２の上面に形成
された表面電極３３、３４と、この表面電極３３、３４
を被覆するようにサーミスタ素体１２の上面全面に形成
された絶縁層１５およびサーミスタ素体１２の下面全面
に形成された絶縁層１６と、サーミスタ素体１２の端面
に形成された外部電極１７、１８とからなる。

【００４７】チップ型サーミスタ３１では、絶縁層１５
から露出する表面電極３３、３４の一部３３ａ、３３
ｂ、３４ａ、３４ｂを除去することにより、チップ型サ
ーミスタ３１の抵抗値が設計抵抗値もしくはその許容誤
差範囲の抵抗値になるように調整している。すなわち、
表面電極３３、３４の一部３３ａ、３３ｂ、３４ａ、３
４ｂ、この場合は表面電極３３、３４の両側縁が、絶縁
層１５で被覆されずにサーミスタ素体１２の側面側にお
いて外部に露出しており、かつ、この露出した表面電極
３３、３４の一部３３ａ、３３ｂ、３４ａ、３４ｂがサ
ーミスタ素体１２の上面内方に向かって除去されてい
る。

【００４８】なお、上記表面電極３３、３４の一部３３
ａ、３３ｂ、３４ａ、３４ｂを除去する方法について
は、表面電極３３、３４の両側縁をサーミスタ素体１２
の側面側において露出するように形成しておき、このサ
ーミスタ素体１２の側面側において露出した表面電極３
３、３４を、酸を用いたエッチングによりサーミスタ素
体１２の上面内方に向かって除去していく。

【００４９】また、上記表面電極３３、３４の一部３３
ａ、３３ｂ、３４ａ、３４ｂを除去する態様について
は、その除去部分は、必ずしも一対の表面電極３３、３
４の両側縁四ヶ所に形成される必要はなく、両側縁の少
なくとも一部を除去すればよい。すなわち、図６（ａ）
に示すチップ型サーミスタ３１ａのように、まず、図６
（ｂ）に示すように、表面電極３３、３４のうち、表面
電極３３の一方側縁の一部３３ｃがサーミスタ素体１２
の側面側に露出するように形成しておき、この露出した
位置からサーミスタ素体１２の上面内方に向かって表面
電極３３の一部３３ｃを除去し、除去部分の大きさによ
り抵抗値修正を行なってもよい。

【００５０】なお、表面電極３３、３４の一部３３ａ、
３３ｂ、３４ａ、３４ｂのエッチング量は、酸水溶液を
エッチング液に用い、エッチング液への浸漬時間や酸濃
度を変更することにより、適宜選択することができる。

【００５１】

【発明の効果】以上述べたように、この発明であるチッ
プ型サーミスタは、絶縁層から表面電極を露出させてお
き、その露出した表面電極を除去して抵抗値を調整す
る。この抵抗値修正方法によれば、レーザトリミングに
よる抵抗値調整のように、熱ストレスでサーミスタ素体
にクラックが発生することがない。したがって、より高
精度の抵抗値修正を行なうことができ、所望の抵抗値の
チップ型サーミスタを高精度に得ることができる。

【００５２】これにより、抵抗値が設計値に近接したチ
ップ型サーミスタを判別するという煩雑な作業が軽減さ
れ、生産性が向上する。

【００５３】さらに、このチップ型サーミスタは機械的
強度が高く、回路基板へ実装する際の熱ストレスよって
も壊れにくい。

【図面の簡単な説明】

【図１】この発明に係る一つの実施の形態のチップ型サ
ーミスタを示しており、（ａ）は斜視図、（ｂ）は平面
図、（ｃ）は断面図および表面電極を除去した状態の拡
大斜視図である。

【図２】図１のチップ型サーミスタの一つの変形例を示
す平面図である。

【図３】図１のチップ型サーミスタの他の変形例を示す
平面図である。

【図４】図１に示したチップ型サーミスタの製造方法の
説明図である。

【図５】この発明に係る他の実施の形態のチップ型サー
ミスタを示しており、（ａ）は斜視図、（ｂ）は平面
図、（ｃ）は断面図である。

【図６】図５のチップ型サーミスタの一つの変形例を示
しており、（ａ）は表面電極を除去した後の平面図、
（ｂ）は表面電極を除去する前の平面図である。

【図７】従来例のチップ型サーミスタを示しており、
（ａ）は抵抗値修正後の斜視図、（ｂ）は抵抗値修正前
の斜視図である。

【符号の説明】

１１、３１ チップ
型サーミスタ １２ サーミ
スタ素体 １３、１４、 表面電
極 １３ａ、１３ｂ、１４ａ、３３ａ、３３ｂ、３３ｃ、３
４ａ、３４ｂ 表面電極の一部 １５、１６ 絶縁層 １５ａ 窓 １７、１８ 外部電
極

Claims (7)

【特許請求の範囲】
1. 【請求項１】 サーミスタ素体と、このサーミスタ素体
   の主面において互いに対向するように形成された表面電
   極と、この表面電極をほぼ被覆するように前記サーミス
   タ素体の主面に形成された絶縁層と、前記表面電極にそ
   れぞれ電気的に接続され、かつ前記サーミスタ素体の両
   端部に形成された外部電極と、を備え、 前記表面電極は、前記絶縁層から露出しており、その露
   出した位置から表面電極が除去されていることを特徴と
   するチップ型サーミスタ。
2. 【請求項２】 前記表面電極は、前記サーミスタ素体の
   主面に形成された絶縁層を除去した個所から露出してお
   り、かつ、その露出した位置から表面電極が除去されて
   いることを特徴とする請求項１記載のチップ型サーミス
   タ。
3. 【請求項３】 前記表面電極は、前記サーミスタ素体の
   側面側において露出しており、かつ、その露出した位置
   から表面電極が除去されていることを特徴とする請求項
   １記載のチップ型サーミスタ。
4. 【請求項４】 サーミスタ素体と、このサーミスタ素体
   の主面において互いに対向するように形成された表面電
   極と、この表面電極の一部を露出させ、かつ、この表面
   電極をほぼ被覆するように前記サーミスタ素体の主面に
   形成された絶縁層と、前記表面電極にそれぞれ電気的に
   接続され、かつ前記サーミスタ素体の両端部に形成され
   た外部電極とを備えたチップ型サーミスタを準備し、 前記露出した表面電極の除去量を制御して前記外部電極
   間の抵抗値を所望の抵抗値にすることを特徴とするチッ
   プ型サーミスタの抵抗値修正方法。
5. 【請求項５】 前記表面電極を除去する工程が、前記サ
   ーミスタ素体の主面に形成された絶縁層を除去した個所
   から露出した表面電極を除去することにより行われるこ
   とを特徴とする請求項４記載のチップ型サーミスタの抵
   抗値修正方法。
6. 【請求項６】 前記表面電極を除去する工程が、前記サ
   ーミスタ素体の側面側において露出した表面電極を除去
   することにより行われることを特徴とする請求項４記載
   のチップ型サーミスタの抵抗値修正方法。
7. 【請求項７】 前記表面電極を除去する工程が、エッチ
   ングにより行われることを特徴とする請求項４から請求
   項６のいずれかに記載のチップ型サーミスタの抵抗値修
   正方法。