JP4058941B2 - チップ型サーミスタおよびその製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明は、チップ型サーミスタおよびその製造方法、特に、サーミスタ素体の内部あるいは表面に感光性導電ペーストからなる抵抗値用電極を有するチップ型サーミスタおよびその製造方法に関する。
【０００２】
【従来の技術】
従来例として、図５、図６に示すチップ型サーミスタを用いて説明する。
図５に示すチップ型サーミスタ１は、サーミスタ素体２と、このサーミスタ素体２の内部に形成された内部電極３、３と、サーミスタ素体２の両端部に形成され、かつ前記内部電極３、３に電気的に接続された外部電極４、４とからなる。
【０００３】
図６に示すチップ型サーミスタ１１は、サーミスタ素体１２と、このサーミスタ素体１２の表面に形成された表面電極１３、１３と、この表面電極１３、１３を覆うようにサーミスタ素体１２の表面に形成された絶縁層１４と、サーミスタ素体１２の両端部に形成され、かつ前記表面電極１３、１３に電気的に接続された外部電極１５、１５とからなる。外部電極１５、１５は、下地層１５ａ、１５ａと、その上に形成されたメッキ膜１５ｂ、１５ｂとからなる。
【０００４】
【発明が解決しようとする課題】
上記チップ型サーミスタ１では、通常、内部電極３、３は、導電性ペーストをスクリーン印刷などで塗布することにより形成される。具体的には、セラミックグリーンシートの上に電極パターン形状に対応した孔の開いたスクリーンを設置し、このスクリーンの上に導電性ペーストを載せてスキージで押圧することにより、導電性ペーストが前記スクリーンの孔から押し出されてセラミックグリーンシートに印刷される。
【０００５】
スクリーン印刷は、コストが低い。しかしながら、印刷時、導電性ペーストが滲んだり、スキージから受ける圧力によってスクリーンが歪み、孔の形状が変化して、印刷された図形の形状が歪むことがある。また、膜の均一性のためには、ある程度の膜厚が必要であり、均一な薄膜形成が難しいなど、内部電極３、３の形成精度が低い。
【０００６】
したがって、抵抗率などの電気的特性が変化しやすく、チップ型サーミスタ１の抵抗値がばらつくという問題があった。
【０００７】
上記チップ型サーミスタ１１では、通常、表面電極１３、１３は、薄膜形成の後、フォトリソグラフィ法により形成される。具体的には、セラミックウエハの上にスパッタ、蒸着、めっきなどの薄膜工法で電極膜を形成し、この電極膜の上にフォトレジスト層を形成した後、所定形状のマスクを当てて露光、現像し、フォトレジスト層をパターニングする。さらに、フォトレジスト層で覆われていない電極膜をエッチングして除去し、電極パターンを形成した後、この電極パターンの上に残存しているフォトレジスト層を溶剤にて除去する。
【０００８】
スパッタや蒸着で電極膜を形成する場合、セラミックウエハは、真空高温状態にさらされる。すると、セラミックウエハの材料は比較的不安定な酸化物であることから、サーミスタ素体１２の電気的特性が変化しやすい。
【０００９】
また、めっきで電極膜を形成する場合、セラミックウエハがめっき液により溶解することがある。すると、サーミスタ素体１２と表面電極１３、１３との電気的接触が損なわれたり、接着強度が低くなり、その結果、サーミスタ素体１２の電気的特性が変化したり、チップ型サーミスタ１１の機械的強度が低下することがある。
【００１０】
さらに、フォトリソグラフィ法は、微細加工が可能であり、精度よく電極パターンを形成することができるが、フォトレジスト層を形成するなど工程が複雑で、コストが高い。また、フォトレジスト層のパターン形成や、不要な電極膜やフォトレジスト層を除去する際、通常、酸性の溶剤を用いてエッチングするが、その際、セラミックウエハが酸に侵され、チップ型サーミスタ１１の抵抗値がばらつくという問題があった。
【００１１】
この発明の目的は、抵抗値用電極を低コスト、高精度に形成した、抵抗値のばらつきの小さいチップ型サーミスタおよびその製造方法を提供することである。
【００１２】
【課題を解決するための手段】
この第１の発明に係るチップ型サーミスタの製造方法は、Ｍｎ化合物を含むセラミックグリーンシートを積層、圧着した後、焼成して、セラミックウエハを準備する工程と、前記セラミックウエハ表面に感光性導電ペーストを塗布して電極膜を形成する工程と、前記電極膜上に所定形状のマスクを当接し、露光した後、アルカリ性の溶剤を用いて現像して、電極膜をパターニングする工程と、前記セラミックウエハを焼成し、チップ状に切断して、表面に抵抗値用電極を有するチップ状のサーミスタ素体を得る工程と、前記サーミスタ素体の両端面に、前記抵抗値用電極と電気的に接続する外部電極を形成する工程と、からなることを特徴とする。
また、第２の発明に係るチップ型サーミスタは、第１の発明に係るチップ型サーミスタの製造方法によって作製されることを特徴とする。
【００２１】
これにより、導電性ペースト塗布よりも精度よく、かつ、薄膜形成してフォトリソグラフィ法を用いるよりも低コストに、チップ型サーミスタの抵抗値用電極を形成することができる。
【００２２】
【発明の実施の形態】
【００２３】
【実施例１】
この発明における一つの実施の形態について、図１に示すチップ型サーミスタ２１を参考に説明する。
チップ型サーミスタ２１は、半導体セラミックスよりなるサーミスタ素体２２と、このサーミスタ素体２２の内部に形成された内部電極２３、２３と、サーミスタ素体２２の端面に内部電極２３、２３と電気的に接続して形成された外部電極２４、２４とからなる。
【００２４】
サーミスタ素体２２は、Ｍｎ，Ｎｉ，Ｃｏなどの酸化物を主成分とするセラミック原料を用いて所定厚みのセラミックグリーンシートを作製し、このセラミックグリーンシートを必要枚数積層し、圧着して一体化した後、焼成し、所定サイズのチップ状に切断したものである。
【００２５】
内部電極２３、２３は、積層されたセラミックグリーンシートのうち最外層を除く適宜のセラミックグリーンシートの表面に、金属粉と感光性樹脂を含む感光性導電ペーストを塗布した後、フォトリソグラフィ法で内部電極パターンを形成したものである。
【００２６】
外部電極２４、２４は、サーミスタ素体２２の両端部に、内部電極２３、２３と電気的に接続する下地層２４ａ、２４ａと、その上にメッキ膜２４ｂ、２４ｂを形成したものである。
【００２７】
上記チップ型サーミスタ２１の製造方法について、図２（ａ）〜（ｄ）を参考に説明する。
まず、Ｍｎ化合物、Ｎｉ化合物およびＣｏ化合物をバインダーと共に混練し、スラリーを調製し、これをドクターブレード法によりシート状に成形し、６５×６５ｍｍの平面形状を有するようにカットし、セラミックグリーンシートを得る。
【００２８】
次に、図２（ａ）に示すように、セラミックグリーンシート２５の上面全面にＡｇと酸塩基を含む感光性樹脂を主成分とする光可溶化タイプの感光性導電ペーストを塗布し、約８０℃で１５〜２０分程度乾燥させ、電極膜２６を形成する。この電極膜２６は最終的に内部電極２３、２３を形成するものである。
【００２９】
さらに、図２(ｂ)に示すように、電極膜２６上に所定形状のマスク２７を当接し、露光する。次に、炭酸ナトリウム溶液を用いて現像し、電極膜２６をパターニングする。これにより、図２（ｃ）に示すような、電極パターン２６ａが形成されたセラミックグリーンシート２５ａを得ることができる。電極パターン２６ａは、複数の内部電極２３、２３が集合した形状を有する。
【００３０】
続いて、図２（ｄ）に示すように、セラミックグリーンシート２５を、電極パターン２６ａが形成されたセラミックグリーンシート２５ａを挟んで必要枚数積層し、所定厚みになるように油圧プレス機で圧着、一体化する。なお、電極パターン２６ａが形成されたセラミックグリーンシート２５ａは、求められる特性に応じて、セラミックグリーンシート２５を介して必要枚数積層する。
【００３１】
次に、その圧着体を、１２００℃で１時間焼成した後、図２（ｄ）に一点鎖線で示すように、１．０×０．５×０．５ｍｍのチップ形状に切断する。
【００３２】
その後、この内部電極２３、２３が形成されたチップ状のサーミスタ素体２２の両端面に、内部電極２３、２３と電気的に接続するように、外部電極２４、２４の下地層２４ａ、２４ａとして、Ａｇペーストを焼付ける。さらに、下地層２４ａ、２４ａの上に、電解メッキにより、Ｎｉ、次いでＳｎのメッキ膜２４ｂ、２４ｂを形成することにより、図１に示すようなチップ型サーミスタ２１を得ることができる。
【００３３】
続いて、このチップ型サーミスタ２１を５０個作製し、電極形成精度と抵抗値のばらつきを調べる。なお、比較例として、従来例のチップ型サーミスタ１についても、同様に電極形成精度と抵抗値のばらつきを調べ、その結果を表１に示す。
【００３４】
【表１】
【００３５】
チップ型サーミスタ２１は、フォトリソグラフィ法により内部電極２３、２３を形成している。したがって、導電性ペーストをスクリーン印刷して内部電極３、３を形成した比較例のチップ型サーミスタ１と比べ、内部電極の滲みや図形の歪みが生じにくく、内部電極２３、２３の形成精度が高い。したがって、抵抗率などの電気的特性が変化しにくい。
【００３６】
さらに、フォトリソグラフィ法について、チップ型サーミスタ２１の内部電極２３、２３形成方法と、従来例のチップ型サーミスタ１１の表面電極１３、１３形成方法とを比較する。
【００３７】
比較例のチップ型サーミスタ１１は、スパッタ、蒸着、めっきなどで薄膜形成した電極膜の上に、フォトレジスト層１８を形成し、そのフォトレジスト層１８を露光、現像してパターニングし、さらに不要な電極膜１７およびフォトレジスト層１８ａを酸性の溶剤で除去することにより、表面電極１３、１３を形成している。
【００３８】
一方、本発明のチップ型サーミスタ２１は、感光性導電ペーストを用いることにより、フォトレジスト層を形成する工程、不要な電極膜およびフォトレジスト層を除去する工程が不要となる。すなわち、電極膜２６に直接マスク２７を当接して、露光、現像する工程だけで、内部電極２３、２３をパターン形成でき、比較例のチップ型サーミスタ１１と比べ、工程が簡素化できる。
【００３９】
また、チップ型サーミスタ２１は、感光性導電ペーストを塗布して電極膜２６を形成し、エアー雰囲気で焼成している。したがって、スパッタ、蒸着、めっきなどで電極膜１７を形成した比較例のチップ型サーミスタ１１と比べ、サーミスタ素体２２が真空高温状態にさらされたり、溶解したりしにくく、サーミスタ素体２２の電気的特性が変化したり、チップ型サーミスタ２１の機械的強度が低下しにくい。
【００４０】
さらに、チップ型サーミスタ２１は、電極膜２６にマスク２７を当接して、露光、現像する工程において、炭酸ナトリウム水溶液などのアルカリ性の現像液を用いることにより、サーミスタ素体２２が酸性の溶剤に触れることがなく、酸による溶解が起こらない。
【００４１】
【参考例１】
この発明における他の参考となる実施の形態について、図３に示すチップ型サーミスタ３１を参考に説明する。チップ型サーミスタ３１は、半導体セラミックスよりなるサーミスタ素体３２と、このサーミスタ素体３２の上面に形成された表面電極３３、３３と、この表面電極３３、３３を被覆するようにサーミスタ素体３２の上面全面に形成された絶縁層３４と、サーミスタ素体３２の端面に表面電極３３、３３と電気的に接続して形成された外部電極３５、３５とからなる。
【００４２】
チップ型サーミスタ３１は、抵抗値用電極として、実施例１のチップ型サーミスタ２１が内部電極２３、２３を有しているのに対し、サーミスタ素体３２の表面に表面電極３３、３３を有している。
【００４３】
サーミスタ素体３２は、Ｍｎ，Ｎｉ，Ｃｏなどの酸化物を主成分とするセラミックグリーンシートを必要枚数積層、圧着した後、焼成してセラミックウエハを作製し、所定サイズのチップ状に切断したものである。
【００４４】
表面電極３３、３３は、セラミックウエハの表面に、金属粉と感光性樹脂を含む感光性導電ペーストを塗布した後、フォトリソグラフィ法で表面電極パターンを形成したものである。
【００４５】
絶縁層３４は、表面電極３３、３３を形成したセラミックウエハの表面に、表面電極３３、３３を外部環境から保護し、絶縁性を高めるために、ガラスや絶縁性樹脂などを塗布したものである。
【００４６】
外部電極３５、３５は、サーミスタ素体３２の両端部に、表面電極３３、３３と電気的に接続する下地層３５ａ、３５ａと、その上にメッキ膜３５ｂ、３５ｂを形成したものである。
【００４７】
上記チップ型サーミスタ３１の製造方法について、図２（ａ）〜（ｃ）を準用し、セラミックグリーンシート２５をセラミックウエハに置き換えて説明する。まず、Ｍｎ化合物、Ｎｉ化合物およびＣｏ化合物をバインダーと共に混練し、スラリーを調製し、これをドクターブレード法によりシート状に成形し、６５×６５mmの平面形状を有するようにカットし、セラミックグリーンシートを得る。このセラミックグリーンシートを複数枚積層し、圧着した後、１３００℃で１時間焼成し、５０×５０×０．５mmの寸法のサーミスタウエハを得る。
【００４８】
次に、図２（ａ）に示すように、セラミックウエハの上面全面にＡｇと酸塩基を含む感光性樹脂を主成分とする光可溶化タイプの感光性導電ペーストを塗布し、約８０℃で１５〜２０分程度乾燥させ、電極膜２６を形成する。この電極膜２６は最終的に表面電極３３、３３を形成するものである。
【００４９】
さらに、図２(ｂ)に示すように、電極膜２６上に所定形状のマスクを当接し、露光する。次に、炭酸ナトリウム溶液を用いて現像し、電極膜２６をパターニングする。これにより、図２（ｃ）に示すような、電極パターン２６ａを有するセラミックウエハを得ることができる。電極パターン２６ａは、複数の表面電極３３、３３が集合した形状を有する。
【００５０】
さらに、セラミックウエハの上面に、絶縁層３４として耐熱性のポリイミド膜をスピンコーティングにより均一な厚みに形成し、４００℃で熱処理して硬化させるとともに、電極パターン２６ａを焼成する。
【００５１】
その後、上面に絶縁層３４を形成したセラミックウエハを１．０×０．５×０．５ｍｍのチップ形状に切断し、さらに、この表面電極３３、３３が形成されたチップ状のサーミスタ素体３２の両端面に、表面電極３３、３３と電気的に接続するように、外部電極３５、３５の下地層３５ａ、３５ａとして、Ａｇペーストを焼付ける。さらに、下地層３５ａ、３５ａの上に、電解メッキにより、外側層３５ｂ、３５ｂとして、Ｎｉ、次いでＳｎのメッキ膜を形成することにより、図３に示すようなチップ型サーミスタ３１を得ることができる。
【００５２】
続いて、このチップ型サーミスタ３１を５０個作製し、電極形成精度と抵抗値のばらつきを調べ、その結果を表１に示す。
【００５３】
表１に明らかなように、本発明のチップ型サーミスタ３１も、実施例１のチップ型サーミスタ２１と同様、従来例のチップ型サーミスタ１と比較して、電極形成精度および抵抗値精度が向上している。
【００５４】
すなわち、チップ型サーミスタ３１は、実施例１のチップ型サーミスタ２１と同様、フォトリソグラフィ法により表面電極３３、３３を形成しているため、比較例のチップ型サーミスタ１よりも、表面電極の滲みや図形の歪みが生じにくい。また、焼成温度も、比較例のチップ型サーミスタ１と比べて低く、抵抗率や抵抗温度特性などの電気的特性が変化しにくい。
【００５５】
また、チップ型サーミスタ３１は、実施例１のチップ型サーミスタ２１と同様、感光性導電ペーストを用いているため、フォトリソグラフィ法について、フォトレジスト層を形成する工程が不要である。また、不要な電極膜およびフォトレジスト層を除去する工程も不要となり、工程が簡素化できる。
【００５６】
さらに、チップ型サーミスタ３１は、実施例１のチップ型サーミスタ２１と同様、感光性導電ペーストを塗布して電極膜２６を形成しているため、スパッタや蒸着のように、サーミスタ素体３２が真空高温状態にさらされたり、めっきのように、サーミスタ素体３２が溶解したりしにくく、電気的特性や機械的強度が低下しにくい。
【００５７】
さらにまた、チップ型サーミスタ３１は、実施例１のチップ型サーミスタ２１と同様、炭酸ナトリウム水溶液などのアルカリ性の現像液を用いることにより、サーミスタ素体３２が酸性の溶剤に触れることがなく、酸による溶解が起こらない。
【００５８】
【参考例２】
この発明におけるその他の実施の形態として、実施例１のチップ型サーミスタ２１の他の製造方法について、図４（ａ）〜（ｅ）、図２（ｄ）の工程を参考に説明する。ただし、実施例１と同一のものについては同一の符号を付し、詳細な説明を省略する。
【００５９】
まず、ポリエチレンテレフタート（ＰＥＴ）フィルムを準備し、６５×６５mmの平面形状にカットする。セラミックグリーンシート２５も準備しておく。
【００６０】
次に、図４（ａ）に示すように、ＰＥＴフィルム２８の上面全面にＡｇと酸塩基を含む感光性樹脂を主成分とする光可溶化タイプの感光性導電ペーストを塗布し、約８０℃で１５〜２０分程度乾燥させ、電極膜２６を形成する。
【００６１】
さらに、図４(ｂ)に示すように、電極膜２６上に所定形状のマスクを当接し、露光する。次に、炭酸ナトリウム溶液を用いて現像し、電極膜２６をパターニングする。これにより、図４（ｃ）に示すように、電極パターン２６ａを有するＰＥＴフィルム２８ａを得る。
【００６２】
続いて、図４（ｄ）に示すように、セラミックグリーンシート２５を、ＰＥＴフィルム２８ａの電極パターン２６ａを有する面に当接、加圧し、電極パターン２６ａをＰＥＴフィルム２８ａからセラミックグリーンシート２５に転写する。これにより、図４（ｅ）に示すような、電極パターン２６ａを形成したセラミックグリーンシート２５ａを得ることができる。
【００６３】
そして、図２（ｄ）に示すように、セラミックグリーンシート２５を、内部電極２３、２３が形成されたセラミックグリーンシート２５ａを挟んで必要枚数積層し、所定厚みになるように油圧プレス機で圧着、一体化する。次に、その圧着体を焼成し、図２（ｄ）に一点鎖線で示すように、所定のチップ形状に切断する。
【００６４】
その後、このチップ形状のサーミスタ素子の両端面に、内部電極２３、２３と電気的に接続するように、外部電極２４、２４の下地層２４ａ、２４ａとして、Ａｇペーストを焼付ける。さらに、下地層２４ａ、２４ａの上に、湿式電解メッキにより、外側層２４ｂ、２４ｂとして、Ｎｉ、次いでＳｎ−Ｐｂのメッキ膜を形成することにより、図１に示すようなチップ型サーミスタ２１を得ることができる。
【００６５】
この製造方法により、チップ型サーミスタ２１を５０個作製し、電極形成精度と抵抗値のばらつきを調べた。その結果を表１に示す。
【００６６】
表１に明らかなように、ＰＥＴフイルム２８に内部電極２３、２３を形成してからセラミックグリーンシート２５に転写した本発明のチップ型サーミスタ２１は、直接セラミックグリーンシート２５に内部電極２３、２３を形成した実施例１のチップ型サーミスタ２１と比較して、電極形成精度および抵抗値精度がさらに向上している。
【００６７】
これは、上記参考例２のチップ型サーミスタ２１の製造方法によれば、セラミックグリーンシート２５が直接現像液に浸されることがないからである。
【００６８】
このＰＥＴフイルム２８に電極パターン２６ａを形成してからセラミックグリーンシート２５に転写する参考例２の製造方法は、実施例２の抵抗値用電極が表面電極３３、３３であるチップ型サーミスタ３１に適用してもよい。
【００６９】
なお、上記各実施例では、抵抗値用電極用の感光性導電ペーストとして、Ａｇ粉に酸塩基を含む感光性樹脂を主成分とする光可溶化タイプの感光性導電ペーストを用いたが、Ａｇ粉の他、Ｃｕ，Ａｕ，Ｐｔ，Ｐｄ，Ｎｉ，Ｃｒなど、サーミスタ素体２２、３２と電気的接触が良好な金属であればよく、これらを組み合わせた合金もしくは混合粉末であってもよい。また、光不溶化タイプの感光性導電ペーストであってもよい。
【００７０】
さらに、感光性導電ペーストの塗布、乾燥、現像、焼成を複数回繰り返し、複層構造の電極膜を形成してもよい。このとき、セラミックグリーンシート２５あるいはセラミックウエハと直接接する第１層がサーミスタ素体２２、３２と電気的接触が良好な金属であれば、第２層以降の金属種は問わないが、最外層は、酸化されにくく、半田付けしやすく、低抵抗の金属が望ましい。
【００７２】
【発明の効果】
以上述べたように、この発明であるチップ型サーミスタは、感光性導電ペーストを用いて電極膜を形成した後、フォトリソグラフィ法により電極形成することにより、スクリーン印刷などの導電性ペースト塗布よりも精度良く電極パターンを形成できる。また、スパッタ、蒸着、メッキなどの薄膜形成後にフォトリソグラフィ法を用いるよりも、工程を簡素化できる。したがって、電極を低コスト、高精度に形成し、抵抗値のばらつきの小さいサーミスタを得ることができる。
【００７３】
さらに、感光性導電ペーストをＰＥＴフィルムに塗布して、電極パターンをＰＥＴフィルムに形成してから、この電極パターンをセラミックグリーンシートに転写する方法を用いれば、セラミックグリーンシートがエッチング液だけでなく現像液にも浸ることがなく、より信頼性の高いサーミスタを得ることができる。
【図面の簡単な説明】
【図１】 この発明に係る一つの実施の形態のチップ型サーミスタを示す断面図である。
【図２】 図１のチップ型サーミスタの一つの製造方法を示しており、（ａ）は電極膜を形成したセラミックグリーンシート、（ｂ）はマスクを当接しようとするセラミックグリーンシート、（ｃ）は、電極膜をパターニングしたセラミックグリーンシートを示す正面図であり、（ｄ）はセラミックグリーンシートの積層状態を示す斜視図である。
【図３】 この発明の参考となるチップ型サーミスタを示す断面図である。
【図４】 この発明の参考となるチップ型サーミスタの他の抵抗値用電極の形成工程を示しており、（ａ）は電極膜を形成したＰＥＴフィルム、（ｂ）はマスクを当接しようとするＰＥＴフィルム、（ｃ）は電極膜をパターニングしたＰＥＴフィルム、（ｄ）は、フォトレジスト層をパターニングしたセラミックグリーンシート、（ｅ）はセラミックグリーンシートを当接しようとするＰＥＴフィルム、（ｆ）は電極膜を転写したセラミックグリーンシートを示す正面図である。
【図５】 従来例の一つのチップ型サーミスタを示す断面図である。
【図６】 従来例の他のチップ型サーミスタを示す断面図である。
【符号の説明】
２１、３１ チップ型サーミスタ
２２、３２ サーミスタ素体
２３、３３ 表面電極
２４、３５ 外部電極
２５ セラミックグリーンシート
２５ａ 電極パターンを形成したセラミックグリーンシート
２６ 電極膜
２６ａ 電極パターン
２７ マスク
２８ ＰＥＴフィルム
３４ 絶縁層

Claims (2)

1. Mn 化合物を含むセラミックグリーンシートを準備する工程と、
   前記セラミックグリーンシート表面に感光性導電ペーストを塗布して電極膜を形成する工程と、
   前記電極膜上に所定形状のマスクを当接し、露光した後、アルカリ性の溶剤を用いて現像して、電極パターンを形成したセラミックグリーンシートを準備する工程と、
   セラミックグリーンシートを、前記電極パターンを形成したセラミックグリーンシートを挟んで、積層、圧着する工程と、
   この圧着体を焼成し、チップ状に切断して、内部に抵抗値用電極を有するチップ状のサーミスタ素体を得る工程と、
   前記サーミスタ素体の両端面に、前記抵抗値用電極と電気的に接続する外部電極を形成する工程と、からなることを特徴とするチップ型サーミスタの製造方法。
2. 請求項１に記載のチップ型サーミスタの製造方法によって作製されることを特徴とするチップ型サーミスタ。