JPH11219805A - チップ型サーミスタ - Google Patents

Abstract

(57)【要約】 【課題】 様々な抵抗値を実現でき、低抵抗値及び小型
化が容易なチップ型サーミスタを得る。 【解決手段】 サーミスタ素体２の上面２ａ上にくし歯
状の第１，第２の表面電極３，４が形成されており、上
面及び下面を覆うように絶縁層５ａ，５ｂが、端面２
ｂ，２ｃを覆うように外部電極６，７が形成されている
チップ型サーミスタ１。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば温度補償回
路や温度検出素子に用いられるチップ型サーミスタに関
し、より詳細には、サーミスタ素体表面に互いに対向す
るように第１，第２の表面電極を形成してなるチップ型
サーミスタに関する。

【０００２】

【従来の技術】従来、正もしくは負の抵抗温度特性を有
する半導体セラミックスを用いたチップ型サーミスタ
が、温度検出素子や温度補償回路などにおいて幅広く用
いられている。また、プリント回路基板等に容易に表面
実装し得るチップ型サーミスタとして、種々の構造のも
のが提案されている。

【０００３】従来のチップ型サーミスタの構造を、図７
〜図１０を参照して説明する。図７は、従来のチップ型
サーミスタの第１の例を示す断面図である。チップ型サ
ーミスタ７１では、半導体セラミックスよりなるサーミ
スタ素体７２の端面７２ａ，７２ｂをそれぞれ覆うよう
に、第１，第２の外部電極７３ａ，７３ｂが形成されて
いる。サーミスタ７１の抵抗値は、サーミスタ素体７２
の固有抵抗と、外部電極７３ａ，７３ｂとサーミスタ素
体７２との接触面積で決定される。

【０００４】外部電極７３ａ，７３ｂは、一般には、デ
ィッピング法により付与されるが、この方法では、外部
電極７３ａ，７３ｂのサーミスタ素体７２の上面、下面
及び側面に至る部分の長さにばらつきが生じがちであっ
た。加えて、サーミスタ素体７２自身の比抵抗もばらつ
きがちであったため、サーミスタ７１では抵抗値のばら
つきが大きく、所望どおりの抵抗値を有するサーミスタ
を製造することが難しかった。

【０００５】そこで、図８に示すように、サーミスタ素
体７２の上面、下面及び両側面上にガラス被覆層７４を
形成してなるサーミスタ７５が提案されている。ここで
は、外部電極７３ａ，７３ｂが、サーミスタ素体７２の
端面７２ａ，７２ｂのみに接触されており、サーミスタ
素体７２の上面、下面及び両側面では、ガラス被覆層７
４により外部電極７３ａ，７３ｂとサーミスタ素体７２
との接触が遮断されている。従って、サーミスタ７５の
抵抗値は、サーミスタ素体７２の固有抵抗と、端面７２
ａ，７２ｂの面積で決定されるため、抵抗値のばらつき
を低減することができる。

【０００６】しかしながら、外部電極７３ａ，７３ｂを
導電ペーストの塗布及び焼付により外部電極７３ａ，７
３ｂを形成した場合、ガラス被覆層７４と外部電極７３
ａ，７３ｂとの接触部分において、ガラス被覆層を構成
する材料及び外部電極７３ａ，７３ｂを構成する材料が
互いに拡散しがちであった。そのため、図８に矢印Ａで
示す部分を拡大して示すように、上記拡散により、ガラ
ス被覆層７４の一部が欠落し、外部電極７３ｂが直接サ
ーミスタ素体７２に接触することがあった。この拡散状
態のコントロールは難しく、やはり、抵抗値が設計値か
らずれがちであるという問題があった。

【０００７】加えて、サーミスタ素体７２自身の抵抗値
のばらつきは依然として存在し、所望の抵抗値のサーミ
スタを高精度に得ることは困難であった。さらに、様々
な抵抗値のサーミスタ７５を製造しようとすると、目的
とする抵抗値ごとに、異なる比抵抗のサーミスタ素体７
２を用意する必要があり、多様な抵抗値のサーミスタを
作製することが非常に困難であった。

【０００８】他方、図９（ａ）及び（ｂ）に示すよう
に、サーミスタ素体７２内に第１，第２の内部電極７６
ａ，７６ｂを形成してなるサーミスタ７７も提案されて
いる。ここでは、第１，第２の内部電極７６ａ，７６ｂ
が、サーミスタ素体７２の所定の高さ位置の平面内にお
いて、互いに対向するように配置されている。第１の内
部電極７６ａは外部電極７３ａに接続されており、第２
の内部電極７６ｂは外部電極７３ｂに接続されている。

【０００９】サーミスタ７７の製造に際しては、周知の
積層セラミック技術を用いるが、この場合、第１，第２
の内部電極７６ａ，７６ｂはセラミックグリーンシート
上に導電ペーストをスクリーン印刷することにより形成
される。従って、第１，第２の内部電極７６ａ，７６ｂ
間の間隔は、スクリーン印刷に際しての両者の間隔を調
整することにより、同じサーミスタ素体７２を用いた場
合であっても容易に変更することができる。よって、様
々な抵抗値のサーミスタ７７を容易に得ることができ
る。

【００１０】しかしながら、上記導電ペーストの印刷に
際し、実際には、図９（ｂ）の楕円Ｂで示す部分を拡大
して示すように、導電ペーストの滲みにより、第１，第
２の内部電極７６ａ，７６ｂの端縁がひずむことがあっ
た。また、セラミックグリーンシート上に導電ペースト
を印刷し、複数枚のセラミックグリーンシートを積層し
た後に焼成するため、焼成に際しての収縮ばらつきによ
っても、第１，第２の内部電極７６ａ，７６ｂの形状に
ばらつきが生じがちであった。そのため、やはり、抵抗
値が設計値よりずれがちであり、設計値どおりのチップ
型サーミスタを高精度に得ることが困難であった。

【００１１】また、特開平６−６１０１１号公報には、
上記のような抵抗値ばらつきを低減し得るサーミスタと
して、図１０（ａ）及び（ｂ）に示すチップ型サーミス
タが開示されている。このチップ型サーミスタ７８で
は、サーミスタ素体７２の上面に、矩形の第１，第２の
表面電極７９ａ，７９ｂが所定距離を隔てて対向するよ
うに形成されている。サーミスタ素体７２の上面におい
ては、第１，第２の表面電極７９ａ，７９ｂ上に至るよ
うに、外部電極７３ａ，７３ｂが形成されている。ま
た、第１，第２の表面電極７９ａ，７９ｂの対向領域を
覆うように、かつ第１，第２の表面電極７９ａ，７９ｂ
を覆うように、絶縁膜８０が形成されている。

【００１２】チップ型サーミスタ７８では、第１，第２
の表面電極７９ａ，７９ｂを、薄膜形成法等によりサー
ミスタ素体７２の上面に形成し得るため、第１，第２の
表面電極７９ａ，７９ｂを正確に形成することができ、
チップ型サーミスタ７８の抵抗値のばらつきを一応低減
することができる。

【００１３】

【発明が解決しようとする課題】上述したように、従来
のチップ型サーミスタ７１，７５，７７では、抵抗値の
ばらつきが大きくならざるを得ず、設計値どおりの抵抗
値のサーミスタを高精度に得ることができなかった。

【００１４】他方、サーミスタは、通常、温度検出素子
や温度補償回路に用いられるものであるため、その抵抗
値については、より高い精度を有することが強く求めら
れている。従って、従来、製造されたサーミスタの抵抗
値のばらつきが大きいことに鑑み、大量に製造されたサ
ーミスタから、抵抗値が設計値に近接した値のものを判
別するという煩雑な作業が強いられ、生産コストが高く
つくという問題があった。

【００１５】また、図１０に示すサーミスタ７８では、
第１，第２の表面電極７９ａ，７９ｂの一部もしくは全
部が絶縁膜８０により被覆されている構造を有するた
め、ディッピングで形成された外部電極７３ａ，７３ｂ
に比べて精度良く形成し得る表面電極７９ａ，７９ｂに
より抵抗値の大部分が決定される。従って、抵抗値のば
らつきが一応小さくなるものの、表面電極７９ａ，７９
ｂは、矩形の形状を有するため、より低い抵抗値のチッ
プ型サーミスタを得ようとした場合には、限界があっ
た。すなわち、抵抗値の低いチップ型サーミスタ７８を
得ようとした場合、第１，第２の表面電極７９ａ，７９
ｂの対向距離を増大させる必要があるために、サーミス
タ素体７２の寸法を大きくせざるを得ず、チップ型サー
ミスタの小型化に対応することができなかった。

【００１６】本発明の目的は、抵抗値のばらつきが少な
く、低抵抗化小型化に対応可能であるチップ型サーミス
タを提供することにある。

【００１７】

【課題を解決するための手段】請求項１に記載の発明に
係るチップ型サーミスタは、サーミスタ素体と、前記サ
ーミスタ素体の一面上において互いに対向するように形
成された第１，第２の表面電極とを備え、第１，第２の
表面電極の少なくとも一方はくし歯状電極よりなり、前
記第１，第２の表面電極を被覆するようにサーミスタ素
体面に形成された絶縁層と、前記第１，第２の表面電極
にそれぞれ電気的に接続されており、かつサーミスタ素
体端部に形成された第１，第２の外部電極とをさらに備
えることを特徴とする。

【００１８】請求項２に記載の発明では、前記第１，第
２の表面電極がくし歯電極状よりなり、第１，第２の表
面電極の厚みが、０．１〜２μｍの範囲とされている。
好ましくは、第１，第２の表面電極の対向間隔は１０〜
２００μｍ、くし歯状電極の電極指の幅は１０〜１００
μｍとされる。

【００１９】また、請求項３に記載の発明では、前記第
１，第２の表面電極がサーミスタ素体の一方主面及び他
方主面の双方において形成されている。請求項４に記載
の発明では、前記絶縁層が、サーミスタ素体の第１，第
２の表面電極が形成されている面とサーミスタ素体端面
との成す端縁に至るように形成されている。

【００２０】なお、本発明に係るチップ型サーミスタ
は、正の抵抗温度特性を有するサーミスタ素体及び負の
抵抗温度特性を有するサーミスタ素体の何れを用いるも
のであってもよく、すなわち、サーミスタはＮＴＣサー
ミスタ及びＰＴＣサーミスタの何れであってもよい。

【００２１】

【発明の実施の形態】以下、図面を参照しつつ本発明の
非限定的な実施例を挙げることにより、本発明を明らか
にする。

【００２２】（実施例１）図１（ａ）及び（ｂ）は、本
発明の第１の実施例に係るチップ型サーミスタを示す側
面断面図及び平面図である。

【００２３】チップ型サーミスタ１は、半導体セラミッ
クスよりなるサーミスタ素体２を用いて構成されてい
る。サーミスタ素体２の上面２ａ上には、図１（ｂ）に
破線で示すように第１，第２の表面電極３，４が形成さ
れている。表面電極３，４は、くし歯形状を有し、それ
ぞれ、複数本の電極指３ａ，４ａを有する。複数本の電
極指３ａ，４ａは、互いに間挿されている。従って、表
面電極３，４の対向距離（表面電極３，４が対向し合っ
ている部分の長さであり、図１（ｂ）における一点鎖線
Ｘに沿った長さ寸法）は、表面電極３，４の幅方向距離
（図１（ｂ）に示された表面電極３，４の図の上下方向
距離）よりも大きくされている。表面電極３，４は、適
宜の金属、例えばＮｉ／Ｃｒ合金、Ａｇなどにより構成
することができ、かつこれらの二層以上の積層膜により
構成してもよい。表面電極３，４は、好ましくは、蒸
着、スパッタリング、もしくは電気メッキ等の薄膜形成
法により形成され、従って正確な形状を有するように構
成され得る。

【００２４】表面電極３，４を覆うように、絶縁層５ａ
が形成されており、サーミスタ素体２の下面にも絶縁層
５ｂが形成されている。絶縁層５ａ，５ｂは、例えば、
ポリイミドなどの耐熱性樹脂を用いて構成されている。
ここで、耐熱性樹脂とは、１５０℃の温度に耐え得る程
度、具体的には、ＡＳＴＭ法Ｄ６４８による熱変形温度
が１５０℃以上である耐熱性を有する樹脂をいうものと
する。

【００２５】また、好ましくは、絶縁層５ａ，５ｂは、
耐熱性樹脂をスピンコートすることにより形成されてお
り、それによって絶縁層５ａ，５ｂを均一な厚みに形成
することができる。

【００２６】サーミスタ素体２の端面２ｂ，２ｃには、
それぞれ、第１，第２の外部電極６，７が形成されてい
る。外部電極６，７は、下地層６ａ，７ａと、外側層６
ｂ，７ｂとを積層した構造を有する。下地層６ａ，７ａ
は、表面電極３，４との接合性に優れた導電性材料によ
り構成され、その種類については、表面電極３，４の材
料によって適宜選択される。例えば、表面電極３，４を
Ｎｉ／Ｃｒ合金及びＡｇ膜の積層構造とした場合、Ｎｉ
／Ｃｒ合金膜やＡｇ膜等により構成される。また、外側
層６ｂ，７ｂは、半田付け性に優れた材料、Ｓｎ、Ｐ
ｂ、Ｓｎ／Ｐｂ合金などで構成することができる。

【００２７】さらに、下地層６ａ，７ａと外側層６ｂ，
７ｂとの間に、下地層を保護し、かつ外側層６ｂ，７ｂ
との付着強度に優れた中間層を、例えばＮｉなどにより
形成してもよい。

【００２８】上記チップ型サーミスタ１では、第１，第
２の表面電極３，４の対向距離及び対向間隔（表面電極
３，４の対向し合っている部分における表面電極３，４
間の距離、図１の矢印Ｙで示す長さ）により抵抗値が決
定されるが、第１，第２の表面電極がくし歯状の形状を
有するため、くし歯状電極指３ａ，４ａの間隔及び長さ
を設定することにより、様々な抵抗値のサーミスタを容
易に得ることができる。すなわち、一種類のサーミスタ
素体を用いた場合でも、様々な抵抗値を有するチップ型
サーミスタ１を容易に提供することができる。

【００２９】加えて、第１，第２の表面電極３，４がく
し歯状を有し、第１，第２の表面電極３，４の電極指３
ａ，４ａが互いに間挿されているため、同じ寸法であれ
ば、従来のチップ型サーミスタ７８に比べて低い抵抗値
を有するサーミスタを提供することができる。

【００３０】さらに、上述したように、第１，第２の表
面電極３，４を薄膜形成法により形成した場合には、第
１，第２の表面電極３，４の精度が高められるため、抵
抗値のばらつきの少ないサーミスタ１を提供することが
できる。

【００３１】さらに、上記絶縁層５ａが、サーミスタ素
体２の上面２ａにおいて、上面２ａと端面２ｂ，２ｃと
の成す端縁に至るように形成されているため、サーミス
タ素体２の上面２ａ上において外部電極６，７が第１，
第２の表面電極３，４と直接接触されない。従って、外
部電極６，７が、サーミスタ素体２の端面２ｂ，２ｃ上
においてのみ表面電極３または４と接続されているた
め、外部電極６，７の形成精度に起因する抵抗値のばら
つきも低減される。

【００３２】上記第１，第２の表面電極３，４の膜厚を
０．１〜２μｍとした場合には、第１，第２の表面電極
３，４の膜厚が薄いため、フォトリソグラフィーにより
高精度に第１，第２の表面電極３，４を形成することが
できる。すなわち、第１，第２の表面電極３，４の厚み
が２μｍを超えると、フォトリソグラフィーにより高精
度に第１，第２の表面電極３，４を形成することができ
ないことがあり、０．１μｍ未満では、膜厚が薄くなり
すぎ、電極としての信頼性が損なわれることがある。

【００３３】図２は、本発明のチップ型サーミスタの第
２の実施例を示す断面図であり、（ａ）は側面断面図、
（ｂ）は表面電極の形状を模式的に示す平面図である。
チップ型サーミスタ１１では、サーミスタ素体２の下面
２ｄ上においても、第１，第２の表面電極３，４が形成
されていることを除いては、チップ型サーミスタ１と同
様に構成されている。

【００３４】すなわち、チップ型サーミスタ１１では、
サーミスタ素体２の上面２ａ上及び下面２ｄ上の何れに
も第１，第２の表面電極３，４が形成されており、かつ
第１，第２の表面電極３，４を被覆するように絶縁層５
ａ，５ｂが形成されている。

【００３５】また、第１，第２の表面電極３，４は、図
２（ｂ）に示すように、複数本の電極指３ａ，４ａを有
するくし歯状電極により構成されており、互いの電極指
３ａ，４ａが間挿し合っている。

【００３６】チップ型サーミスタ１１においても、第
１，第２の表面電極３，４がくし歯状電極よりなるた
め、第１の実施例に係るチップ型サーミスタ１と同様の
作用効果を奏する。加えて、第１，第２の表面電極３，
４が、サーミスタ素体２の下面２ｄ上にも形成されてい
るため、より一層低い抵抗値を有するサーミスタを構成
することができる。

【００３７】また、本発明に係るチップ型サーミスタで
は、第１，第２の表面電極３，４は、何れもがくし歯状
電極で構成されている必要は必ずしもない。すなわち、
図３（ａ）及び（ｂ）に側面断面図及び平面図で示すよ
うに、第１の表面電極２３が矩形形状の電極よりなり、
第２の表面電極４がくし歯状電極により構成されていて
もよい。この場合においても、第２の表面電極４がくし
歯状電極よりなるため、第２の表面電極４の電極指４ａ
の数、幅及び長さ等を調整することにより、単一のサー
ミスタ素体２を用い、様々な抵抗値を有するチップ型サ
ーミスタ２１を構成することができる。

【００３８】次に、第１の実施例のチップ型サーミスタ
１についての具体的な実験例を説明する。以下の要領
で、チップ型サーミスタ１を作製した。

【００３９】先ず、Ｍｎ化合物、Ｎｉ化合物及びＣｏ化
合物をバインダーと共に混練し、スラリーを調製し、こ
れをドクターブレード法によりシート状に成形し、６５
×６５ｍｍの平面形状を有するようにカットし、矩形の
グリーンシートを得た。図４（ａ）に示すように、複数
枚の上記グリーンシート３１を積層し、圧着した後、１
３００℃で１時間の条件で焼成し、図４（ｂ）に示す、
５０×５０×０．５ｍｍの寸法のサーミスタウエハー３
２を得た。

【００４０】次に、ウエハー３２の上面の全面に、Ｎｉ
／Ｃｒ合金及びＡｇ膜を、スパッタリングにて各々０．
５μｍの厚みとなるように、順次形成し、電極３３を形
成した。

【００４１】電極３３は、最終的に表面電極を構成する
ものであるが、表面電極材料としては、サーミスタ素体
と電気的にオーミック接触され、機械的剥離強度が強
く、後加工し易い材料を用いることが望ましい。この電
極３３の形成に際しては、スクリーン印刷などを用いる
ことも可能であるが、後で行われるフォトリソグラフィ
ー加工を考慮した場合、数μｍ以下の膜厚に均一に形成
することができる真空薄膜形成法が望ましい。

【００４２】しかる後、電極３３上に、フォトレジスト
材をスピンコートし、厚み１μｍのフォトレジスト層３
４を形成した（図４（ｃ））。次に、図４（ｄ）に示す
ように、フォトレジスト層３４上に所定形状のマスク３
５を当接し、露光し、露光後に、溶剤を用いて現像し、
フォトレジスト層３４をパターニングした（図４
（ｅ））。

【００４３】しかる後、電極３３の内、フォトレジスト
層３４で覆われていない部分を、Ａｇ膜及びＮｉ／Ｃｒ
薄膜の順に酸でエッチングし、除去し、電極３３をパタ
ーニングした（図５（ａ））。

【００４４】次に、パターニングされた電極３３上に残
存しているフォトレジスト層３４を溶剤により剥離し、
図５（ｂ）に示すように、パターニングされた電極膜３
３Ａを得た。電極膜３３Ａは、複数のサーミスタ素子の
表面電極を集合した形状を有する。このとき、個々のサ
ーミスタ素子部分における一対の表面電極間の対向間隔
は１００μｍとした。サーミスタの抵抗精度の多くは、
この表面電極間間隔に依存する。このフォトリソグラフ
ィー加工の精度や求める抵抗値の関係から、対向間隔は
数十〜数百μｍ、より好ましくは、１０〜２００μｍ、
また、同じ理由により、くし歯電極の電極指の幅は１０
〜１００μｍの範囲とすることが好ましい。

【００４５】また、上記パターニングに際し、くし歯状
電極の電極指の数の増減により容易に任意の抵抗値を設
定することができる。次に、図５（ｃ）に示すように、
上記ウエハー３２の上面及び下面に４μｍの厚みのポリ
イミド膜３８ａ，３８ｂをスピンコーティングにより形
成した。

【００４６】しかる後、図５（ｄ）に側面図で示すよう
に、ウエハー３２を短冊状に切断した。この切断は、ウ
エハーの表面に、スクライブ法により縦方向及び横方向
に延びる延長傷を入れ、しかる後、短冊状にブレイクす
ることにより行った。このようにしてスティック型ウエ
ハー分割体３２Ａを得た。なお、スティック型ウエハー
分割体３２Ａの幅については、最終的に得られるサーミ
スタ素子１の長辺の幅と等しくした。

【００４７】さらに、上記のようにして得たスティック
型ウエハー分割体３２Ａの両側面にそれぞれ厚み１μｍ
のＮｉ／Ｃｒ合金膜及びＡｇ積層膜を形成した。さら
に、積層膜上に、湿式電解メッキにより、Ｎｉ膜及びＳ
ｎ膜を各々２μｍの厚みとなるように形成した。

【００４８】さらに、上記スティック状ウエハー分割体
３２Ａを幅方向に沿って分割し、複数のサーミスタ素子
１を得た。上記実験例において、マスク３５を変更し、
第１，第２の表面電極における電極指の数、長さ、及び
幅、並びに第１，第２の表面電極間の対向間隔を下記の
表１に示すように種々異ならせ、４種類のチップ型サー
ミスタ１を得、その抵抗値及び抵抗値ばらつきを測定し
た。なお、このチップ型サーミスタ１で用いたサーミス
タ素体２の材料比抵抗は２ｋΩ・ｃｍ（２５℃におい
て）であり、寸法は１．６×０．８×０．８ｍｍであ
る。

【００４９】比較のために、上記実験例に用いたものと
同じサーミスタ素体を用い、図７〜図１０に示した従来
のチップ型サーミスタ７１，７５，７７，７８を作製
し、同様に抵抗値及び抵抗値ばらつき３ＣＶ（％）を測
定した。結果を下記の表１に示す。なお、表１における
抵抗値は、サンプル数ｎ＝１００とした場合の平均値を
示し、抵抗値ばらつき３ＣＶは、サンプル数ｎ＝１００
の場合の抵抗値ばらつきを測定した結果を示す。

【００５０】

【表１】

【００５１】表１から明らかなように、チップ型サーミ
スタ１では、第１，第２の表面電極の電極指の数、長
さ、及び幅並びに第１，第２の表面電極間の間隔を変更
することにより、２．５ｋΩから３３．２ｋΩの様々な
抵抗値のサーミスタを得ることができることがわかる。

【００５２】加えて、従来のチップ型サーミスタでは、
抵抗値のばらつきが大きいのに対し、チップ型サーミス
タ１では、抵抗値ばらつき３ＣＶを１．６％以下と小さ
くし得ることがわかる。

【００５３】さらに、チップ型サーミスタ１において
は、くし歯電極の数、長さ及び幅並びに第１，第２の表
面電極間の間隔を調整することにより、従来のチップ型
サーミスタに比べてかなり低抵抗のサーミスタを構成し
得ることもわかる。

【００５４】また、チップ型サーミスタ１においては、
サーミスタ素体２の上面に形成された第１，第２の表面
電極３，４に加えて、サーミスタ素体２の下面に種々の
形状の表面電極を形成することにより、低抵抗化を図っ
てもよい。例えば、図６（ａ）に示すチップ型サーミス
タ４１では、サーミスタ素体２の下面において、中央領
域で対向するように矩形の表面電極４２，４３が形成さ
れている。表面電極４２，４３は、サーミスタ素体２の
端面に形成された外部電極６，７にそれぞれ電気的に接
続されている。なお、表面電極４２，４３は、図６
（ａ）では、サーミスタ素体２の下面の全幅に至るよう
に形成されているが、全幅に至らない幅とされていても
よく、また表面電極４２，４３は必ずしも下面中央で対
向されておらずともよく、上面側の異なる電位接続され
る表面電極と部分的に重なり合う限り、適宜の形状とす
ることができる。

【００５５】図６（ｂ）に示すチップ型サーミスタ４４
では、サーミスタ素体２の下面に表面浮遊電極４５が形
成されている。表面浮遊電極４５は、外部電極６，７に
は電気的に接続されないように形成されている。

【００５６】また、図６（ｃ）に示すチップ型サーミス
タ４６では、サーミスタ素体２の下面において一方の外
部電極７にのみ電気的に接続されている表面電極４７が
形成されている。

【００５７】

【発明の効果】請求項１に記載の発明に係るチップ型サ
ーミスタでは、サーミスタ素体の一面において対向する
ように第１，第２の表面電極が形成されており、第１，
第２の表面電極の少なくとも一方がくし歯状電極よりな
る。従って、該くし歯状電極における複数本の電極指の
長さ、幅及び本数を調整することにより、並びに第１，
第２の表面電極間の対向間隔を調整することにより、同
一のサーミスタ素体を用いながら、様々な抵抗値のサー
ミスタを容易に提供することができる。

【００５８】また、少なくとも一方の表面電極がくし歯
状電極よりなるため、第１，第２の表面電極間の対向し
合っている距離をその電極幅以上に長くすることがで
き、それによって従来のチップ型サーミスタに比べて低
抵抗のチップ型サーミスタを提供することができると共
に、チップ型サーミスタの小型化にも容易に対応するこ
とができる。

【００５９】請求項２に記載の発明に係るチップ型サー
ミスタでは、第１，第２の表面電極の何れもがくし歯状
電極よりなるため、各表面電極における電極指の数、長
さ及び幅、並びに第１，第２の表面電極間の対向間隔を
調整することにより、より一層様々な抵抗値を有するサ
ーミスタを提供することができる。

【００６０】加えて、第１，第２の表面電極の膜厚が
０．１〜２μｍの範囲とされているため、蒸着、めっき
もしくはスパッタリングなどの真空薄膜形成法により第
１，第２の表面電極を形成することができ、フォトリソ
グラフィー技術を用いることにより第１，第２の表面電
極を高精度に形成することができる。従って、様々な抵
抗値を有するチップ型サーミスタにおいて、さらに抵抗
値のばらつきを効果的に低減することができる。

【００６１】請求項３に記載の発明によれば、第１，第
２の表面電極が、サーミスタ素体の一方主面及び他方主
面の双方において形成されているため、より低い抵抗値
のチップ型サーミスタを提供することができる。

【００６２】請求項４に記載の発明では、絶縁層が、サ
ーミスタ素体の第１，第２の表面電極が形成されている
面と、サーミスタ素体端面との成す端縁に至るように形
成されているため、第１，第２の外部電極と第１，第２
の表面電極のサーミスタ素体主面上における接触を防止
することができ、第１，第２の外部電極がサーミスタ素
体の表面においてのみ第１，第２の表面電極にそれぞれ
電気的に接続されることになるため、抵抗値のばらつき
を効果的に低減することができると共に、耐湿性などの
耐環境特性に優れたサーミスタを提供することが可能と
なる。

【図面の簡単な説明】

【図１】（ａ）及び（ｂ）は、それぞれ、本発明の一実
施例に係るチップ型サーミスタの側面断面図及び平面
図。

【図２】（ａ）及び（ｂ）は、それぞれ、本発明の第２
の実施例に係るチップ型サーミスタの側面断面図及び表
面電極を模式的に示す平面図。

【図３】（ａ）及び（ｂ）は、それぞれ、本発明の第３
の実施例に係るチップ型サーミスタの側面断面図及び平
面図。

【図４】（ａ）〜（ｅ）は、本発明の一実施例におい
て、サーミスタウエハーを用意し、サーミスタウエハー
上に電極膜及びフォトレジスト層を形成し、フォトレジ
スト層のパターニングまでの各工程を示す側面図。

【図５】（ａ）〜（ｃ）は、それぞれ、フォトリソグラ
フィーにより現像、エッチング及びレジスト除去後のウ
エハーの状態を示す各側面図であり、（ｄ）はウエハー
をスティック型ウエハー分割体とした状態を示す側面
図。

【図６】（ａ）〜（ｃ）は、それぞれ、本発明のチップ
型サーミスタの下面に形成される表面電極の変形例を示
す底面図。

【図７】従来のチップ型サーミスタの第１の例を示す側
面断面図。

【図８】従来のチップ型サーミスタの第２の例を示す側
面断面図。

【図９】（ａ）及び（ｂ）は、従来のチップ型サーミス
タの第３の例を示す、それぞれ、側面断面図及び平面断
面図。

【図１０】（ａ）及び（ｂ）は、それぞれ、従来のチッ
プ型サーミスタの第４の例を説明するための平面図及び
側面断面図。

【符号の説明】

１…チップ型サーミスタ ２…サーミスタ素体 ２ａ…上面 ３，４…第１，第２の表面電極 ３ａ，４ａ…電極指 ５ａ，５ｂ…絶縁層 ６，７…第１，第２の外部電極 １１…チップ型サーミスタ ２１…チップ型サーミスタ ２３…第１の表面電極 ３１…グリーンシート ３２…サーミスタウエハー ３２Ａ…スティック状ウエハー分割体 ３３…電極膜 ３３Ａ…パターニングされた電極膜 ３４…フォトレジスト層

Claims (4)

【特許請求の範囲】
1. 【請求項１】 サーミスタ素体と、 前記サーミスタ素体の一面上において互いに対向するよ
   うに形成された第１，第２の表面電極とを備え、第１，
   第２の表面電極の少なくとも一方はくし歯状電極よりな
   り、 前記第１，第２の表面電極を被覆するようにサーミスタ
   素体面に形成された絶縁層と、 前記第１，第２の表面電極にそれぞれ電気的に接続され
   ており、かつサーミスタ素体端部に形成された第１，第
   ２の外部電極とをさらに備えることを特徴とする、チッ
   プ型サーミスタ。
2. 【請求項２】 前記第１，第２の表面電極がくし歯状電
   極よりなり、第１，第２の表面電極の厚みが、０．１〜
   ２μｍの範囲とされている、請求項１に記載のチップ型
   サーミスタ。
3. 【請求項３】 前記第１，第２の表面電極がサーミスタ
   素体の一方主面及び他方主面の双方において形成されて
   いる、請求項１または２に記載のチップ型サーミスタ。
4. 【請求項４】 前記絶縁層が、サーミスタ素体の第１，
   第２の表面電極が形成されている面とサーミスタ素体端
   面との成す端縁に至るように形成されている、請求項１
   〜３の何れかに記載のチップ型サーミスタ。