JPS63169058A - 薄膜集積回路 - Google Patents
薄膜集積回路Info
- Publication number
- JPS63169058A JPS63169058A JP129287A JP129287A JPS63169058A JP S63169058 A JPS63169058 A JP S63169058A JP 129287 A JP129287 A JP 129287A JP 129287 A JP129287 A JP 129287A JP S63169058 A JPS63169058 A JP S63169058A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- resistance
- resistive
- temperature coefficient
- resistive thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 abstract description 4
- 239000000919 ceramic Substances 0.000 abstract description 3
- 239000011521 glass Substances 0.000 abstract description 3
- 230000003993 interaction Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 5
- 229910018487 Ni—Cr Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、混成集積回路に関し、特に薄膜抵抗素子の改
良に関する。
良に関する。
従来薄膜集積回路において、所望の抵抗温度係数を有す
る薄膜抵抗素子を得るための技術としては、単独の抵抗
体では所望の特性が得られない場合、第２図（、ａ）、
（ｂ）に示すようにガラスやセラミック等の絶縁性基板
１上に第１の抵抗性薄！１慎２を成膜した直後に、第１
の抵抗性薄膜２と抵抗温度係数が異なった第２の抵抗性
薄膜３を積重ねて形成し、２層ｉ造の薄膜抵抗体４にす
る方法がある。
る薄膜抵抗素子を得るための技術としては、単独の抵抗
体では所望の特性が得られない場合、第２図（、ａ）、
（ｂ）に示すようにガラスやセラミック等の絶縁性基板
１上に第１の抵抗性薄！１慎２を成膜した直後に、第１
の抵抗性薄膜２と抵抗温度係数が異なった第２の抵抗性
薄膜３を積重ねて形成し、２層ｉ造の薄膜抵抗体４にす
る方法がある。
」二連した従来の薄膜集積回路では第１の抵抗性薄膜と
第２の抵抗性薄膜を積層した２層構造の薄膜抵抗体を有
しているので、抵抗１本パターンの形成は、まず第１の
抵抗性薄膜をエツチングにより抵抗パターン形成し、そ
の後、第２の抵抗性薄膜をパターン化する。このとき、
各プロセスにおける処理温度によっては第１と第２の抵
抗性薄膜の間で、構成元素の相互拡散が生じ、必ずしも
所望の抵抗温度係数が得られるとは限らない欠点があっ
た。
第２の抵抗性薄膜を積層した２層構造の薄膜抵抗体を有
しているので、抵抗１本パターンの形成は、まず第１の
抵抗性薄膜をエツチングにより抵抗パターン形成し、そ
の後、第２の抵抗性薄膜をパターン化する。このとき、
各プロセスにおける処理温度によっては第１と第２の抵
抗性薄膜の間で、構成元素の相互拡散が生じ、必ずしも
所望の抵抗温度係数が得られるとは限らない欠点があっ
た。
また、第１と第２の抵抗性薄膜は面積抵抗が異なってい
るので、パターニングの精度が抵抗値の精度に及ぼす影
響が面積抵抗によって異なっているからパターン寸法で
抵抗値を調節することに、困難な点がある。
るので、パターニングの精度が抵抗値の精度に及ぼす影
響が面積抵抗によって異なっているからパターン寸法で
抵抗値を調節することに、困難な点がある。
本発明の薄膜集積回路は、少なくとも抵抗温度係数の異
なったそれぞれ所定形状を有する第１゜第２の抵抗性薄
膜が絶縁性基板の一主面の互いに隣接する領域に設けら
れてなる薄膜抵抗体を備えているというものである。
なったそれぞれ所定形状を有する第１゜第２の抵抗性薄
膜が絶縁性基板の一主面の互いに隣接する領域に設けら
れてなる薄膜抵抗体を備えているというものである。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図＜ａ）は本発明の詳細な説明するためのＩＣチッ
プの平面図、第１図（ｂ）は第１図（ａ）のＡ−Ａ’線
断面図である。
プの平面図、第１図（ｂ）は第１図（ａ）のＡ−Ａ’線
断面図である。
まず第１の実施例は、抵抗温度係数＋９０ｐｐｍ、／’
Ｃ。
Ｃ。
面積抵抗２０Ω／口のＮ ｉ −Ｃｒ合金からなる第１
の抵抗性薄膜２と、抵抗温度係数−９０ｐｐｍ／”Ｃ，
面積抵抗２０Ω／口の窒化タンタル（Ｔａ−Ｎ）からな
る第２の抵抗性Ｎ膜３が絶縁性基板１の一主面上に、接
触部で重なり合って設けられたものであり、第１の抵抗
性薄膜２と第２の抵抗性薄［３は同一の幅、同一の長さ
の短冊状に形成されている。
の抵抗性薄膜２と、抵抗温度係数−９０ｐｐｍ／”Ｃ，
面積抵抗２０Ω／口の窒化タンタル（Ｔａ−Ｎ）からな
る第２の抵抗性Ｎ膜３が絶縁性基板１の一主面上に、接
触部で重なり合って設けられたものであり、第１の抵抗
性薄膜２と第２の抵抗性薄［３は同一の幅、同一の長さ
の短冊状に形成されている。
６℃って、この実施例の薄膜抵抗体の抵抗温度係数はほ
ぼ零になる。
ぼ零になる。
次に、第２の実施例は、抵抗温度１系数＋９０ｐｐｍ／
Ｃ１面積抵抗３５Ω／′口のＮ ｉ −Ｃｒ合金からな
る短冊状の第１の抵抗性薄膜２と、抵抗温度１系数−６
ｎｏＰＰｍ ／口３面積抵抗３５Ω／口のタンタルシリ
ナイド（Ｔａ−Ｓｉ＞からなる短冊状の第２の抵抗性薄
膜３が、絶縁性基板１の一主面上に接触部で重なり合っ
て設けられたものであり、第１の抵抗性薄ｒＰＡ２の幅
及び長さは第２の抵抗性薄膜３のそれぞれ１／２及び２
倍に設定されている。従−）で。
Ｃ１面積抵抗３５Ω／′口のＮ ｉ −Ｃｒ合金からな
る短冊状の第１の抵抗性薄膜２と、抵抗温度１系数−６
ｎｏＰＰｍ ／口３面積抵抗３５Ω／口のタンタルシリ
ナイド（Ｔａ−Ｓｉ＞からなる短冊状の第２の抵抗性薄
膜３が、絶縁性基板１の一主面上に接触部で重なり合っ
て設けられたものであり、第１の抵抗性薄ｒＰＡ２の幅
及び長さは第２の抵抗性薄膜３のそれぞれ１／２及び２
倍に設定されている。従−）で。
薄膜抵抗体４の抵抗温度係数は約−３７０ｐｐｍ 、／
’Ｃとなる。
’Ｃとなる。
次に、これらの実施例の製造方法について説明する。
まず第１図に示すように、ガラス、セラミ・ソス等の絶
縁性基板１上に、安定した第１の抵抗温度係数及び面積
抵抗を有する第１の抵抗性薄膜２を成膜し、薄膜パター
ン形成に用いられる写真蝕刻法により、短冊上に整形す
る。次に、第２の抵抗温度係数及び面積抵抗を有する第
２の抵抗性薄膜３を形成し、その上部にＡ／やＮｉ−Ｃ
ｒ−Ｐｄ−Ａ ｕ系の導体層を成膜する。しかる後、こ
の導体層と第２の抵抗性薄膜３をそれぞれ整形すること
により電極５ａ、５ｂを備えた薄膜抵抗素子とする。但
し各抵抗性薄膜の形状・寸法はそれぞれの面積抵抗及び
抵抗温度係数を考慮して適宜定めればよい。
縁性基板１上に、安定した第１の抵抗温度係数及び面積
抵抗を有する第１の抵抗性薄膜２を成膜し、薄膜パター
ン形成に用いられる写真蝕刻法により、短冊上に整形す
る。次に、第２の抵抗温度係数及び面積抵抗を有する第
２の抵抗性薄膜３を形成し、その上部にＡ／やＮｉ−Ｃ
ｒ−Ｐｄ−Ａ ｕ系の導体層を成膜する。しかる後、こ
の導体層と第２の抵抗性薄膜３をそれぞれ整形すること
により電極５ａ、５ｂを備えた薄膜抵抗素子とする。但
し各抵抗性薄膜の形状・寸法はそれぞれの面積抵抗及び
抵抗温度係数を考慮して適宜定めればよい。
このようにして形成された薄膜抵抗体は、第１と第２の
抵抗温度係数により合成された第３の抵抗温度係数と、
第１と第２の抵抗により合成された第３の抵抗を有する
ことができる。
抵抗温度係数により合成された第３の抵抗温度係数と、
第１と第２の抵抗により合成された第３の抵抗を有する
ことができる。
以上説明したように本発明は第１．第２の抵抗性薄膜を
絶縁性基板の互いに隣接する領域に設けることにより、
これらの薄膜の相互影響を回避し、所定の抵抗値、抵抗
温度係数をもつ薄膜抵抗体を確実に製造することができ
る。又、それぞれの抵抗性薄膜の形状２寸法をある程度
自由に設定できるから寸法精度によるばらつきも小さく
できる。
絶縁性基板の互いに隣接する領域に設けることにより、
これらの薄膜の相互影響を回避し、所定の抵抗値、抵抗
温度係数をもつ薄膜抵抗体を確実に製造することができ
る。又、それぞれの抵抗性薄膜の形状２寸法をある程度
自由に設定できるから寸法精度によるばらつきも小さく
できる。
第１図（ａ）は本発明の詳細な説明するためのＩＣチッ
プの平面図、第１図（ｂ）は第１図（ａ＞のＡ−Ａ’線
断面図、第２図（ａ）は従来例のＩＣチップの平面図、
第２図（ｂ）は第２図（ａ）のＡ−Ａ’線断面図である
。 ｌ・・・絶縁性基板、２・・・第１の抵抗性薄膜、３・
・・第２の抵抗性薄膜、４・・・薄膜抵抗体、５ａ、５
ｂ・・・電極。
プの平面図、第１図（ｂ）は第１図（ａ＞のＡ−Ａ’線
断面図、第２図（ａ）は従来例のＩＣチップの平面図、
第２図（ｂ）は第２図（ａ）のＡ−Ａ’線断面図である
。 ｌ・・・絶縁性基板、２・・・第１の抵抗性薄膜、３・
・・第２の抵抗性薄膜、４・・・薄膜抵抗体、５ａ、５
ｂ・・・電極。
Claims (1)
- 少なくとも抵抗温度係数の異なったそれぞれ所定形状を
有する第１、第２の抵抗性薄膜が絶縁性基板の一主面の
互いに隣接する領域に設けられてなる薄膜抵抗体を備え
ていることを特徴とする薄膜集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP129287A JPS63169058A (ja) | 1987-01-06 | 1987-01-06 | 薄膜集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP129287A JPS63169058A (ja) | 1987-01-06 | 1987-01-06 | 薄膜集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63169058A true JPS63169058A (ja) | 1988-07-13 |
Family
ID=11497386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP129287A Pending JPS63169058A (ja) | 1987-01-06 | 1987-01-06 | 薄膜集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63169058A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005123378A (ja) * | 2003-10-16 | 2005-05-12 | Sony Corp | 半導体装置およびその製造方法 |
| JP2005286021A (ja) * | 2004-03-29 | 2005-10-13 | Ricoh Co Ltd | 半導体装置、半導体装置の製造方法および電子装置 |
-
1987
- 1987-01-06 JP JP129287A patent/JPS63169058A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005123378A (ja) * | 2003-10-16 | 2005-05-12 | Sony Corp | 半導体装置およびその製造方法 |
| JP2005286021A (ja) * | 2004-03-29 | 2005-10-13 | Ricoh Co Ltd | 半導体装置、半導体装置の製造方法および電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63169058A (ja) | 薄膜集積回路 | |
| JP2003217903A (ja) | 抵抗器とその製造方法及びその抵抗器を用いた温度センサー | |
| US4194174A (en) | Method for fabricating ballasted finger electrode | |
| JP2707717B2 (ja) | 混成集積回路 | |
| JP2556065B2 (ja) | 抵抗内蔵電子部品の製造方法 | |
| TW571426B (en) | Manufacturing method of non-optical etched thin film resistor | |
| JPH05175428A (ja) | 集積回路装置 | |
| JPH01253950A (ja) | ポリシリコン抵抗を有する集積回路装置 | |
| JPH0140515B2 (ja) | ||
| JPS62169301A (ja) | 厚膜抵抗体の温度係数調整方法 | |
| JP2002246206A (ja) | チップ抵抗器及びその製造方法 | |
| JP2000077207A (ja) | 抵抗素子及び抵抗素子の抵抗値調整方法 | |
| JPS61191061A (ja) | 半導体抵抗装置 | |
| JPH0140517B2 (ja) | ||
| JP2000030905A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPS6362301A (ja) | 薄膜集積回路 | |
| JPH02165612A (ja) | 分布ｃｒ回路素子 | |
| JP2654655B2 (ja) | 抵抗器の製造方法 | |
| JPH0553070B2 (ja) | ||
| JPH01155601A (ja) | 薄膜抵抗素子の製造方法 | |
| JP2001308270A (ja) | 半導体装置 | |
| JPS6041251A (ja) | 混成集積回路の製造方法 | |
| JPS6149455A (ja) | 集積回路装置 | |
| JPH11219805A (ja) | チップ型サーミスタ | |
| JPS60227459A (ja) | 集積回路装置 |