JPS60227459A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS60227459A JPS60227459A JP8459684A JP8459684A JPS60227459A JP S60227459 A JPS60227459 A JP S60227459A JP 8459684 A JP8459684 A JP 8459684A JP 8459684 A JP8459684 A JP 8459684A JP S60227459 A JPS60227459 A JP S60227459A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- integrated circuit
- polycrystalline silicon
- circuit device
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
C差業上の利用分野)
本発明は多結晶シリコンを有する集積回路装置の抵抗構
造に関するものである。
造に関するものである。
(従来技術)
従来、多結晶シリコンを有する集積回路装置においては
、単一の工程で平坦に形成された酸化膜上に多結晶シリ
コンを成長させ、この多結晶シリコンを抵抗として用い
ていた。このような多結晶 ゛シリコンを抵抗体として
形成した集積回路の例を第1図に示す。すなわち、シリ
コン基板3上に熱酸化によって形成された酸化膜5上に
多結晶シリコン4を形成し、さらにその上に酸化膜5′
を気相成長させ電極1.2を形成したものである。この
多結晶シリコン4によって形成された抵抗体は電極1と
電極2の間であシ厚さtの一様な酸化膜上に形成されて
いる。多結晶シリコン4の層抵抗の値をa、多結晶シリ
コン4の幅をす、電&1と電極2間の長さをC1とする
と抵抗値凡は几=a11c/b で決まる。
、単一の工程で平坦に形成された酸化膜上に多結晶シリ
コンを成長させ、この多結晶シリコンを抵抗として用い
ていた。このような多結晶 ゛シリコンを抵抗体として
形成した集積回路の例を第1図に示す。すなわち、シリ
コン基板3上に熱酸化によって形成された酸化膜5上に
多結晶シリコン4を形成し、さらにその上に酸化膜5′
を気相成長させ電極1.2を形成したものである。この
多結晶シリコン4によって形成された抵抗体は電極1と
電極2の間であシ厚さtの一様な酸化膜上に形成されて
いる。多結晶シリコン4の層抵抗の値をa、多結晶シリ
コン4の幅をす、電&1と電極2間の長さをC1とする
と抵抗値凡は几=a11c/b で決まる。
ここで、層抵抗a及び幅すが一定の値とすると、抵抗値
Bは長さCに比例する◇したがって、この構造では集積
回路装置のチップ表面積に対する抵抗の占有率が大きい
場合及び大きな抵抗値を必要とする場合集積回路装置の
チップサイズの縮小を実祝させることに対する一つの障
害となっていた。
Bは長さCに比例する◇したがって、この構造では集積
回路装置のチップ表面積に対する抵抗の占有率が大きい
場合及び大きな抵抗値を必要とする場合集積回路装置の
チップサイズの縮小を実祝させることに対する一つの障
害となっていた。
(発明が解決しようとする問題点)
本発明の目的は、占有面積の小さな集積回路用の抵抗体
を得ることにあ為。
を得ることにあ為。
(問題点を解決するための+段および作用)本発明によ
れば、シリコン基板の表面を憶う酸化膜の表向に凹凸を
設けて、この凹凸部上に抵抗体を形成し、凹凸によって
生じた段差によって抵抗体の長さを長くしもって必要面
積の縮小を可能にした抵抗体を有する集積回路装置を得
る。
れば、シリコン基板の表面を憶う酸化膜の表向に凹凸を
設けて、この凹凸部上に抵抗体を形成し、凹凸によって
生じた段差によって抵抗体の長さを長くしもって必要面
積の縮小を可能にした抵抗体を有する集積回路装置を得
る。
(実施例)
次に、本発明の実施例を用いてよシ詳細に説明する。
第2図に本発明の一実施例を示す。シリコン基板3の表
面には厚さを大幅に異ならしめた二種の厚さをもつ酸化
膜15が交互に形成されその表面に多結晶シリコン4と
他の酸化膜15′とを成長させて電&1,2を形成した
構造になっている。この二種の厚さを持つ酸化膜15は
シリコン基板3表面を熱酸化した後選択的に酸化膜を形
成して作ることもできるし、シリコン基板3の表面に厚
い酸化膜を形成した後、選択的にエツチングして形成す
ることもできる。このとき酸化膜15の卑い部分の厚さ
t、と薄い部分の厚さt、との差をd、この段差の回数
をn、多結晶シリコンの層抵抗をa。
面には厚さを大幅に異ならしめた二種の厚さをもつ酸化
膜15が交互に形成されその表面に多結晶シリコン4と
他の酸化膜15′とを成長させて電&1,2を形成した
構造になっている。この二種の厚さを持つ酸化膜15は
シリコン基板3表面を熱酸化した後選択的に酸化膜を形
成して作ることもできるし、シリコン基板3の表面に厚
い酸化膜を形成した後、選択的にエツチングして形成す
ることもできる。このとき酸化膜15の卑い部分の厚さ
t、と薄い部分の厚さt、との差をd、この段差の回数
をn、多結晶シリコンの層抵抗をa。
多結晶シリコンの幅をす、電極1と電極2との間の平面
的な長さをC1とし、従来と同様に抵抗値Rをめた場合 R= a e c / b −a @ d @ n /
bとなる。したがって、抵抗体の面積は従来とくらべ
て層抵抗aと段差の回数nと段差dとの積を幅すで除し
た分だけ小さくなる。
的な長さをC1とし、従来と同様に抵抗値Rをめた場合 R= a e c / b −a @ d @ n /
bとなる。したがって、抵抗体の面積は従来とくらべ
て層抵抗aと段差の回数nと段差dとの積を幅すで除し
た分だけ小さくなる。
(発明の効果)
以上、詳細に説明したとおシ、本発明の集積回路装置は
多結晶シリコンを抵抗体とし、抵抗体領域が抵抗体の電
極間で、シリコン基板の表面を榎う酸化膜の厚さを交互
に異ならしめたものの上にその厚さの差のために生じた
段差が二つ以上にわたる如く構成されているので従来の
抵抗体忙必要な面積にくらべ十分小さい面積ですむ。し
たがって抵抗を有する集積−路装置のチップサイズ縮小
を実現させるのに有効である。
多結晶シリコンを抵抗体とし、抵抗体領域が抵抗体の電
極間で、シリコン基板の表面を榎う酸化膜の厚さを交互
に異ならしめたものの上にその厚さの差のために生じた
段差が二つ以上にわたる如く構成されているので従来の
抵抗体忙必要な面積にくらべ十分小さい面積ですむ。し
たがって抵抗を有する集積−路装置のチップサイズ縮小
を実現させるのに有効である。
第1図は従来の集積回路装置の多結、Iもシリコンを用
いた抵抗の断面図である。 第2図は本発明の一実施例による集積回路装置の断面図
である。 1・・・・・・電極、2・・・・・・電極、3・・団・
シリコン基板、4・・・・・・多ia シリコン、5.
15,5’、15’・川・・酸化膜。 茅1図 ′ 茅 2 M
いた抵抗の断面図である。 第2図は本発明の一実施例による集積回路装置の断面図
である。 1・・・・・・電極、2・・・・・・電極、3・・団・
シリコン基板、4・・・・・・多ia シリコン、5.
15,5’、15’・川・・酸化膜。 茅1図 ′ 茅 2 M
Claims (1)
- 多結晶シリコンを有する集積回路装置において、上記多
結晶シリコンを抵抗体として作る抵抗体領域で、上記抵
抗体の電極間でシリコン基板表面を榎う酸化膜の厚さを
交互に異ならしめ、その厚さの異なるために生じた段差
が二つ以上もつ如く構成され、その表77kJK前記抵
抗体領域としての前記多結晶シリコンを成長させたこと
を特徴とする集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8459684A JPS60227459A (ja) | 1984-04-26 | 1984-04-26 | 集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8459684A JPS60227459A (ja) | 1984-04-26 | 1984-04-26 | 集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60227459A true JPS60227459A (ja) | 1985-11-12 |
Family
ID=13835060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8459684A Pending JPS60227459A (ja) | 1984-04-26 | 1984-04-26 | 集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60227459A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0391123A2 (en) * | 1989-04-04 | 1990-10-10 | Texas Instruments Incorporated | Extended length trench resistor and capacitor |
JPH0377362A (ja) * | 1989-08-19 | 1991-04-02 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
-
1984
- 1984-04-26 JP JP8459684A patent/JPS60227459A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0391123A2 (en) * | 1989-04-04 | 1990-10-10 | Texas Instruments Incorporated | Extended length trench resistor and capacitor |
EP0391123A3 (en) * | 1989-04-04 | 1991-09-11 | Texas Instruments Incorporated | Extended length trench resistor and capacitor |
JPH0377362A (ja) * | 1989-08-19 | 1991-04-02 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2926158B2 (ja) | 導電性マイクロブリッジの製造方法 | |
JPS60227459A (ja) | 集積回路装置 | |
JPH03124047A (ja) | 集積回路装置 | |
JPS6022502B2 (ja) | 半導体装置の製造方法 | |
JPS61191061A (ja) | 半導体抵抗装置 | |
JPS63202953A (ja) | 半導体装置の製造方法 | |
JP2717033B2 (ja) | 半導体集積回路 | |
JPH01286355A (ja) | 薄膜抵抗素子 | |
JPS63202954A (ja) | 半導体装置 | |
JP2771999B2 (ja) | 半導体装置の製造方法 | |
JPS6038872B2 (ja) | 半導体装置の製造方法 | |
JPS63169058A (ja) | 薄膜集積回路 | |
JPS62179762A (ja) | 半導体装置 | |
JP2533088B2 (ja) | サ−マルヘツドの製造方法 | |
JPH01152756A (ja) | 半導体集積回路装置 | |
JPS61168952A (ja) | 半導体集積回路装置 | |
JPS62290164A (ja) | 半導体素子の形成方法 | |
JPS6097660A (ja) | 半導体装置 | |
JPS5833703B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
JP2002110912A (ja) | 半導体装置の製造方法 | |
JPH02143452A (ja) | 半導体装置 | |
JPS63202952A (ja) | 半導体装置 | |
JPH0729711A (ja) | 抵抗の形成方法 | |
JP2001144256A (ja) | 半導体受動素子およびその製造方法 | |
JPH0396356A (ja) | サーマルヘッド |