JPH02143452A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02143452A JPH02143452A JP29756288A JP29756288A JPH02143452A JP H02143452 A JPH02143452 A JP H02143452A JP 29756288 A JP29756288 A JP 29756288A JP 29756288 A JP29756288 A JP 29756288A JP H02143452 A JPH02143452 A JP H02143452A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- silicon film
- insulating film
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 230000010354 integration Effects 0.000 abstract description 7
- 230000004888 barrier function Effects 0.000 abstract description 6
- 229910052751 metal Inorganic materials 0.000 abstract description 6
- 239000002184 metal Substances 0.000 abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 abstract description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 4
- 239000011248 coating agent Substances 0.000 abstract description 4
- 238000000576 coating method Methods 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052710 silicon Inorganic materials 0.000 abstract 2
- 239000010703 silicon Substances 0.000 abstract 2
- 238000005530 etching Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に、抵抗体を有する半導
体装置に関する。
体装置に関する。
第３図（ａ）及び（ｂ）は従来の半導体装置の一例を示
す半導体チップの部分平面図及びＣＣ断面図である。従
来、この種の半導体装置には、半導体基板上に他の回路
素子と同一平面上に多結晶シリコンでなる抵抗体が形成
されていた。
す半導体チップの部分平面図及びＣＣ断面図である。従
来、この種の半導体装置には、半導体基板上に他の回路
素子と同一平面上に多結晶シリコンでなる抵抗体が形成
されていた。
例え°ば、第３図（ａ）及び（ｂ）に示すように、半導
体基板８の表面に形成された第１の絶縁膜３上に所定の
幅と長さをもつ多結晶シリコン膜６を形成し、この多結
晶シリコン膜６を含めた半導体基板８の表面に第２の絶
縁膜４を形成し、多結晶シリコン膜６の両端の第２の絶
縁膜４に窓を開け、この窓を通し多結晶シリコン膜６と
バリアメタル２を介して接続する電極アルミ１を形成し
ていた。
体基板８の表面に形成された第１の絶縁膜３上に所定の
幅と長さをもつ多結晶シリコン膜６を形成し、この多結
晶シリコン膜６を含めた半導体基板８の表面に第２の絶
縁膜４を形成し、多結晶シリコン膜６の両端の第２の絶
縁膜４に窓を開け、この窓を通し多結晶シリコン膜６と
バリアメタル２を介して接続する電極アルミ１を形成し
ていた。
この多結晶シリコン膜の長さ、幅及び膜厚は所要の抵抗
値によって決められていた、 〔発明が解決しようとする課題〕 しかしながら、従来の多結晶シリコン膜による抵抗体の
抵抗値は、通常、集積度及び成膜条件を考慮して、多結
晶シリコン膜の長さを決めることで設計されていた。従
って、抵抗値の大きな抵抗体を製作する場合は、多結晶
シリコンｊ摸をより長くしなければならず、半導体チッ
プに占める抵抗体の面積が大きくなり、集積度が低くく
なるという欠点がある。
値によって決められていた、 〔発明が解決しようとする課題〕 しかしながら、従来の多結晶シリコン膜による抵抗体の
抵抗値は、通常、集積度及び成膜条件を考慮して、多結
晶シリコン膜の長さを決めることで設計されていた。従
って、抵抗値の大きな抵抗体を製作する場合は、多結晶
シリコンｊ摸をより長くしなければならず、半導体チッ
プに占める抵抗体の面積が大きくなり、集積度が低くく
なるという欠点がある。
本発明の目的は、半導体基板の一平面内に占る抵抗体の
面積をより小さくすることにより、より高い集積度の半
導体装置を提供することである。
面積をより小さくすることにより、より高い集積度の半
導体装置を提供することである。
本発明の半導体装置は、半導体基板の一表面に一方向に
伸びて形成される少くとも一以上の溝と、この溝の内壁
面を含める前記半導体基板の表面に形成される絶縁膜と
、前記半導体基板上の同一面の絶縁膜上に両端が形成さ
れかつ前記溝を跨がるとともに前記両端を結ぶように形
成される多結晶シリコン膜でなる抵抗体を有することを
備え構成される。
伸びて形成される少くとも一以上の溝と、この溝の内壁
面を含める前記半導体基板の表面に形成される絶縁膜と
、前記半導体基板上の同一面の絶縁膜上に両端が形成さ
れかつ前記溝を跨がるとともに前記両端を結ぶように形
成される多結晶シリコン膜でなる抵抗体を有することを
備え構成される。
次に、本発明について図面を参照して説明する。
第１図（ａ）及び（ｂ）は本発明の第１の実施例を示す
半導体チップの部分平面図及びＡＡ断面図である。ここ
で、この発明を理解し易いように、工程順に追って説明
する。まず、同図に示すように、半導体基板８に、例え
ば、異方性エツチングにより深さ３μｍ程度二個所の溝
を形成する。次に、溝の内壁を含む半導体基板８の表面
に、第１の絶縁膜３を、例えば、０．２μｍ程度に成長
させる。次に、この溝を含む半導体基板８を覆う第１の
絶縁膜３の表面−Ｅに多結晶シリコンｊ摸を成長させる
。次に、選択的にこの多結晶シリコンＩ摸をエツチング
除去し、所定の抵抗値を得られるような大きさの抵抗体
である多結晶シリコン膜６に形成する。
半導体チップの部分平面図及びＡＡ断面図である。ここ
で、この発明を理解し易いように、工程順に追って説明
する。まず、同図に示すように、半導体基板８に、例え
ば、異方性エツチングにより深さ３μｍ程度二個所の溝
を形成する。次に、溝の内壁を含む半導体基板８の表面
に、第１の絶縁膜３を、例えば、０．２μｍ程度に成長
させる。次に、この溝を含む半導体基板８を覆う第１の
絶縁膜３の表面−Ｅに多結晶シリコンｊ摸を成長させる
。次に、選択的にこの多結晶シリコンＩ摸をエツチング
除去し、所定の抵抗値を得られるような大きさの抵抗体
である多結晶シリコン膜６に形成する。
次に、この多結晶シリコン膜６及び第１の絶縁１模３上
に、第２の絶縁膜４を形成する。次に、溝を埋めるよう
に絶縁塗布液を充填し、塗布膜７とする。さらに、第３
の絶縁膜５を、例えば、０゜２μｍｎ程度に成長した後
、多結晶シリコン６の両端にコンタクトを開口する。次
に、スパッタリング法によりバリアメタル膜を形成し、
この膜を選択的にエツチング除去し、多結晶シリコン膜
６の両端に多結晶シリコン膜６と接触するバリアメタル
層２を形成する。次に、このバリアメタル層２のトに電
極アルミ１を形成する。
に、第２の絶縁膜４を形成する。次に、溝を埋めるよう
に絶縁塗布液を充填し、塗布膜７とする。さらに、第３
の絶縁膜５を、例えば、０゜２μｍｎ程度に成長した後
、多結晶シリコン６の両端にコンタクトを開口する。次
に、スパッタリング法によりバリアメタル膜を形成し、
この膜を選択的にエツチング除去し、多結晶シリコン膜
６の両端に多結晶シリコン膜６と接触するバリアメタル
層２を形成する。次に、このバリアメタル層２のトに電
極アルミ１を形成する。
このような構造にすれば、溝の対向する内壁に形成され
た多結晶シリコン膜の長さ分だけ、従来の一平面に形成
された多結晶シリコン膜より長くなり、同抵抗値ならば
、平面上での長を短くでき、半導体チップの面に対する
抵抗体の占る面積が小さくすることが出来る。このこと
から、半導体装置の集積度を高めることが出来る。
た多結晶シリコン膜の長さ分だけ、従来の一平面に形成
された多結晶シリコン膜より長くなり、同抵抗値ならば
、平面上での長を短くでき、半導体チップの面に対する
抵抗体の占る面積が小さくすることが出来る。このこと
から、半導体装置の集積度を高めることが出来る。
第２図（ａ）及び（ｂ）は本発明の第２の実施例を示す
半導体チップの部分平面図及びＢＢ断面図である。この
実施例では、講のエツチング精度を考慮し、前述の実施
例に比し溝の深さを、例えば、１／３位にし、その代わ
りに、渦の長さを半導体基板上の多結晶シリコン膜６の
幅より大きく形成し、溝内に形成された多結晶シリコン
膜６を横方向に伸ばし形成されている。その他は第１の
実施例と同じである。また、この実施例の場合、前述の
実施例と比較して、エツチング精度が必要としない点を
考慮すると、製作上有利である。
半導体チップの部分平面図及びＢＢ断面図である。この
実施例では、講のエツチング精度を考慮し、前述の実施
例に比し溝の深さを、例えば、１／３位にし、その代わ
りに、渦の長さを半導体基板上の多結晶シリコン膜６の
幅より大きく形成し、溝内に形成された多結晶シリコン
膜６を横方向に伸ばし形成されている。その他は第１の
実施例と同じである。また、この実施例の場合、前述の
実施例と比較して、エツチング精度が必要としない点を
考慮すると、製作上有利である。
以上説明したように本発明は、抵抗体となる多結晶シリ
コン膜の下層に講を設け、その渦の内壁にも多結晶シリ
コン膜と繋がる多結晶シリコン膜を形成することによっ
て、−平面に形成される従来の多結晶シリコン膜の抵抗
体と比較して、半導体チップ−Ｆに占る抵抗体の面積が
より少なく出来る。従って、より高い集積度の半導体装
置が得られるという効果がある
コン膜の下層に講を設け、その渦の内壁にも多結晶シリ
コン膜と繋がる多結晶シリコン膜を形成することによっ
て、−平面に形成される従来の多結晶シリコン膜の抵抗
体と比較して、半導体チップ−Ｆに占る抵抗体の面積が
より少なく出来る。従って、より高い集積度の半導体装
置が得られるという効果がある
第１図（ａ）及び（ｂ）は本発明の第１の実施例を示す
半導体チップの部分平面図及びＡＡ断面図、第２図（ａ
）及び（ｂ）は本発明の第２の実施例を示す半導体チッ
プの部分平面図及びＢＢ断面図、第３図（ａ＞及び（ｂ
）は従来の半導体装置の一例を示す半導体チップの部分
平面図及びＣＣ断面図である。 １・・・電極アルミ、２・・・バリアメタル層、３・・
・第１の絶縁膜、 ４・・・第２の絶縁膜、 ５・・・第３の絶縁 膜、 ６・・−多結晶シリコン膜、 ７・・ 塗布膜、 ８・・・半 導体基板。
半導体チップの部分平面図及びＡＡ断面図、第２図（ａ
）及び（ｂ）は本発明の第２の実施例を示す半導体チッ
プの部分平面図及びＢＢ断面図、第３図（ａ＞及び（ｂ
）は従来の半導体装置の一例を示す半導体チップの部分
平面図及びＣＣ断面図である。 １・・・電極アルミ、２・・・バリアメタル層、３・・
・第１の絶縁膜、 ４・・・第２の絶縁膜、 ５・・・第３の絶縁 膜、 ６・・−多結晶シリコン膜、 ７・・ 塗布膜、 ８・・・半 導体基板。
Claims (1)
- 半導体基板の一表面に一方向に伸びて形成される少くと
も一以上の溝と、この溝の内壁面を含める前記半導体基
板の表面に形成される絶縁膜と、前記半導体基板上の同
一面の絶縁膜上に両端が形成されかつ前記溝を跨がると
ともに前記両端を結ぶように形成される多結晶シリコン
膜でなる抵抗体を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29756288A JPH02143452A (ja) | 1988-11-24 | 1988-11-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29756288A JPH02143452A (ja) | 1988-11-24 | 1988-11-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02143452A true JPH02143452A (ja) | 1990-06-01 |
Family
ID=17848152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29756288A Pending JPH02143452A (ja) | 1988-11-24 | 1988-11-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02143452A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5602408A (en) * | 1994-04-25 | 1997-02-11 | Seiko Instruments Inc. | Semiconductor device having polycrystalline silicon load devices |
| JP2011066418A (ja) * | 2009-09-15 | 2011-03-31 | Samsung Electronics Co Ltd | 抵抗素子を有する半導体装置及びその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5596670A (en) * | 1979-01-18 | 1980-07-23 | Matsushita Electric Ind Co Ltd | Semiconductor device and method of fabricating the same |
| JPS63229744A (ja) * | 1987-03-18 | 1988-09-26 | Nec Corp | 半導体装置 |
-
1988
- 1988-11-24 JP JP29756288A patent/JPH02143452A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5596670A (en) * | 1979-01-18 | 1980-07-23 | Matsushita Electric Ind Co Ltd | Semiconductor device and method of fabricating the same |
| JPS63229744A (ja) * | 1987-03-18 | 1988-09-26 | Nec Corp | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5602408A (en) * | 1994-04-25 | 1997-02-11 | Seiko Instruments Inc. | Semiconductor device having polycrystalline silicon load devices |
| JP2011066418A (ja) * | 2009-09-15 | 2011-03-31 | Samsung Electronics Co Ltd | 抵抗素子を有する半導体装置及びその製造方法 |
| CN102024822A (zh) * | 2009-09-15 | 2011-04-20 | 三星电子株式会社 | 包括电阻器的半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2671380B2 (ja) | 半導体装置の製造方法 | |
| JPS6343892B2 (ja) | ||
| JPH02143452A (ja) | 半導体装置 | |
| JPH0481868B2 (ja) | ||
| JPS6358370B2 (ja) | ||
| JPS59181045A (ja) | 半導体装置 | |
| JPH0530065B2 (ja) | ||
| JPH09306992A (ja) | 半導体装置およびその製造方法 | |
| JPS61214449A (ja) | 半導体素子の製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPS6039849A (ja) | 半導体装置の製造方法 | |
| JP2758729B2 (ja) | 半導体装置 | |
| JPH1167908A (ja) | 半導体装置およびその製法 | |
| KR100643574B1 (ko) | 플레이트 노드 형성과 관련된 반도체 장치의 제조방법 | |
| JPH0327527A (ja) | 半導体集積回路装置 | |
| JPH01296644A (ja) | 半導体装置の製造方法 | |
| JPS63107141A (ja) | 半導体装置の製造方法 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JPS62101073A (ja) | 電荷転送素子及び該素子の製造方法 | |
| JPH01274453A (ja) | 半導体装置及びその製造方法 | |
| JPH02134848A (ja) | 半導体装置の製造方法 | |
| JPS62113466A (ja) | 半導体記憶装置の製造方法 | |
| JPH03136351A (ja) | 半導体集積回路 | |
| JPH06163721A (ja) | 半導体装置 | |
| JPH09283617A (ja) | 半導体装置およびその製造方法 |