JPS63229744A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63229744A JPS63229744A JP6461787A JP6461787A JPS63229744A JP S63229744 A JPS63229744 A JP S63229744A JP 6461787 A JP6461787 A JP 6461787A JP 6461787 A JP6461787 A JP 6461787A JP S63229744 A JPS63229744 A JP S63229744A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- groove
- grooves
- silicon layer
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 150000004767 nitrides Chemical class 0.000 abstract description 3
- 238000001020 plasma etching Methods 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 abstract 1
- 239000004411 aluminium Substances 0.000 abstract 1
- 239000002019 doping agent Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 9
- 239000012535 impurity Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に集積回路等における、
抵抗体の構造に関する。
抵抗体の構造に関する。
従来の半導体集積回路に用いられる抵抗は、半導体基板
内に拡散層金膜けるか、絶に＆膜上に不純物を導入した
多結晶シリコンを被着させることによって形成されてい
る。これらの抵抗は、一般に平坦且つ一様な厚さの抵抗
体と半導体基板に対して水平方向にして形成するため、
その抵抗値は抵抗体の長さ、幅、不純物濃度を変えるこ
とによシ決定される。
内に拡散層金膜けるか、絶に＆膜上に不純物を導入した
多結晶シリコンを被着させることによって形成されてい
る。これらの抵抗は、一般に平坦且つ一様な厚さの抵抗
体と半導体基板に対して水平方向にして形成するため、
その抵抗値は抵抗体の長さ、幅、不純物濃度を変えるこ
とによシ決定される。
上述した従来の半導体集積回路における抵抗は、金属薄
膜音用いた抵抗と比較して、抵抗値の温度依存性か大き
く、特に不純物濃度が低い場合、その傾向が顕著に表わ
れる。そのため高抵抗を必要とする場合、極端に不純物
１１１Ｋｔ下けて抵抗値全土けても、大きな温度依存性
を持つため、低温時あるいは高温時に抵抗値が設計値よ
り大きく外れ、集積回路動作の不良等の問題を生じる。
膜音用いた抵抗と比較して、抵抗値の温度依存性か大き
く、特に不純物濃度が低い場合、その傾向が顕著に表わ
れる。そのため高抵抗を必要とする場合、極端に不純物
１１１Ｋｔ下けて抵抗値全土けても、大きな温度依存性
を持つため、低温時あるいは高温時に抵抗値が設計値よ
り大きく外れ、集積回路動作の不良等の問題を生じる。
このような問題を生じない層抵抗値の限界は、約１００
Ｋ、Ｑ／ｌ：］程度である。
Ｋ、Ｑ／ｌ：］程度である。
また、温就依存性の小さい領域において抵抗値を上ける
ために長い抵抗体を形成すると、抵抗として使用する面
積が大きくなり、集積度向上に対して不利である。
ために長い抵抗体を形成すると、抵抗として使用する面
積が大きくなり、集積度向上に対して不利である。
従来の集積回路における尚抵抗の用途としては、バイポ
ーラ型あるいはＭＯＳ型のＳＲＡＭのメモリセル内に使
用される抵抗があるが、両者とも集積度の向上と共に再
に高抵抗が要求されており、従来技術による抵抗形成に
おいて、このような徴求を充たすことは困難になってき
ている。
ーラ型あるいはＭＯＳ型のＳＲＡＭのメモリセル内に使
用される抵抗があるが、両者とも集積度の向上と共に再
に高抵抗が要求されており、従来技術による抵抗形成に
おいて、このような徴求を充たすことは困難になってき
ている。
本発明の目的は、このような問題点を解決し、低不純物
ａ度の多結晶シリコン層を使うことなく、同−面積内に
高抵抗を形成できるようにした半導体装ｔｉｔｔ提供す
ることにある。
ａ度の多結晶シリコン層を使うことなく、同−面積内に
高抵抗を形成できるようにした半導体装ｔｉｔｔ提供す
ることにある。
本発明の偶成は、ＰＮ接合を有する半導体基板上に絶縁
膜を介して、選択的に形成された多結晶シリコン層ｔ−
肩する半導体装置において、前記半導体基板あるいは前
記絶縁膜内に溝部を設け、この溝部を横切る前記多結晶
シリコン層がこの溝部に沿って凹凸の形状を有すること
を特徴とする。
膜を介して、選択的に形成された多結晶シリコン層ｔ−
肩する半導体装置において、前記半導体基板あるいは前
記絶縁膜内に溝部を設け、この溝部を横切る前記多結晶
シリコン層がこの溝部に沿って凹凸の形状を有すること
を特徴とする。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図（ａ） 、 （ｂ）は本発明の一実施例の上面図
およびその断面図である。本実施例は、まずシリコン基
板１上に、酸化膜２ｔ−形成する。次に反応性イオンエ
ツチングによシ、溝部３を形成した後、多結晶ンリコン
全被増し、必要とする抵抗値を得るために拡散もしくは
イオン注入法によシ多結晶シリコン中に不純物を導入す
る。その後、溝３を横切るように多結晶シリコン層４を
選択的に形成する。この際、多結晶シリコン層４の幅に
１溝３の幅より、わずかに狭くすることで、多結晶シリ
コンが溝の四方の側面に残るのを避けることができる。
およびその断面図である。本実施例は、まずシリコン基
板１上に、酸化膜２ｔ−形成する。次に反応性イオンエ
ツチングによシ、溝部３を形成した後、多結晶ンリコン
全被増し、必要とする抵抗値を得るために拡散もしくは
イオン注入法によシ多結晶シリコン中に不純物を導入す
る。その後、溝３を横切るように多結晶シリコン層４を
選択的に形成する。この際、多結晶シリコン層４の幅に
１溝３の幅より、わずかに狭くすることで、多結晶シリ
コンが溝の四方の側面に残るのを避けることができる。
その後、窒化膜５を形成し、コンタクト窓６金開孔し、
ＡＪ電極７を形成し、多結晶シリコン抵抗が形成される
。
ＡＪ電極７を形成し、多結晶シリコン抵抗が形成される
。
本実施例において、溝３の深さを２μｍとし、角に溝３
のピッチを２μｍとした場合、従来の構造の２倍の抵抗
が得られる。また隣３のピッチに対し、溝３１により深
くすることで、再に高抵抗化が可能となる。
のピッチを２μｍとした場合、従来の構造の２倍の抵抗
が得られる。また隣３のピッチに対し、溝３１により深
くすることで、再に高抵抗化が可能となる。
第２図は本発明の第２の実施例の断面図で、その上面図
は第１の実施例の図と同じである。
は第１の実施例の図と同じである。
図において、シリコン基板１′に、＠３ｔ−反応性イオ
ンエツチングによシ形成する。次に酸化膜２′を被着さ
せ、再に多結晶シリコン層４’ｔ−形成する。
ンエツチングによシ形成する。次に酸化膜２′を被着さ
せ、再に多結晶シリコン層４’ｔ−形成する。
この多結晶シリコン４の形成以侵は第１の実施例と同じ
である。この場合、シリコン基板１′に直接溝３を形成
するため、第１の実施例のようにあらかじめ卑い酸化膜
を形成することなく、深いＩ￥１３を形成することが可
能となる。また、高抵抗化の技術は、纂１の実施例と同
じである。
である。この場合、シリコン基板１′に直接溝３を形成
するため、第１の実施例のようにあらかじめ卑い酸化膜
を形成することなく、深いＩ￥１３を形成することが可
能となる。また、高抵抗化の技術は、纂１の実施例と同
じである。
以上説明したように本発明によれば、多結晶シリコン抵
抗ヲ、溝全横切るように形成することにより、面積を大
きくすることなく実効的に抵抗を大さくすることができ
、高抵抗化が可能となる。
抗ヲ、溝全横切るように形成することにより、面積を大
きくすることなく実効的に抵抗を大さくすることができ
、高抵抗化が可能となる。
第１図（ａ） 、 （ｂ）は本発明の一実施例を示す上
面図およびその断面図、第２図は本発明の第２の実施例
の断面図である。 １．１ ・・・・・・シリコン基板、２，２・・・・・
・酸化膜、３・・・・・・溝、４・・・・・・多結晶シ
リコン層、５・・・・・・窒化膜、６・・・・・・コン
タクト窓、７・・・・・・Ａ！電極。 代理人 升埋士 内 原 晋、・ネ、 −’＋ ＼冨ｌ、
面図およびその断面図、第２図は本発明の第２の実施例
の断面図である。 １．１ ・・・・・・シリコン基板、２，２・・・・・
・酸化膜、３・・・・・・溝、４・・・・・・多結晶シ
リコン層、５・・・・・・窒化膜、６・・・・・・コン
タクト窓、７・・・・・・Ａ！電極。 代理人 升埋士 内 原 晋、・ネ、 −’＋ ＼冨ｌ、
Claims (1)
- ＰＮ接合を有する半導体基板上に絶縁膜を介して選択的
に形成された多結晶シリコン層を有する半導体装置にお
いて、前記半導体基板あるいは前記絶縁膜内に溝部を設
け、この溝部を横切る前記多結晶シリコン層がこの溝部
に沿って凹凸の形状を有することを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6461787A JPS63229744A (ja) | 1987-03-18 | 1987-03-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6461787A JPS63229744A (ja) | 1987-03-18 | 1987-03-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63229744A true JPS63229744A (ja) | 1988-09-26 |
Family
ID=13263396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6461787A Pending JPS63229744A (ja) | 1987-03-18 | 1987-03-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63229744A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02143452A (ja) * | 1988-11-24 | 1990-06-01 | Nec Corp | 半導体装置 |
| JPH0377362A (ja) * | 1989-08-19 | 1991-04-02 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US5602408A (en) * | 1994-04-25 | 1997-02-11 | Seiko Instruments Inc. | Semiconductor device having polycrystalline silicon load devices |
| US5856702A (en) * | 1996-04-19 | 1999-01-05 | Nec Corporation | Polysilicon resistor and method of producing same |
-
1987
- 1987-03-18 JP JP6461787A patent/JPS63229744A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02143452A (ja) * | 1988-11-24 | 1990-06-01 | Nec Corp | 半導体装置 |
| JPH0377362A (ja) * | 1989-08-19 | 1991-04-02 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US5602408A (en) * | 1994-04-25 | 1997-02-11 | Seiko Instruments Inc. | Semiconductor device having polycrystalline silicon load devices |
| US5856702A (en) * | 1996-04-19 | 1999-01-05 | Nec Corporation | Polysilicon resistor and method of producing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4985746A (en) | Semiconductor device and method of production | |
| JPS58169960A (ja) | 容量素子を含む集積回路 | |
| JPH0638496B2 (ja) | 半導体装置 | |
| JPS63229744A (ja) | 半導体装置 | |
| JPH01194362A (ja) | 埋め込みゲート型ｍｏｓｆｅｔの製造方法 | |
| JPH02288361A (ja) | 半導体装置 | |
| JPH069201B2 (ja) | 半導体装置用電極・配線 | |
| KR19980058438A (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| JPS61247073A (ja) | 半導体装置の製造方法 | |
| JPS60236257A (ja) | 半導体装置 | |
| JP2001358088A (ja) | 半導体装置 | |
| JPS61228661A (ja) | 半導体装置及びその製造方法 | |
| JPH07120788B2 (ja) | プレ−ナ型半導体装置 | |
| JPH01200672A (ja) | コプレーナ型トランジスタ及びその製造方法 | |
| JPS61110462A (ja) | 半導体装置およびその製造方法 | |
| JPS63272065A (ja) | 半導体装置 | |
| JPS62281351A (ja) | 半導体装置の製造方法 | |
| JPS6312389B2 (ja) | ||
| JPS625657A (ja) | 半導体集積回路装置 | |
| JPS62286221A (ja) | 半導体装置の製造方法 | |
| JPS6118350B2 (ja) | ||
| JPS5858752A (ja) | 半導体装置 | |
| JPS63289855A (ja) | 半導体装置 | |
| JPS63198356A (ja) | 半導体装置の製造方法 | |
| JPH05110103A (ja) | 半導体装置 |