JPH0377362A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0377362A JPH0377362A JP21369189A JP21369189A JPH0377362A JP H0377362 A JPH0377362 A JP H0377362A JP 21369189 A JP21369189 A JP 21369189A JP 21369189 A JP21369189 A JP 21369189A JP H0377362 A JPH0377362 A JP H0377362A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- step parts
- oxide film
- parts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000000034 method Methods 0.000 claims abstract description 5
- 239000011810 insulating material Substances 0.000 claims abstract 2
- 239000012212 insulator Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 4
- 230000000694 effects Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は主に半導体集積回路にかける半導体装置の高
抵抗配線の形状及びその形成方法に関するものである。
抵抗配線の形状及びその形成方法に関するものである。
従来、半導体集積回路の表面上に高抵抗配線を形成する
場合、その表面上に導電膜を形成した後、ホトレジスト
膜を使った選択的エツチングによって、配線を平面的に
できるだけ長く形成していた。
場合、その表面上に導電膜を形成した後、ホトレジスト
膜を使った選択的エツチングによって、配線を平面的に
できるだけ長く形成していた。
これにより、高抵抗を得ていた。
従来の半導体集積回路にかける高抵抗配線は上記のよう
に形成されていたので、集積回路全体の縮小化にともな
い、平面上の広い範囲で高抵抗配線を形成することが困
難となる問題点があった。
に形成されていたので、集積回路全体の縮小化にともな
い、平面上の広い範囲で高抵抗配線を形成することが困
難となる問題点があった。
乙の発明は上記のようΔ問題点を解消するためになされ
たもので、複数の絶縁物からなる段差を用いることによ
り、せまい範囲で高抵抗配線を得ることを目的とする。
たもので、複数の絶縁物からなる段差を用いることによ
り、せまい範囲で高抵抗配線を得ることを目的とする。
この発明に係る半導体装置は、複数の絶縁物からなる段
差を用いることにょう、せ１い範囲で高抵抗配線を得る
ようにしたものである。
差を用いることにょう、せ１い範囲で高抵抗配線を得る
ようにしたものである。
この発明にかける複数の絶縁物からなる段差によう、そ
の上に形成された導電膜からなる配線は、同一平面上に
形成された配線よう実効的に長くなり、高抵抗配線を得
ることができる。
の上に形成された導電膜からなる配線は、同一平面上に
形成された配線よう実効的に長くなり、高抵抗配線を得
ることができる。
以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例である半導体装置の各製造工程
を示す断面図である。図にかいて（１）は半導体基板、
（２）はシリコン酸化膜（以下酸化膜と呼ぶ）、（３）
は選択的エツチングに用いるホトレジスト膜、（４ａ）
は段差凸部、（４ｂ）は段差凹部、（５）は多結晶シリ
コンで形成された第１配線、（６）はシリコン酸化絶縁
膜（以下絶縁膜）、（７）は閉じた空洞、（８）は開孔
した凹部、（９）は多結晶シリコンで形成された第２配
線である。
図はこの発明の一実施例である半導体装置の各製造工程
を示す断面図である。図にかいて（１）は半導体基板、
（２）はシリコン酸化膜（以下酸化膜と呼ぶ）、（３）
は選択的エツチングに用いるホトレジスト膜、（４ａ）
は段差凸部、（４ｂ）は段差凹部、（５）は多結晶シリ
コンで形成された第１配線、（６）はシリコン酸化絶縁
膜（以下絶縁膜）、（７）は閉じた空洞、（８）は開孔
した凹部、（９）は多結晶シリコンで形成された第２配
線である。
次に各製造工程について説明する。第１図（ａ、）のよ
うに、半導体基板ｉｌｌ上に酸化膜（２）を形成し、第
１図（ｂｌで段差凸部（４ａ） 、段差凹部（４ｂ）を
形成するために、ホトレジスト膜（３）を形成し、選択
的にエツチングする。この時、酸化膜（２）をすべてエ
ツチングはしない。これによう、第１図（Ｃ）で示すよ
うに、段差凸部（４ａ）、段差口部（４ｂ）が形成され
るＯ 次に、笛１図（ｄ）で示すように、多結晶シリコン膜を
形成し第１配線（６）を形成する。この時、各段差によ
って実効的に第１配線の長さは長くなる。
うに、半導体基板ｉｌｌ上に酸化膜（２）を形成し、第
１図（ｂｌで段差凸部（４ａ） 、段差凹部（４ｂ）を
形成するために、ホトレジスト膜（３）を形成し、選択
的にエツチングする。この時、酸化膜（２）をすべてエ
ツチングはしない。これによう、第１図（Ｃ）で示すよ
うに、段差凸部（４ａ）、段差口部（４ｂ）が形成され
るＯ 次に、笛１図（ｄ）で示すように、多結晶シリコン膜を
形成し第１配線（６）を形成する。この時、各段差によ
って実効的に第１配線の長さは長くなる。
次に、第１図（ｅ）で示すように酸化膜である絶縁膜（
６）を形成する。この時、せまい範囲で高抵抗配線を形
成する場合、各段差の間隔がせまくなり、図で示すよう
に絶縁膜がオーバーハング的に形成されることになる。
６）を形成する。この時、せまい範囲で高抵抗配線を形
成する場合、各段差の間隔がせまくなり、図で示すよう
に絶縁膜がオーバーハング的に形成されることになる。
これにより、閉じンを空洞（７）が形成される。次に、
沼１図（ｆ）で示すように、閉じた空洞（７）が開孔し
た凹部（８）となるまで、全面の絶縁膜（６）をエツチ
ングする。次に、第１図（ｇ）で示すように開孔した凹
部（８）を利用して多結晶シリコン膜を形成し第２配勝
（９）を形成する。
沼１図（ｆ）で示すように、閉じた空洞（７）が開孔し
た凹部（８）となるまで、全面の絶縁膜（６）をエツチ
ングする。次に、第１図（ｇ）で示すように開孔した凹
部（８）を利用して多結晶シリコン膜を形成し第２配勝
（９）を形成する。
次に、この発明の他の実施例について説明する。
上記の説明では第１配線、第２配線とは個別に設けた場
合を示したが、よう高い抵抗配線を得るために、第１配
線、第２配線を結合してもよい。
合を示したが、よう高い抵抗配線を得るために、第１配
線、第２配線を結合してもよい。
以上のようにこの発明によれば、段差を構成して、その
上に配線を形成するようにしたので、従来のように広い
範囲で平面的に配線を引き回して高抵抗配情を形成する
のに比べて、せまい範囲で高抵抗配線が得られる効果が
ある。
上に配線を形成するようにしたので、従来のように広い
範囲で平面的に配線を引き回して高抵抗配情を形成する
のに比べて、せまい範囲で高抵抗配線が得られる効果が
ある。
第１図（ａ）〜（ｇ）はこの発明の一実施例である半導
体装置の各製造工程の断面図である。図にかいて（１）
は半導体基板、（２）は酸化膜、（３）はホトレジスト
膜・ （４ａ）は段差凸部、 （４ｂ）は段差凹部、
（５）は第１配線、（６）は絶縁膜、（７）は閉じた空
洞、（８）は開孔した凹部、（９）は第２配線である。 第１図（−１一つ１） （１２） （ｂ） （Ｃ）
体装置の各製造工程の断面図である。図にかいて（１）
は半導体基板、（２）は酸化膜、（３）はホトレジスト
膜・ （４ａ）は段差凸部、 （４ｂ）は段差凹部、
（５）は第１配線、（６）は絶縁膜、（７）は閉じた空
洞、（８）は開孔した凹部、（９）は第２配線である。 第１図（−１一つ１） （１２） （ｂ） （Ｃ）
Claims (2)
- （１）半導体集積回路において、その表面上に形成され
た複数の絶縁物からなる凸部と凹部を有する段差と、そ
の段差を覆う導電膜で形成された配線とによって形成さ
れる高抵抗配線を備えたことを特徴とする半導体装置。 - （２）半導体集積回路の表面上に絶縁物からなる複数で
間隔がせまい段差を形成する工程と、その段差上に導電
膜からなる配線を形成する工程と、その配線の間隔がせ
まい段差のため、間隔のせまくなった凹部に閉じた空洞
を形成するに至る段差被覆性をもつ絶縁膜を形成する工
程と、閉じた空洞を開孔した凹部に形成するための絶縁
膜をエッチングする工程と、その上に導電膜からなる配
線を形成する工程とを備えたことを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21369189A JPH0377362A (ja) | 1989-08-19 | 1989-08-19 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21369189A JPH0377362A (ja) | 1989-08-19 | 1989-08-19 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0377362A true JPH0377362A (ja) | 1991-04-02 |
Family
ID=16643390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21369189A Pending JPH0377362A (ja) | 1989-08-19 | 1989-08-19 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0377362A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0818011A (ja) * | 1994-04-25 | 1996-01-19 | Seiko Instr Inc | 半導体装置及びその製造方法 |
| US6166425A (en) * | 1997-07-16 | 2000-12-26 | Nec Corporation | Semiconductor device having a resistance element with a reduced area |
| US6849993B2 (en) | 2000-05-31 | 2005-02-01 | Matsushita Electric Industrial Co., Ltd. | Discharge lamp and lamp unit with caulking member |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60137051A (ja) * | 1983-12-26 | 1985-07-20 | Toshiba Corp | 半導体装置 |
| JPS60227459A (ja) * | 1984-04-26 | 1985-11-12 | Nec Ic Microcomput Syst Ltd | 集積回路装置 |
| JPS63229744A (ja) * | 1987-03-18 | 1988-09-26 | Nec Corp | 半導体装置 |
| JPH0194648A (ja) * | 1987-10-06 | 1989-04-13 | Mitsubishi Electric Corp | 半導体装置 |
-
1989
- 1989-08-19 JP JP21369189A patent/JPH0377362A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60137051A (ja) * | 1983-12-26 | 1985-07-20 | Toshiba Corp | 半導体装置 |
| JPS60227459A (ja) * | 1984-04-26 | 1985-11-12 | Nec Ic Microcomput Syst Ltd | 集積回路装置 |
| JPS63229744A (ja) * | 1987-03-18 | 1988-09-26 | Nec Corp | 半導体装置 |
| JPH0194648A (ja) * | 1987-10-06 | 1989-04-13 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0818011A (ja) * | 1994-04-25 | 1996-01-19 | Seiko Instr Inc | 半導体装置及びその製造方法 |
| US6166425A (en) * | 1997-07-16 | 2000-12-26 | Nec Corporation | Semiconductor device having a resistance element with a reduced area |
| US6849993B2 (en) | 2000-05-31 | 2005-02-01 | Matsushita Electric Industrial Co., Ltd. | Discharge lamp and lamp unit with caulking member |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0377362A (ja) | 半導体装置及びその製造方法 | |
| JPS6134972A (ja) | バイポ−ラトランジスタ構造体 | |
| JPS61172336A (ja) | 半導体装置電極開口部の形成方法 | |
| JPH01186624A (ja) | 半導体装置の製造方法 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JPH01168051A (ja) | 半導体装置の製造方法 | |
| JPH0714831A (ja) | 半導体装置及びその製造方法 | |
| KR940000312B1 (ko) | 고부하 저항체를 갖는 sram 및 그 제조방법 | |
| KR910000277B1 (ko) | 반도체 장치의 제조방법 | |
| JPS61107747A (ja) | 半導体装置の製造方法 | |
| JPH1032264A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0391243A (ja) | 半導体装置の製造方法 | |
| JPH0382031A (ja) | 半導体集積回路およびその製造方法 | |
| JPS63213930A (ja) | 半導体装置の製造方法 | |
| KR20000001660A (ko) | 반도체 소자 및 그의 제조 방법 | |
| JPH03191575A (ja) | ショットキー接合電極の形成方法 | |
| JPH02231711A (ja) | 半導体装置の製造方法 | |
| JPS6386451A (ja) | 半導体装置 | |
| JPH02105519A (ja) | 半導体集積回路の製造方法 | |
| JPS63107020A (ja) | 半導体装置の製造方法 | |
| KR930022475A (ko) | 반도체 장치의 콘텍 형성방법 및 그 구조 | |
| JPS6049677A (ja) | 電界効果トランジスタの製造方法 | |
| JPH03224229A (ja) | 半導体装置の製造方法 | |
| JPH03101134A (ja) | 半導体装置の製造方法 | |
| JPH03184361A (ja) | 半導体装置の製造方法 |