JPH0714831A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0714831A JPH0714831A JP14246493A JP14246493A JPH0714831A JP H0714831 A JPH0714831 A JP H0714831A JP 14246493 A JP14246493 A JP 14246493A JP 14246493 A JP14246493 A JP 14246493A JP H0714831 A JPH0714831 A JP H0714831A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- forming
- semiconductor device
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体装置に配線形成を行う時の構造とその製
造方法において、表面凹凸が大きくなる事を防ぐ。 【構成】第１の絶縁膜３上に、第２の絶縁膜４を形成
し、その絶縁膜に拡散層３に達する接続用開口部と配線
用パターン開口部を設け、配線材料５を成膜し、配線材
料５をフォトリソグラフィ技術によらず、エッチング保
護膜６を利用して、直接全面エッチングする事によっ
て、配線形成する。これにより、配線形成後の半導体装
置表面の凹凸が小さい構造が得られる。
造方法において、表面凹凸が大きくなる事を防ぐ。 【構成】第１の絶縁膜３上に、第２の絶縁膜４を形成
し、その絶縁膜に拡散層３に達する接続用開口部と配線
用パターン開口部を設け、配線材料５を成膜し、配線材
料５をフォトリソグラフィ技術によらず、エッチング保
護膜６を利用して、直接全面エッチングする事によっ
て、配線形成する。これにより、配線形成後の半導体装
置表面の凹凸が小さい構造が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関し、特に配線形成の配線構造とその製造方法
に関する。
造方法に関し、特に配線形成の配線構造とその製造方法
に関する。
【０００２】
【従来の技術】従来の半導体装置における配線の構造を
図５に示す。又、その製造方法は、図４に示す工程によ
り製造されていた。すなわち、図４（ａ）に示す半導体
装置内の素子（拡散層２）上に絶縁膜３を形成した後
に、フォトリソグラフィ技術とエッチング技術により連
絡穴を開穴した図４（ｂ）状態とし、次に図４（ｃ）に
示すように第１の配線材料５を形成し、直接配線材料５
をフォトリソグラフィ技術とエッチング技術により、図
４（ｄ）に示す配線を形成している。
図５に示す。又、その製造方法は、図４に示す工程によ
り製造されていた。すなわち、図４（ａ）に示す半導体
装置内の素子（拡散層２）上に絶縁膜３を形成した後
に、フォトリソグラフィ技術とエッチング技術により連
絡穴を開穴した図４（ｂ）状態とし、次に図４（ｃ）に
示すように第１の配線材料５を形成し、直接配線材料５
をフォトリソグラフィ技術とエッチング技術により、図
４（ｄ）に示す配線を形成している。
【０００３】又、図６は、前記従来技術を二度繰り返し
て配線形成を実施した半導体装置の一例の断面図であ
り、図４（ａ）から図４（ｄ）までの処理によって得ら
れた上に、再度図４（ａ）から図４（ｄ）までも繰り返
すことによって得られる。
て配線形成を実施した半導体装置の一例の断面図であ
り、図４（ａ）から図４（ｄ）までの処理によって得ら
れた上に、再度図４（ａ）から図４（ｄ）までも繰り返
すことによって得られる。
【０００４】
【発明が解決しようとする課題】この従来の製造方法に
よって得られた半導体装置は、配線形成後の表面凹凸が
非常に大きく、配線材料・絶縁膜・装置保護膜の被着率
が各種段差部で小さく、電気的特性（断線・耐圧等）や
耐湿性に劣るという問題があった。
よって得られた半導体装置は、配線形成後の表面凹凸が
非常に大きく、配線材料・絶縁膜・装置保護膜の被着率
が各種段差部で小さく、電気的特性（断線・耐圧等）や
耐湿性に劣るという問題があった。
【０００５】又、光学的に反射率の高い配線材料を直接
フォトリソグラフィ技術で微細パターンを形成する為
に、各種段差部で光学的反射や散乱によりパターン形成
の解像性が劣り、配線の微細化が困難であるという問題
があった。
フォトリソグラフィ技術で微細パターンを形成する為
に、各種段差部で光学的反射や散乱によりパターン形成
の解像性が劣り、配線の微細化が困難であるという問題
があった。
【０００６】本発明の目的は、従来の欠点を除去し配線
形成後の表面凹凸が非常に小さく、配線材料，絶縁膜，
装置保護膜の被着率が向上し、電気的特性（断線・耐圧
等）や耐湿性が向上すると共に、配線パターンの解像性
が向上し微細加工が可能となる半導体装置及びその製造
方法を提供することにある。
形成後の表面凹凸が非常に小さく、配線材料，絶縁膜，
装置保護膜の被着率が向上し、電気的特性（断線・耐圧
等）や耐湿性が向上すると共に、配線パターンの解像性
が向上し微細加工が可能となる半導体装置及びその製造
方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明の第１の発明の半
導体装置は、半導体基板の表面に形成された拡散層と、
該拡散層上に形成された第１の絶縁膜と、前記第１の絶
縁膜上に形成された第２の絶縁膜と、前記第２の絶縁膜
より形成され前記拡散層に達する第１の開口部と、前記
第２絶縁膜の必要な箇所に形成された配線パターン開口
部と、前記第１の開口部及び前記配線パターン開口部に
形成された第１の配線材料とを含み基板表面がほぼ平坦
に形成されていることを特徴として構成される。
導体装置は、半導体基板の表面に形成された拡散層と、
該拡散層上に形成された第１の絶縁膜と、前記第１の絶
縁膜上に形成された第２の絶縁膜と、前記第２の絶縁膜
より形成され前記拡散層に達する第１の開口部と、前記
第２絶縁膜の必要な箇所に形成された配線パターン開口
部と、前記第１の開口部及び前記配線パターン開口部に
形成された第１の配線材料とを含み基板表面がほぼ平坦
に形成されていることを特徴として構成される。
【０００８】又、本発明の第２の発明の半導体装置の製
造方法は、半導体基板に拡散層を形成する工程と、前記
拡散層の形成された半導体基板に第１の絶縁膜を形成す
る工程と、前記拡散層上の第１の絶縁膜に開口部を形成
する工程と、開口部の形成された第１の絶縁膜上に第２
の絶縁膜を形成する工程と、前記拡散層に対する接続用
開口部及び配線用として必要な箇所に配線用パターン開
口部を形成する工程と、前記開口部の形成された基板表
面に第１の配線材料を成膜する工程と、前記接続用開口
部及び前記配線パターン開口部上の配線材料膜上にエッ
チング保護膜を成膜する工程と、全面エッチングし配線
を形成する工程とを含むことを特徴として構成される。
造方法は、半導体基板に拡散層を形成する工程と、前記
拡散層の形成された半導体基板に第１の絶縁膜を形成す
る工程と、前記拡散層上の第１の絶縁膜に開口部を形成
する工程と、開口部の形成された第１の絶縁膜上に第２
の絶縁膜を形成する工程と、前記拡散層に対する接続用
開口部及び配線用として必要な箇所に配線用パターン開
口部を形成する工程と、前記開口部の形成された基板表
面に第１の配線材料を成膜する工程と、前記接続用開口
部及び前記配線パターン開口部上の配線材料膜上にエッ
チング保護膜を成膜する工程と、全面エッチングし配線
を形成する工程とを含むことを特徴として構成される。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例の製造方法を説明するため
に工程順に示した半導体素子の断面図、図２は図１に示
す一実施例の製造方法により形成された半導体装置の断
面図である。
る。図１は本発明の一実施例の製造方法を説明するため
に工程順に示した半導体素子の断面図、図２は図１に示
す一実施例の製造方法により形成された半導体装置の断
面図である。
【００１０】本発明の一実施例は次の工程により製造さ
れる。
れる。
【００１１】先ず、半導体基板１内の素子（拡散層２）
上に、第１の絶縁膜３を成膜し図１（ａ）の状態とし、
次にフォトリソグラフィ技術及びエッチング技術を用い
て連絡穴の開口部を形成し、図１（ｂ）の状態を得る。
上に、第１の絶縁膜３を成膜し図１（ａ）の状態とし、
次にフォトリソグラフィ技術及びエッチング技術を用い
て連絡穴の開口部を形成し、図１（ｂ）の状態を得る。
【００１２】次に、第２の絶縁膜４を成膜した図１
（ｃ）の状態より、フォトリソグラフィ技術及びエッチ
ング技術を用いて、連絡穴接続用の第１の開口部、配線
用として必要な箇所に配線用パターンの開口部を形成す
ると図１（ｄ）の状態となる。
（ｃ）の状態より、フォトリソグラフィ技術及びエッチ
ング技術を用いて、連絡穴接続用の第１の開口部、配線
用として必要な箇所に配線用パターンの開口部を形成す
ると図１（ｄ）の状態となる。
【００１３】その次に、第１の配線材料５を成膜し図１
（ｅ）の状態とする。次に第１の配線材料５を全面エッ
チングする際の配線パターン部のエッチング保護膜とな
るエッチング保護膜６を成膜（塗布）すると図１（ｆ）
の状態となる。
（ｅ）の状態とする。次に第１の配線材料５を全面エッ
チングする際の配線パターン部のエッチング保護膜とな
るエッチング保護膜６を成膜（塗布）すると図１（ｆ）
の状態となる。
【００１４】この後に、全面をエッチングする事によっ
て、最終構造図１（ｇ）を得る事が出来る。
て、最終構造図１（ｇ）を得る事が出来る。
【００１５】更に、この後にエッチング保護膜６を除去
すると図１（ｈ）に示す本発明の一実施例が得られる
が、エッチング保護膜６は必ずしも除去する必要はな
い。図２は更めて示した本発明の一実施例の半導体装置
である。
すると図１（ｈ）に示す本発明の一実施例が得られる
が、エッチング保護膜６は必ずしも除去する必要はな
い。図２は更めて示した本発明の一実施例の半導体装置
である。
【００１６】又、図３は本発明による構造・製造方法を
二度繰り返して配線形成を実施した半導体装置の第２の
実施例の断面図である。図１の（ａ）から（ｈ）までの
処理によって得られた上に、再度（ａ）から（ｈ）まで
を繰り返して得られた構造を示す。
二度繰り返して配線形成を実施した半導体装置の第２の
実施例の断面図である。図１の（ａ）から（ｈ）までの
処理によって得られた上に、再度（ａ）から（ｈ）まで
を繰り返して得られた構造を示す。
【００１７】同様にして、本発明の構造・製造方法は回
数に制限なく繰り返す事が出来る。
数に制限なく繰り返す事が出来る。
【００１８】
【発明の効果】以上説明したように本発明は、配線構造
及びその製造方法において、絶縁膜で形成したパターン
を用いて配線を形成した構造及び方法を有するので、配
線形成後の表面凹凸が非常に小さく、配線材料・絶縁膜
・装置保護膜の被着率が向上し、電気的特性（断線・耐
圧等）や耐湿性が向上すると共に、配線パターンの解像
性が向上する事より微細加工が可能となる効果を有す
る。
及びその製造方法において、絶縁膜で形成したパターン
を用いて配線を形成した構造及び方法を有するので、配
線形成後の表面凹凸が非常に小さく、配線材料・絶縁膜
・装置保護膜の被着率が向上し、電気的特性（断線・耐
圧等）や耐湿性が向上すると共に、配線パターンの解像
性が向上する事より微細加工が可能となる効果を有す
る。
【図面の簡単な説明】
【図１】本発明の一実施例の構造及びその製造方法を説
明するために工程順に示した半導体素子の断面図であ
る。
明するために工程順に示した半導体素子の断面図であ
る。
【図２】本発明の一実施例の半導体素子の断面図であ
る。
る。
【図３】本発明の他の実施例の半導体素子の断面図であ
る。
る。
【図４】従来の半導体装置の一例の構造及びその製造方
法を説明するために工程順に示した半導体素子の断面図
である。
法を説明するために工程順に示した半導体素子の断面図
である。
【図５】図４に示す従来の製造方法により得られた半導
体素子の断面図である。
体素子の断面図である。
【図６】図４に示す従来の製造工程を二度用いて形成し
た半導体素子の断面図である。
た半導体素子の断面図である。
１ 半導体基板 ２ 拡散層 ３ 第１の絶縁膜 ３ａ 第１の絶縁膜（二度目） ４ 第２の絶縁膜 ４ａ 第２の絶縁膜（二度目） ５ 第１の配線材料 ６ エッチング保護膜 ７ 第２の配線材料 ８ 装置の保護膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 8826−4Ｍ Ｈ０１Ｌ 21/88 Ｃ 8826−4Ｍ Ａ
Claims (2)
- 【請求項１】 半導体基板の表面に形成された拡散層
と、該拡散層上に形成された第１の絶縁膜と、前記第１
の絶縁膜上に形成された第２の絶縁膜と、前記第２の絶
縁膜より形成され前記拡散層に達する第１の開口部と、
前記第２絶縁膜の必要な箇所に形成された配線パターン
開口部と、前記第１の開口部及び前記配線パターン開口
部に形成された第１の配線材料とを含み基板表面がほぼ
平坦に形成されていることを特徴とする半導体装置。 - 【請求項２】 半導体基板に拡散層を形成する工程と、
前記拡散層の形成された半導体基板上に第１の絶縁膜を
形成する工程と、前記拡散層上の第１の絶縁膜に開口部
を形成する工程と、開口部の形成された第１の絶縁膜上
に第２の絶縁膜を形成する工程と、前記拡散層に対する
接続用開口部、及び配線用として必要な箇所に配線用パ
ターン開口部を形成する工程と、前記開口部の形成され
た基板表面に第１の配線材料を成膜する工程と、前記接
続用開口部及び配線パターン開口部上の配線材料膜上に
エッチング保護膜を成膜する工程と、全面エッチングし
配線を形成する工程とを含むことを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14246493A JPH0714831A (ja) | 1993-06-15 | 1993-06-15 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14246493A JPH0714831A (ja) | 1993-06-15 | 1993-06-15 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0714831A true JPH0714831A (ja) | 1995-01-17 |
Family
ID=15315930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14246493A Pending JPH0714831A (ja) | 1993-06-15 | 1993-06-15 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714831A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08288389A (ja) * | 1995-04-13 | 1996-11-01 | Nec Corp | 半導体装置の製造方法 |
| JP2007142475A (ja) * | 2007-02-27 | 2007-06-07 | Rohm Co Ltd | 半導体装置およびその製造方法 |
-
1993
- 1993-06-15 JP JP14246493A patent/JPH0714831A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08288389A (ja) * | 1995-04-13 | 1996-11-01 | Nec Corp | 半導体装置の製造方法 |
| JP2007142475A (ja) * | 2007-02-27 | 2007-06-07 | Rohm Co Ltd | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960001595B1 (ko) | 전도층 연결을 위한 단차 영역에서의 제조방법 | |
| JPH0714831A (ja) | 半導体装置及びその製造方法 | |
| US5403770A (en) | Method for forming a field oxide film in a semiconductor device | |
| US4371890A (en) | Tapering of oxidized polysilicon electrodes | |
| JP2808674B2 (ja) | 半導体装置の製造方法 | |
| JPH02262338A (ja) | 半導体装置の製造方法 | |
| KR950003221B1 (ko) | 반도체장치 제조방법 | |
| JPH05160271A (ja) | 半導体装置 | |
| JPH11186386A (ja) | 半導体装置およびその製造方法 | |
| JPH0766178A (ja) | 半導体装置の製造方法 | |
| JPH07122518A (ja) | コンタクト電極の形成方法 | |
| KR0148326B1 (ko) | 반도체 소자의 제조방법 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| KR0135153B1 (ko) | 고부하저항 제조방법 | |
| JPH0377362A (ja) | 半導体装置及びその製造方法 | |
| KR970053546A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| JPH06283688A (ja) | 半導体装置の製造方法 | |
| JPH03239348A (ja) | 半導体装置及びその製造方法 | |
| KR930022475A (ko) | 반도체 장치의 콘텍 형성방법 및 그 구조 | |
| JPH02156537A (ja) | 半導体装置の製造方法 | |
| WO1985001152A1 (en) | Method for repair of buried contacts in mosfet devices | |
| KR100248805B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR910000277B1 (ko) | 반도체 장치의 제조방법 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH07106391A (ja) | 半導体デバイス及びその検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000704 |