KR0135153B1 - 고부하저항 제조방법 - Google Patents
고부하저항 제조방법Info
- Publication number
- KR0135153B1 KR0135153B1 KR1019940011405A KR19940011405A KR0135153B1 KR 0135153 B1 KR0135153 B1 KR 0135153B1 KR 1019940011405 A KR1019940011405 A KR 1019940011405A KR 19940011405 A KR19940011405 A KR 19940011405A KR 0135153 B1 KR0135153 B1 KR 0135153B1
- Authority
- KR
- South Korea
- Prior art keywords
- load resistance
- insulating layer
- forming
- layer
- flaw
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 고부하저항 제조방법에 관한 것으로, 부하저항의 면적을 증가시켜 고부하저항을 제조하기 위한 것이다.
본 발명은 실리콘기판상에 적어도 2000Å이상의 두께로 제1절연층을 형성하는 단계와, 상기 제1절연층을 선택적으로 식각하여 흠을 형성하는 단계, 상기 흠을 포함한 제1절연층 전면에 폴리실리콘을 증착하는 단계, 상기 폴리실리콘층을 패터닝하여 부하저항을 형성하는 단계, 상기 부하저항이 형성된 제1절연층 전면에 제2절연층을 형성하는 단계, 상기 제2절연층을 선택적으로 식각하여 상기 부하저항의 소정부분을 노출시키는 콘택홀을 형성하는 단계, 상기 금속층을 패터닝하여 상기 콘택홀을 통해 상기 부하저항과 연결되는 금속배선을 형성하는 단계로 이루어지는 고부하저항 제조방법을 제공한다.
Description
제 1도는 종래의 부하저항을 도시한 단면구조도
제 2도는 본 발명에 의한 고부하저항 제조방법을 도시한 공정순서도
＊도면의 주요부분에 대한 부호의 설명＊
11 : 실리콘기판,12 : 제1절연층,
13 : 흠,14 : 부하저항,
15 : 제2절연층,16 : 금속배선
본 발명은 고부하저항 제조방법에 관한 것으로, 특히 SRAM(Static Random Access Memory)셀의 고부하 저항의 제조방법에 관한 것이다.
종래 SRAM셀의 부하(load)저항은 제1도에 도시한 바와 같이 실리콘기판(1)상에 절연막(2)을 형성하고 이위에 부하저항용 폴리실리콘층(3)을 형성한 후, 전면에 절연막(4)을 형성하고 이를 선택적으로 식각하여 상기 부하저항용 폴리실리콘층(3)을 노출시키는 콘택홀을 형성한 다음 금속을 증착하고 패터닝하여 상기 콘택홀을 통해 부하저항용 폴리실리콘층(3)과 연결되는 금속배선(5)을 형성함으로써 제조하였다.
그러나 상기 종래의 부하저항은 SRAM의 고집적화에 따라 메모리셀의 면적이 작아지게 되고 이로 인해 단위면적당 저항부분의 면적이 작아짐으로써 고부하 저항을 얻는데 한계가 따르는 문제점이 있었다.
본 발명은 상기 문제를 해결하기 위한 것으로, 부하저항의 면적을 증가시켜 고부하저항을 제조하는 방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 고부하저항 제조방법은 실리콘기판상에 적어도 2000Å이상의 두께의 제1절연층을 형성하는 단계와, 상기 제1절연층을 선택적으로 식각하여 흠을 형성하는 단계, 상기 흠을 포함한 제1절연층 전면에 폴리실리콘을 증착하는 단계, 상기 폴리실리콘층을 패터닝하여 부하저항을 형성하는 단계, 상기 부하저항이 형성된 제1절연층 전면에 제2절연층을 형성하는 단계, 상기 제2절연층을 선택적으로 식각하여 상기 부하저항의 소정부분을 노출시키는 콘택홀을 형성하는 단계, 상기 제2절연층상에 금속을 증착하는 단계, 상기 금속층을 패터닝하여 상기 콘택홀을 통해 상기 부하저항을 연결되는 금속 배선을 형성하는 단계로 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제2도에 본 발명에 의한 고부하저항 제조방법을 공정순서에 따라 도시하였다.
먼저, 제2도 (a)와 같이 실리콘기판(11)상에 2000Å이상의 두꺼운 제1절연층(12)을 형성한 후, 제2도(b)와 같이 사진식각공정을 통해 상기 제1절연층(12)의 소정부분을 선택적으로 식각하여 고부하저항 형성을 위한 흠(13)을 형성한다. 다음에 제2도(c)와 같이 상기 흠(13)을 포함한 제1절연층(12) 전면에 부하저항용 폴리실리콘을 증착하고 이를 사진식각공정에 의해 패터닝하여 부하저항(14)을 형성한다.
이어서 제2도(d)와 같이 상기 부하저항(14)이 형성된 제1절연층(12) 전면에 제2절연층(15)을 형성한 후, 이를 선택적으로 식각하여 상기 부하저항(14)의 소정부분을 노출시키는 콘택홀을 형성한다.
다음에 제2도(e)와 같이 금속을 증착한 후, 이를 사진식각공정을 통해 패터닝하여 상기 콘택홀을 통해 부하저항(14)과 연결되는 금속배선(16)을 형성한다.
이와같이 본 발명은 절연층에 흠을 형성한 다음 이 흠의 내면을 포함한 절연 층상에 부하저항을 형성하므로 부하저항의 면적을 증가시킬 수 있게된다. 따라서 고부하저항을 얻을 수 있게 된다.
Claims (1)
- 실리콘기판상에 적어도 2000Å이상의 두께로 제1절연층을 형성하는 단계와, 상기 제1절연층을 선택적으로 식각하여 흠을 형성하는 단계, 상기 흠을 포함한 제1절연층 전면에 폴리실리콘을 증착하는 단계, 상기 폴리실리콘층을 패터닝하여 부하저항을 형성하는 단계, 상기 부하저항이 형성된 제1절연층 전면에 제2절연층을 형성하는 단계, 상기 제2절연층을 선택적으로 식각하여 상기 부하저항의 소정부분을 노출시키는 콘택홀을 형성하는 단계, 상기 제2절연층상에 금속을 증착하는 단계, 상기 금속층을 패터닝하여 상기 콘택홀을 통해 상기 부하저항과 연결되는 금속 배선을 형성하는 단계로 이루어지는 것을 특징으로 하는 고부하저항 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940011405A KR0135153B1 (ko) | 1994-05-25 | 1994-05-25 | 고부하저항 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940011405A KR0135153B1 (ko) | 1994-05-25 | 1994-05-25 | 고부하저항 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950034526A KR950034526A (ko) | 1995-12-28 |
| KR0135153B1 true KR0135153B1 (ko) | 1998-04-25 |
Family
ID=19383743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940011405A KR0135153B1 (ko) | 1994-05-25 | 1994-05-25 | 고부하저항 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0135153B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100621764B1 (ko) * | 2000-07-05 | 2006-09-07 | 삼성전자주식회사 | 반도체소자의 부하저항 형성방법 |
-
1994
- 1994-05-25 KR KR1019940011405A patent/KR0135153B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100621764B1 (ko) * | 2000-07-05 | 2006-09-07 | 삼성전자주식회사 | 반도체소자의 부하저항 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950034526A (ko) | 1995-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950021084A (ko) | 금속선과 콘택 플러그의 동시 형성방법 | |
| KR940022801A (ko) | 반도체소자의 콘택 형성방법 | |
| KR0135153B1 (ko) | 고부하저항 제조방법 | |
| KR970051945A (ko) | 반도체장치의 제조방법 | |
| US4544941A (en) | Semiconductor device having multiple conductive layers and the method of manufacturing the semiconductor device | |
| KR19980058452A (ko) | 반도체 소자의 제조방법 | |
| KR970003508A (ko) | 반도체소자의 제조방법 | |
| KR100372657B1 (ko) | 반도체소자의콘택형성방법 | |
| KR970054194A (ko) | 에스램(sram) 소자의 부하 저항 제조방법 | |
| KR19990055779A (ko) | 반도체 소자의 콘택형성 방법 | |
| JPH0391243A (ja) | 半導体装置の製造方法 | |
| KR100357174B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970053546A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| KR940009606B1 (ko) | 반도체 소자의 비트라인 제조방법 | |
| KR940016486A (ko) | 반도체 접속장치 제조방법 | |
| KR100242390B1 (ko) | 고저항 소자 및 그의 제조방법 | |
| KR0174645B1 (ko) | 커패시터 제조방법 | |
| KR970030393A (ko) | 반도체 장치의 제조방법 | |
| KR940016504A (ko) | 반도체 소자의 콘택 제조방법 | |
| KR970030382A (ko) | 반도체 소자 제조방법 | |
| JPH0444250A (ja) | 半導体装置の製造方法 | |
| KR970013213A (ko) | 반도체 소자의 배선구조 및 그 제조방법 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH0714831A (ja) | 半導体装置及びその製造方法 | |
| KR940016748A (ko) | 박막 트랜지스터의 크로스-오버 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091222 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |