KR940016486A - 반도체 접속장치 제조방법 - Google Patents

반도체 접속장치 제조방법 Download PDF

Info

Publication number
KR940016486A
KR940016486A KR1019920024506A KR920024506A KR940016486A KR 940016486 A KR940016486 A KR 940016486A KR 1019920024506 A KR1019920024506 A KR 1019920024506A KR 920024506 A KR920024506 A KR 920024506A KR 940016486 A KR940016486 A KR 940016486A
Authority
KR
South Korea
Prior art keywords
forming
insulating film
conductive line
diffusion region
impurity diffusion
Prior art date
Application number
KR1019920024506A
Other languages
English (en)
Other versions
KR960004077B1 (en
Inventor
김재갑
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR92024506A priority Critical patent/KR960004077B1/ko
Publication of KR940016486A publication Critical patent/KR940016486A/ko
Application granted granted Critical
Publication of KR960004077B1 publication Critical patent/KR960004077B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 접속부의 최소선폭이 감소함에 따라 접속저항이 증가되는 문제를 해결하기 위해 동일한 접속부의 최소선폭을 유지하면서 접속부에서 하부의 전도선을 일정 깊이 식각함으로써 접속부의 면적, 즉 다른 층의 전도선이 접속되는 면적을 극대화함으로써 접속저항을 최소화하는 반도체 접속장치 제조 방법에 관한 것이다.

Description

반도체 접속장치 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 일 실시예에 따른 반도체 접속장치를 형성하는 과정을 나타내는 단면도, 제 2 도는 본 발명의 다른 실시예에 따른 반도체 접속장치를 형성하는 과정을 나타내는 단면도.

Claims (4)

  1. 반도체 접속장치 제조 방법에 있어서, 제 1 전도선(30)을 상에 층간절연막(4)을 형성하고 감광막을 증착한 후에 콘택마스크(5)를 형성하고 상기 콘택마스크(5)를 이용하여 층간절연막(4)에 콘택홀을 형성하여 제 1 전도선(30)을 노출시키는 제 1 단계, 상기 제 1 단계 후에 상기 노출된 제 1 전도선(30)을 일정 깊이 식각하여 접속부(45)을 형성하는 제 2 단계, 상기 제 2 단계 후에 상기 층간 절연막(4)의 콘택홀과 상기 접속부(45)에 제 2 전도선(6)을 형성하는 제 3 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 접속장치의 제조방법.
  2. 제 1 항에 있어서, 상기 제 2 단계의 접속부(45)는 제 2 전도선(6)을 0.1㎛ 내지 0.3㎛ 두께를 식각하여 이루어지는 것을 특징으로 하는 반도체 접속장치 제조방법.
  3. 반도체 접속장치 제조 방법에 있어서, 반도체 기판(1)에 소자분리 절연막(2)과 불순물 확산영역(3)을 형성하고 전체적으로 층간 절연막(4)을 형성한 후에 콘택마스크(5)를 형성하고 상기 층간절연막(4)을 식각하여 불순물 확산영역(3)을 노출시키는 제 1 단계, 상기 제 1 단계 후에 상기 노출된 불순물 확산영역(3)을 일정깊이 식각하여 접속부(45)를 형성하는 제 2 단계, 상기 제 2 단계 후에 상기 불순물 확산영역(3)에 형성된 접속부(45)에 상기 불순물 확산영역(3)과 동일한 형(type)의 불순물로 제 2 차 불순물 확산영역(13)을 형성하는 제 3 단계, 상기 제 3 단계 후에 상기 층간 절연막(4)의 콘택홀과 상기 접속부(45)에 제 2 전도선(6)을 형성하는 제 4 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 접속장치 제조방법.
  4. 제 3 항에 있어서, 상기 제 2 단계의 접속부(45)는 상기 제 2 전도선(6)을 0.1㎛ 내지 0.3㎛ 두께를 식각하여 이루어지는 것을 특징으로 하는 반도체 접속장치 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR92024506A 1992-12-16 1992-12-16 Manufacturing process of semiconductor contact device KR960004077B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR92024506A KR960004077B1 (en) 1992-12-16 1992-12-16 Manufacturing process of semiconductor contact device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR92024506A KR960004077B1 (en) 1992-12-16 1992-12-16 Manufacturing process of semiconductor contact device

Publications (2)

Publication Number Publication Date
KR940016486A true KR940016486A (ko) 1994-07-23
KR960004077B1 KR960004077B1 (en) 1996-03-26

Family

ID=19345792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR92024506A KR960004077B1 (en) 1992-12-16 1992-12-16 Manufacturing process of semiconductor contact device

Country Status (1)

Country Link
KR (1) KR960004077B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100596898B1 (ko) * 1999-12-24 2006-07-04 주식회사 하이닉스반도체 반도체소자의 금속배선 콘택 형성방법

Also Published As

Publication number Publication date
KR960004077B1 (en) 1996-03-26

Similar Documents

Publication Publication Date Title
KR100256800B1 (ko) 콘택홀 제조방법
KR900019155A (ko) 식각 베리어를 사용한 콘택 형성 방법
KR970008573A (ko) 반도체 장치의 접속구조 및 그 제조방법
KR910003829A (ko) 고전압 반도체 장치 및 제조 과정
KR940016734A (ko) 고집적 반도체 소자의 접속장치 및 그 제조방법
KR940022801A (ko) 반도체소자의 콘택 형성방법
US4544941A (en) Semiconductor device having multiple conductive layers and the method of manufacturing the semiconductor device
KR930020590A (ko) 알루미늄을 주성분으로 하는 금속박막의 에칭방법 및 박막트랜지스터의 제조방법
KR950025908A (ko) 반도체소자 제조방법
KR940016486A (ko) 반도체 접속장치 제조방법
KR960036045A (ko) 반도체 접속장치 및 그 제조방법
KR960006339B1 (ko) 반도체장치의 제조방법
KR920007824B1 (ko) 반도체 소자의 접속장치
KR0135153B1 (ko) 고부하저항 제조방법
KR100357174B1 (ko) 반도체소자의 캐패시터 제조방법
KR100447982B1 (ko) 반도체소자의금속배선형성방법
KR100256799B1 (ko) 반도체소자의 콘택제조방법
KR970030393A (ko) 반도체 장치의 제조방법
KR880010473A (ko) 반도체장치의 제조방법
JP2000150782A (ja) 半導体装置
KR20030001908A (ko) 반도체소자의 배선 및 그 형성방법
KR960035809A (ko) 반도체 장치의 콘택 형성 방법
KR970052836A (ko) 더미 배선을 갖춘 반도체 장치 및 그 제조 방법
KR930009024A (ko) 반도체 소자의 콘택형성방법
JPS60124867A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee