KR970030393A - 반도체 장치의 제조방법 - Google Patents

Abstract

본 발명은 보호막을 이중구조로 형성하여 보호막의 스트레스를 조절하여 줌으로씨 그 하부의 금속막의 노칭 및 보이드의 발생을 방지하고, 소자의 신뢰성을 향상시킬 수 있는 반도체 장치의 제조방법에 관한 것이다. 본 발명의 반도체 장치의 제조방법은 실리콘 기판상에 소정의 소자를 형성하는 공정과, 소자를 포함한 기판상에 층간 절연막을 형성하는 공정과, 층간 절연막을 식각하여 콘택홀을 형성하는 공정과, 콘택홀을 통해 소자와 연결되는 금속 라인을 형성하는 공정과, 금속라인을 포함한 층간 절연막상에 제1보호막을 형성하는 공정과, 제1보호막상에 제2보호막을 형성하는 공정을 포함한다.

Description

반도체 장치의 제조방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명의 실시예에 따른 이중 보호막을 갖는 반도체 장치의 단면도.

Claims (3)

1. 실리콘 기판(11)상에 소정의 소자(12)를 형성하는 공정과, 소자(12)를 포함한 기판(11)상에 층간 절연막(13)을 형성하는 공정과, 층간 절연막(13)을 식각하여 콘택홀(14)을 형성하는 공정과, 콘택홀(14)을 통해 소자(l2)와 연결되는 금속 라인(15)을 형성하는 공정과, 금속 라인(15)을 포함한 층간 절연막(13)상에 제1보호막(16)을 형성하는 공정과, 제1보호막(16)상에 제2보호막(17)을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
2. 제1항에 있어서, 제1보호막(16)으로 산화막을 3000Å의 두께로 증착하는 것을 특징으로 하는 반도체 장치의 제조방법.
3. 제l항에 있어서, 제2보호막(17)으로 질화막을 5000Å의 두께로 증착하는 것을 특징으로 하는 반도체 장치의 제조방법.