KR960043122A - 반도체 장치의 층간접속방법 - Google Patents

반도체 장치의 층간접속방법 Download PDF

Info

Publication number
KR960043122A
KR960043122A KR1019950014333A KR19950014333A KR960043122A KR 960043122 A KR960043122 A KR 960043122A KR 1019950014333 A KR1019950014333 A KR 1019950014333A KR 19950014333 A KR19950014333 A KR 19950014333A KR 960043122 A KR960043122 A KR 960043122A
Authority
KR
South Korea
Prior art keywords
conductive
layer
forming
substructure
axis
Prior art date
Application number
KR1019950014333A
Other languages
English (en)
Other versions
KR0151054B1 (ko
Inventor
김봉석
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950014333A priority Critical patent/KR0151054B1/ko
Publication of KR960043122A publication Critical patent/KR960043122A/ko
Application granted granted Critical
Publication of KR0151054B1 publication Critical patent/KR0151054B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 장치의 층간접촉방법에 대해 기재되어 있다. 이는, 도전성의 하부구조물 상에 제1 도전층을 형성하는 제1 공정, 제1 도전층을 패터닝하여 도전축을 형성하는 제2 공정, 하부구조물 및 도전축 상에 층간절연층을 형성하는 제3공정, 층간절연층을 에치백함으로써 도전축을 노출시키는 제4 공정 및 층간절연층 및 노출된 도전축 상에 제2 도전층을 형성하는 제5 공정을 포함하는 것을 특징으로 한다. 따라서, 스텝 커버리지 저하에 따른 금속 배선의 단락문제를 일으키지 않고, 별도의 평탄화 공정을 행하지 않고도 상부 층에 형성되는 금속 배선을 평탄하게 형성할 수 있으므로 다층 구조의 금속 배선을 신뢰도 높게 형성할 수 있다.

Description

반도체 장치의 층간접속방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1g도는 본 발명의 일 실시예에 의한 반도체 장치의 층간접속방법을 설명하기 위해 도시한 단면도들이다. 제3도는 본 발명에 의한 층간접속방법으로 형성된 다층 배선을 도시한 단면도이다.

Claims (9)

  1. 도전성의 하부구조물 상에 제1 도전층을 형성하는 제1 공정: 상기 제1 도전층을 패터닝하여 도전축을 형성하는 제2 공정: 상기 하부구조물 및 도전축 상에 층간절연층을 형성하는 제3 공정: 상기 층간절연층을 에치백함으로써 상기 도전축을 노출시키는 제4 공정 : 및 상기 층간절연층 및 노출된 도전축 상에 제2 도전층을 형성하는 제5 공정을 포함하는 것을 특징으로 하는 반도체 장치의 층간접속방법.
  2. 제1항에 있어서, 상기 제1 공정 후, 상기 하부구조물 상에 제3 도전층으로 된 식각저지층을 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 층간접속방법.
  3. 제2항에 있어서, 상기 식각저지층은, 소정의 이방성 식각에 대해, 상기 제1 도전층과는 식각선택비가 좋은물질로 구성되는 것을 특징으로 하는 반도체 장치의 층간접속방법.
  4. 제3항에 있어서, 상기 식각저지층은 티타늄 또는 티타늄 나이트라이드로 형성되는 것을 특징으로 하는 반도체 장치의 층간접속방법.
  5. 제1항에 있어서, 상기 제1 공정 후, 상기 하부구조물 상에 절연막을 형성하는 공정 및 도전축이 형성될 영역의 상기 절연막을 식각하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 층간접속방법.
  6. 제5항에 있어서, 상기 절연막으로 산화막을 사용하는 것을 특징으로 하는 반도체 장치의 층간접속방법.
  7. 제1항에 있어서, 상기 도전성의 하부구조물은 도전층 또는 반도체 기판에 있어서 불순물이 도우프된 영역인 것을 특징으로 하는 반도체 장치의 층간접속방법.
  8. 제1항에 있어서, 상기 제5 공정 후, 상기 충간절연층을 과다 에치백하는 공정 및 상기 도전축을 에치백하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 층간접속방법.
  9. 제1항 또는 제8항에 있어서, 상기 에치백 공정은 화학-기계적 폴리싱인 것을 특징으로 하는 반도체 장치의 층간접속방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950014333A 1995-05-31 1995-05-31 반도체 장치의 층간접속방법 KR0151054B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950014333A KR0151054B1 (ko) 1995-05-31 1995-05-31 반도체 장치의 층간접속방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950014333A KR0151054B1 (ko) 1995-05-31 1995-05-31 반도체 장치의 층간접속방법

Publications (2)

Publication Number Publication Date
KR960043122A true KR960043122A (ko) 1996-12-23
KR0151054B1 KR0151054B1 (ko) 1998-12-01

Family

ID=19416225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950014333A KR0151054B1 (ko) 1995-05-31 1995-05-31 반도체 장치의 층간접속방법

Country Status (1)

Country Link
KR (1) KR0151054B1 (ko)

Also Published As

Publication number Publication date
KR0151054B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
KR950034678A (ko) 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재
KR940016734A (ko) 고집적 반도체 소자의 접속장치 및 그 제조방법
KR970072325A (ko) 반도체 장치 및 그 제조 방법
KR960043122A (ko) 반도체 장치의 층간접속방법
KR980005436A (ko) 돌출형 텅스텐-플러그를 구비한 배선막 구조 및 그 제조방법
KR930011113A (ko) 반도체장치의 콘택 형성방법
KR970030393A (ko) 반도체 장치의 제조방법
KR940012572A (ko) 반도체 장치에서의 콘택트 형성방법
KR980005626A (ko) 반도체 소자의 콘택 형성방법
KR970052386A (ko) 반도체 장치의 금속 배선 형성 방법
KR960035809A (ko) 반도체 장치의 콘택 형성 방법
KR980005482A (ko) 반도체 소자의 금속배선 형성방법
KR970052864A (ko) 반도체소자의 층간절연막 형성방법
KR960002744A (ko) 반도체 소자의 소자분리막 형성방법
KR970023630A (ko) 반도체 소자 제조방법
KR970023755A (ko) 반도체 소자의 도전층간 절연 방법
KR960012324A (ko) 반도체소자의 게이트전극 콘택 및 그 제조방법
KR960005957A (ko) 다층배선 형성방법
KR970030363A (ko) 반도체 소자의 제조방법
KR980005466A (ko) 반도체 장치의 금속배선 형성방법
KR970030214A (ko) 웨이퍼 평탄화 방법
KR970030639A (ko) 평탄화된 필드절연막을 갖는 반도체 장치 및 그 제조방법
KR980005619A (ko) 반도체 소자의 콘택홀 형성방법
KR970030634A (ko) 반도체소자의 소자분리막 제조 방법
KR970052322A (ko) 반도체 소자의 콘택 홀 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080602

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee