KR970052398A - 반도체 장치의 제조방법 - Google Patents

Abstract

반도체 기판상에 제1고온 산화막/제1BPSG막/제2BPSG막/제2BPSG막의 구조로 다층 절연막을 형성하게 되면, 이와 같은 다층구조의 절연막을 식각하여 콘택 홀을 형성하는 공정에 있어서, 상기의 콘택 홀을 포함하는 상기 다층 구조의 절연막상에 차후에 형성하게 될 금속막의 스텝커버리지 및 종횡비를 개선시킬 수 있고, BPSG막의 플로우 공정에서 BPSG막내에 있는 불순물이 BPSG막의 표면으로 적출되는 것을 블록킹하므로써, 상기의 콘택 홀을 형성하기 위한 사진 식각 공정에서 포토 레지스트막의 접착력을 개선시킬 수 있을 뿐만 아니라, 상기한 바와 같은 콘택 홀의 프로파일을 개선시킬 수 있게 되어 반도체 소자간의 안정적인 접속을 기할 수 있게 된다.

Description

반도체 장치의 제조 방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 본 발명의 실시예에 따라 반도체 장치를 제조하는 공정들을 보여주는 단면도이다.

Claims (6)

1. 반도체 기판(21)상에 제1고온 산화막(22), 제1BPSG막(23), 제2BPSG막(24), 제2고온 산화막(25)을 차례로 형성하는 공정과, 등방성 식각 공정에 의하여 상기의 제2고온 산화막(25)과 제2BPSG막(24)의 일부를 선택적으로 식각하는 공정과, 이방성 식각 공정에 의하여 상기의 제2BPSG막(24), 제1BPSG막(23), 제1고온산화막(22)을 선택적으로 식각하여 상기의 반도체 기판(21)상에 콘택 홀(26)을 형성하는 공정과, 이방성 식각 공정에 의하여 상기의 제2고온 산화막(25)의 일부를 선택적으로 식각하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
2. 제1항에 있어서, 상기의 제1BPSG막(23) 및 제2BPSG막(24)의 식각 속도는 1800Å/min인 것을 특징으로 하는 반도체 장치의 제조방법.
3. 제1항에 있어서, 상기의 제1고온 산화막(22) 및 제2고온 산화막(25)의 식각 속도는 650Å/min인 것을 특징으로 하는 반도체 장치의 제조방법.
4. 제1항에 있어서, 상기의 제1고온 산화막(22) 및 제2고온 산화막(25)은 저압 CVD법에 의하여 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
5. 제1항에 있어서, 상기의 제1BPSG막(23) 및 제2BPSG막(24)은 상압 CVD법에 의하여 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
6. 제1항에 있어서, 상기의 제2고온 산화막(25)은 상기의 제1고온 산화막(22)의 두께보다 얇게 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.