KR960035972A - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR960035972A
KR960035972A KR1019950006710A KR19950006710A KR960035972A KR 960035972 A KR960035972 A KR 960035972A KR 1019950006710 A KR1019950006710 A KR 1019950006710A KR 19950006710 A KR19950006710 A KR 19950006710A KR 960035972 A KR960035972 A KR 960035972A
Authority
KR
South Korea
Prior art keywords
film
insulating film
forming
insulating
insulating layer
Prior art date
Application number
KR1019950006710A
Other languages
English (en)
Other versions
KR100340072B1 (ko
Inventor
박상훈
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950006710A priority Critical patent/KR100340072B1/ko
Publication of KR960035972A publication Critical patent/KR960035972A/ko
Application granted granted Critical
Publication of KR100340072B1 publication Critical patent/KR100340072B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 소정의 패턴이 형성되어 토포로지를 갖는 기판 상에 제1절연막 및 제1전도막을 차례로 형성하는 단계; 상기 제1전도막상에 제2절연막 및 제3절연막을 차례로 형성하는 단계; 상기 제1전도막을 패터닝하기 위한 마스크를 사용하여 상기 제3절연막, 제2절연막, 제1전도막을 차례로 식각하는 단계; 전체 구조 상부에 제4절연막을 형성하는 단계; 상기 제3절연막이 제거될때까지 상기 제4절연막을 비등방성 전면식각하여 패터닝된 상기 제2절연막 및 제1전도막 패턴 측벽에 제4절연막 스페이서를 형성하는 동시에 상기 제1절연막의 전체두께중 일정두께를 식각하는 단계; 전체구조 상부에 평탄화 제5절 연막을 형성하는 단계; 예정된 금속 콘택홀 부위의 상기 평탄화 절연막 및 제1절연막을 식각하는 단계; 및 금속막을 형성하는 단계를 포함하는 것을 특징으로 하는 금속배선 형성방법에 관한 것으로, 금속배선의 스텝커버리지를 개선함으로써 반도체 소자의 신뢰성 및 수율을 개선하는 효과가 있다.

Description

반도체 소자의 금속배선 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도는 내지 제2E도는 본 발명의 일실시예에 따른 금속배선 형성 공정도.

Claims (4)

  1. 소정의 패턴이 형성되어 토포로지를 갖는 기판 상에 제1절연막 및 제1전도막을 차례로 형성하는 단계; 상기 제1전도막상에 제2절연막 및 제3절연막을 차례로 형성하는 단계; 상기 제1전도막을 패터닝하기 위한 마스크를 사용하여 상기 제3절연막, 제2절연막, 제1전도막을 차례로 식각하는 단계; 전체구조 상부에 제4절연막을 형성하는 단계; 상기 제3절연막이 제거될때까지 상기 제4절연막을 비등방성 전면 식각하여 패터닝된 상기 제2절연막 및 제1전도막 패턴 측벽에 제4절연막 스페이서를 형성하는 동시에 상기 제1절연막의 전체두께중 일정두께를 식각하는 단계; 전체구조 상부에 평탄화 제5절연막을 형성하는 단계; 예정된 금속 콘택홀 부위의 상기 평탄화 절연막 및 제1절연막을 식각하는 단계; 및 금속막을 형성하는 단계를 포함하는 것을 특징으로 하는 금속배선 형성방법.
  2. 제1항에 있어서, 상기 제1절연막 및 제4절연막은 산화막인 것을 특징으로 하는 금속배선 형성방법.
  3. 제2항에 있어서, 상기 제3절연막은 질화막인 것을 특징으로 하는 금속배선 형성방법.
  4. 제3항에 있어서, 상기 제4절연막 스페이서를 형성하기 위한 식각시 제4절연막과 제3절연막간의 식각속도 차이를 1:3~1:4로 하여 식각하여 것을 특징으로 하는 금속배선 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950006710A 1995-03-28 1995-03-28 반도체소자의금속배선형성방법 KR100340072B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950006710A KR100340072B1 (ko) 1995-03-28 1995-03-28 반도체소자의금속배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950006710A KR100340072B1 (ko) 1995-03-28 1995-03-28 반도체소자의금속배선형성방법

Publications (2)

Publication Number Publication Date
KR960035972A true KR960035972A (ko) 1996-10-28
KR100340072B1 KR100340072B1 (ko) 2002-10-25

Family

ID=37480224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950006710A KR100340072B1 (ko) 1995-03-28 1995-03-28 반도체소자의금속배선형성방법

Country Status (1)

Country Link
KR (1) KR100340072B1 (ko)

Also Published As

Publication number Publication date
KR100340072B1 (ko) 2002-10-25

Similar Documents

Publication Publication Date Title
KR960005870A (ko) 반도체 소자의 금속 배선 형성방법
KR950001901A (ko) 콘택홀 제조방법
KR960019522A (ko) 반도체 소자의 플러그 형성방법
KR960035972A (ko) 반도체 소자의 금속배선 형성방법
KR970051844A (ko) 반도체 장치의 얼라인 키 패턴 형성방법
KR970052381A (ko) 반도체 소자의 금속층 형성 방법
KR960035800A (ko) 반도체 소자의 콘택 형성방법
KR970052372A (ko) 반도체 장치의 금속배선 형성방법
KR960042958A (ko) 반도체 소자의 콘택홀 형성 방법
KR970052322A (ko) 반도체 소자의 콘택 홀 형성 방법
KR970052398A (ko) 반도체 장치의 제조방법
KR960030327A (ko) 반도체 소자의 콘택홀 형성방법
KR950015587A (ko) 반도체 소자의 콘택홀 형성방법
KR980005474A (ko) 반도체 소자 제조방법
KR960005957A (ko) 다층배선 형성방법
KR970003497A (ko) 반도체 소자의 콘택 형성방법
KR980005466A (ko) 반도체 장치의 금속배선 형성방법
KR940016878A (ko) 반도체 소자의 자기정렬콘택 형성방법
KR960005835A (ko) 반도체 소자의 금속막간 절연 방법
KR970018049A (ko) 보조 패턴 방법을 이용한 미세 패턴 형성 방법
KR940002950A (ko) 반도체 장치의 접촉창 형성방법
KR970030404A (ko) 반도체 장치의 층간절연막 평탄화 방법
KR940010366A (ko) 반도체 소자의 콘택홀 제조방법
KR970030382A (ko) 반도체 소자 제조방법
KR19980056112A (ko) 반도체 장치의 금속콘택 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080418

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee