KR950015587A - 반도체 소자의 콘택홀 형성방법 - Google Patents

Abstract

본 발명은 반도체 소자의 콘택홀을 형성하는 방법에 관한 것으로. 금속배선이 콘택될 실리콘 기관 또는 도전층 상에 층간절 연막을 두껍게 형성한 상태에서 콘택홀을 형성할 때, 상기 층간 절연막 식각공정을 건식식각, 습식 식각 그리고 다시 건식식각공정으로 실시하되 상기 1차 건식식각을 실시한 후 인-시투 드라이 클리닝 (In-Situ Dry Cleaning)을 실시하여 콘택홀이 형상(Profire)을 개선하는 반도체 소자의 콘택홀을 형성하는 방법에 관해 기술된다.

Description

반도체 소자의 콘택홀 형성방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제IA도 내 지 제ID도는 본 발명에 의한 반도체 소자의 콘택홀을 형성하는 단계를 설명하기 위해 도시한 단면도.

Claims (3)

1. 반도체 소자의 콘택홀 형싱방법에 있어서, 실리콘 기판 또는 도전층(1)상에 층간 절연막(2)을 두껍게 형성한 상태에서, 상기 층간 절연막(2) 상부에 감광막 (3)을 도포한 후 콘택 마스크를 사용하여 상기 감광막(3)을 패턴화하는 단계와. 상기 단계로부터 패턴화된 감광막(3)을 이용하여 1차 건식식가공정으로 층간 절연막(2)의 노출 부위를 소정깊이로 식각하는 단계와, 상기 단계로부터 인-시투 드리이 클러닝공정을 실시하고, 이후 습식식각공정으로 다시 층간 절연막(2)을 소정깊이를 식각하여 우묵하게 패인홈(5)을 형성하는 단계와. 상기 단계로부터 2차 건식식각공정을 실시하여 남아 있는 층간 절연막(2)을 식각하고, 상기 패턴화된 감광막(3)을 제거하여 콘택홀(10)을 완성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
2. 제1항에 있어서. 상기 건식식각공정은 CF₄, CHF₃의 카본계 개스를 사용하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
3. 제1항에 있어서, 상기 인-시투 드라이 클리닝공정은 0₂＋Ar＋N₂개스를 사용하여 건식식각공정시 발생되는 카본계 폴리머(4)를 제거하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.