KR960001886A - 반도체소자의 콘택홀 제조방법 - Google Patents
반도체소자의 콘택홀 제조방법 Download PDFInfo
- Publication number
- KR960001886A KR960001886A KR1019940015437A KR19940015437A KR960001886A KR 960001886 A KR960001886 A KR 960001886A KR 1019940015437 A KR1019940015437 A KR 1019940015437A KR 19940015437 A KR19940015437 A KR 19940015437A KR 960001886 A KR960001886 A KR 960001886A
- Authority
- KR
- South Korea
- Prior art keywords
- contact
- film
- forming
- insulating film
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 238000005530 etching Methods 0.000 claims abstract 3
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 콘택홀 제조방법에 관한 것으로, 종래기술로 콘택홀 형성후의 콘택공정시 발생하는 콘택불량의 문제점을 해결하기 위하여, 식각하려는 하부층의 상부에 통상의 콘택마스크와는 역상의 제1콘택마스트를 형성하고 이를 이용하여 식각공정을 실시한 후에 절연막을 일정두께 형성하여 단차를 완화시키고 그 상부에 제2콘택마스크를 형성한 다음, 이를 이용하여 콘택홀을 형성함으로써 반도체소자의 콘택불량을 감소시켜 반도체소자의 수율 및 신뢰성을 향상시킬 수 있는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a도 및 제1b도는 종래기술의 실시예에 의한 반도체소자의 콘택홀 제조공정을 도시한 단면도.
제2a도 내지 제2c도는 본 발명의 실시예에 의한 반도체소자의 콘택홀 제조공정을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체기판 3 : 비트라인
4 : 제1내부절연막 5 : 제2다결정실리콘막
7 : 유전체막 9 : 제3다결정실리콘막
11 : 제2내부절연막 13,21 : 절연막
15 : 콘택마스크 17 : 질화막
17' : 질화막패턴 19 : 제1콘택마스크
20,30 : 콘택홀 23 : 제2콘택마스크
Claims (3)
- 반도체소자의 콘택홀 제조방법에 있어서, 반도체기판 상부에 제1다결정실리콘막으로 비트라인을 형성하고 그 상부에 제1내부절연막, 제2다결정실리콘막패턴, 유전체막, 제3다결정실리콘막패턴, 제2내부절연막 및 질화막을 순차적으로 형성한 다음, 그 상부에 제1콘택마스크를 형성하는 공정과, 상기 제1콘택마스크를 이용하여 상기 질화막을 식각하고 상기 제1콘택마스크를 제거함으로써 질화막패턴을 형성한 다음, 전체 구조 상부에 일정두께의 절연막을 증착하여 단차를 완화시키고 그 상부에 제1콘택마스크를 형성하는 공정과, 상기 제2콘택마스크를 이용하여 상기 절연막, 질화막패턴, 제2내부절연막 및 제1내부절연막을 순차적으로 식각하고 상기 제2콘택마스크를 제거함으로써 콘택홀을 형성하는 공정을 포함하는 반도체소자의 콘택홀 제조방법.
- 제1항에 있어서, 상기 절연막은CVD 산화막으로 형성하는 것을 특징으로 하는 반도체소자의 콘택홀 제조방법.
- 제1항에 있어서, 상기 절연막은 열산화공정으로 형성한 열산화막으로 형성하는 것을 특징으로 하는 반도체소자의 콘택홀 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940015437A KR0122506B1 (ko) | 1994-06-30 | 1994-06-30 | 반도체소자의 콘택홀 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940015437A KR0122506B1 (ko) | 1994-06-30 | 1994-06-30 | 반도체소자의 콘택홀 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960001886A true KR960001886A (ko) | 1996-01-26 |
KR0122506B1 KR0122506B1 (ko) | 1997-11-11 |
Family
ID=19386830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940015437A KR0122506B1 (ko) | 1994-06-30 | 1994-06-30 | 반도체소자의 콘택홀 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0122506B1 (ko) |
-
1994
- 1994-06-30 KR KR1019940015437A patent/KR0122506B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR0122506B1 (ko) | 1997-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950021710A (ko) | 반도체 장치의 캐패시터 제조방법 | |
KR960001886A (ko) | 반도체소자의 콘택홀 제조방법 | |
KR0140733B1 (ko) | 반도체소자의 미세콘택 형성방법 | |
KR100694996B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
KR960006339B1 (ko) | 반도체장치의 제조방법 | |
KR100305642B1 (ko) | 반도체소자의콘택홀형성방법 | |
KR960026870A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR19990057892A (ko) | 반도체 소자의 콘택 형성 방법 | |
KR960008563B1 (ko) | 더블 스페이서를 이용한 반도체 소자의 미세 콘택홀 형성방법 | |
KR100340072B1 (ko) | 반도체소자의금속배선형성방법 | |
KR970052322A (ko) | 반도체 소자의 콘택 홀 형성 방법 | |
KR950030314A (ko) | 반도체소자의 접속장치 및 그 제조방법 | |
KR960002714A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
KR980005467A (ko) | 반도체 장치의 금속배선 형성방법 | |
KR960026159A (ko) | 반도체 소자의 제조방법 | |
KR960026835A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR970052398A (ko) | 반도체 장치의 제조방법 | |
KR950021426A (ko) | 반도체 소자의 금속배선 형성방법 | |
KR960030414A (ko) | 반도체장치의 커패시터 제조방법 | |
KR960026659A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR960039368A (ko) | 반도체 소자의 전하저장전극의 제조방법 | |
KR940010366A (ko) | 반도체 소자의 콘택홀 제조방법 | |
KR960002789A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR20030002714A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
KR960026815A (ko) | 반도체소자의 캐패시터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090828 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |