KR910010717A - 반도체장치의 제조방법 - Google Patents
반도체장치의 제조방법 Download PDFInfo
- Publication number
- KR910010717A KR910010717A KR1019900017698A KR900017698A KR910010717A KR 910010717 A KR910010717 A KR 910010717A KR 1019900017698 A KR1019900017698 A KR 1019900017698A KR 900017698 A KR900017698 A KR 900017698A KR 910010717 A KR910010717 A KR 910010717A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- etching
- impurity
- forming
- polysilicon
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims 10
- 238000004519 manufacturing process Methods 0.000 title claims 8
- 238000000034 method Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 27
- 239000012535 impurity Substances 0.000 claims 23
- 229920005591 polysilicon Polymers 0.000 claims 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims 10
- 238000000151 deposition Methods 0.000 claims 9
- 239000011229 interlayer Substances 0.000 claims 6
- 229920002120 photoresistant polymer Polymers 0.000 claims 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims 3
- 239000010410 layer Substances 0.000 claims 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 3
- 239000000758 substrate Substances 0.000 claims 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims 2
- 230000008021 deposition Effects 0.000 claims 2
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제1의 실시예를 표시한 공정단면도.
제3도는 본 발명의 제2실시예를 표시한 공정단면도.
Claims (10)
- 제1의 에칭조건에 대한 에칭레이트의 차이가 적고, 제2의 에칭조건에 대한 에칭레이트의 차이는 큰 다른 적어도 2종류의 막으로 이루어진 2층이상의 다층막을 형성하는 공정과, 상기 다층막위에 에칭마스크를 형성하고, 상기 에칭마스크를 마스크로하여 상기 제1의 에칭조건으로 이방성에칭하는 공정과, 상기 공정에 의해 노출한 상기 다층막의 단면을 상기 제2의 에칭조건으로 에칭하여, 단면에 요철을 형성해서 표면적으로 증대시키는 공정을 가진 것을 특징으로 하는 반도체장치의 제조방법.
- 제1의 에칭조건에 대한 에칭레이트의 차이가 적고, 제2의 에칭조건에 대한 에칭레이트의 차이는 큰 다른 적어도 2종류의 막으로 이루어진 2층 이상의 다층막을 형성하는 공정과, 상기 다층막을 상기 제1의 에칭조건으로 이방성에칭하는 공정과, 상기 공정에 의해 노출한 상기 다층막의 단면을 상기 제2의 에칭조건으로 에칭하고, 단면에 요철을 형성한후, 상기 다층막으로 부터 에칭레이트가 작은 도전막을 상기 다층막 표면에 피착시키는 공정과, 상기 도전막을 선택적으로 에칭한후, 상기 도전막을 남겨두고 상기 다층막을 에칭 제거하는 공정을 가진 것을 특징으로 하는 반도체 장치의 제조방법.
- 제2항에 있어서, 도전막이 폴리실리콘인 것을 특징으로 하는 반도체장치의 제조방법.
- 스위칭 트랜지스터를 형성한 반도체기판위에 층간절연막을 형성하고 상기 층간절연마위에 질화규소막을 퇴적하고 또 그위에 제1의 거의 불순물을 함유하지 않는 산화규소막을 퇴적한후, 상기 스위칭 트랜지스터의 활성 영역에 도달하는 콘택트창을 형성하는 공정과, 상기 콘택트창을 통해서 스위칭 트랜지스터의 활성영역에 접하도록 제1의 불순물을 함유하는 다결정 실리콘을 퇴적하는 공정과, 상기 제1의 불순물을 함유하는 다결정 실리콘 위에 에칭레이트가 다른 적어도 2종류의 산화규소막의 2층이상의 다층막을 형성하는 공정과, 상기 다층막위에 포토레지스트로 패턴을 형성하고, 상기 포토레지트를 마스크로하여 상기 다층막을 이방성 에칭하고 상기 제1의 불순물을 함유하는 다결정실리콘을 노출시키는 공정과, 계속해서 상기 공정에 의해 노출한 다층막의 단면을 등방성(等方性)에칭하여 다층막 단면에 요철을 형성하는 공정과, 그런연후에 상기 제1의 불순물을 포함하는 다결정 실리콘에 전기적으로 접속하도록 제2의 불순물을 함유하는 다결정 실리콘을 전체면에 퇴적하는 공정과, 상기 단면에 요철을 형성한 다층막의 측벽부에만 상기 제2의 불순물을 함유하는 다결정실리콘이 잔존하도록 제1 및 제2의 불순물을 함유하는 다결정 실리콘을 이방성 에칭하는 공정과, 그런연후에 상기한 잔존하는 산화규소막의 다층막과 제1의 거의 불순물을 함유하지 않는 산화규소막을 등방성에칭에 의해 제거하는 공정을 가진 것을 특징으로 하는 반도체장치의 제조방법.
- 제4항에 있어서, 등방성에칭이 불화수소산계의 용액의 웨트에칭인 것을 특징으로 하는 반도체 장치의 제조방법.
- 스위칭 트랜지스터를 형성한 반도체기판위에 층간 절연막을 퇴적하는 공정과, 상기 층간 절연막위에 에칭레이트가 다른 적어도 2종류의 산화규소막의 2층 이상의 다층막을 형성하는 공정과, 상기 스위칭 트랜지스터의 활성 영역에 도달하는 콘택트창을 형성하는 공정과, 계속해서 상기 공정에 의해 노출한 산화규소막의 다층막 단면에 등방성에칭을 행하여 요철을 형성하는 공정과, 상기 콘택트창을 통해서 스위칭 트랜지스터의 활성영역으로 접하도록 제1의 도전성의 폴리실리콘막을 퇴적하는 공정과, 상기 제1의 폴리실리콘막의 콘택트부분을 덮도록 포토레지스트에 의해서 패턴을 형성하고, 상기 제1의 폴리실리콘막을 에칭하는 공정과, 상기 잔존하는 산화규소막을 제거하는 공정과, 상기 도전성의 폴리실리콘막의 표면에 도전체막을 형성하고 또 이 유전체막을 개재하여 제2의 도전성의 폴리실리콘막을 형성하는 공정을 가진 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항 및 제2항에 있어서, 에칭레이트가 다른 산화규소막의 다층막의 퇴적을 불순물가스의 유량과 압력조정에만 의해서 제어해서, 불순물 농도가 다른 산화규소막을 연속적으로 퇴적하여 1회의 공정으로 다층막을 형성하는 것을 특징으로하는 반도체 장치의 제조방법.
- 제2항에 있어서, 층간절연막을 산화규소막과 질화구소막으로 이루어진 다층막으로 하고, 질화규소막을 등방성 에칭의 에칭스토퍼로서 사용하는 것을 특징으로 하는 반도체장치의 제조방법.
- 스위칭 트랜지스터를 형성한 반도체기판위로 층간절연막을 형성하고, 그 스위칭 트랜지스터의 활성영역에 도달하는 콘택트창을 형성하는 공정과, 상기 콘택트창을 통해서 스위칭 트랜지스터의 활성영역으로 접하도록 불순물을 함유하는 폴리실리콘막 및 불순물을 함유하지 않는 폴리실리콘막의 적어도 2층으로 이루어진 폴리실리콘막의 다층막을 퇴적하는 공정과, 상기 다층막위에 포토레지스트에 의해서 패턴을 형성하고, 그 포토레지스트를 마스크로 하여 상기 다층막을 에칭하는 공정과, 계속해서 상기 공정에 의해 노출한 불순물을 함유하는 폴리실리콘막 및 불순물을 함유하지 않는 폴리실리콘막의 단면을 등방성 에칭을 행하여 불순물을 함유하는 폴리실리콘막과 불순물을 함유하지 않는 폴리실리콘막에 단차를 형성하는 공정과, 그런 연휴에 열처리를 행하여 모든 폴리실리콘막에 불순물을 확신시키는 공정과, 상기 폴리실리콘막의 표면에 유전체막을 형성하고 또 이 유전체막을 개재해서 제2의 유전성 폴리실리콘막을 형성하는 공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법.
- 제9항에 있어서, 불순물을 함유하는 폴리실리콘막 및 불순물을 함유하지 않는 폴리실리콘막의 퇴적을, 불순물가스의 밸브의 개폐와 압력조정에만 의해서 제어해서, 불순물을 함유하는 폴리실리콘막 및 불순물을 함유하지 않는 폴리실리콘막을 연속적으로 1회의 공정에 의해서 퇴적하는 것을 특징으로 하는 반도체 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1-151792 | 1989-06-14 | ||
| JP1151792A JPH0316258A (ja) | 1989-06-14 | 1989-06-14 | 半導体装置の製造方法 |
| JP28681989 | 1989-11-01 | ||
| JP28682189 | 1989-11-01 | ||
| JP1-286819 | 1989-11-01 | ||
| JP1-286821 | 1989-11-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910010717A true KR910010717A (ko) | 1991-06-29 |
| KR940009609B1 KR940009609B1 (ko) | 1994-10-15 |
Family
ID=67764685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900017698A KR940009609B1 (ko) | 1989-06-14 | 1990-11-01 | 반도체장치의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0316258A (ko) |
| KR (1) | KR940009609B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100252909B1 (ko) * | 1997-04-25 | 2000-04-15 | 김영환 | 반도체소자의커패시터제조방법 |
| KR100713011B1 (ko) * | 2005-05-31 | 2007-04-30 | 이영희 | 카라기난을 포함하는 액상커피 및 그 제조방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2523981B2 (ja) * | 1989-11-01 | 1996-08-14 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JPH05198768A (ja) * | 1992-01-21 | 1993-08-06 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
| JP2833338B2 (ja) * | 1992-04-28 | 1998-12-09 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5286668A (en) * | 1993-02-03 | 1994-02-15 | Industrial Technology Research Institute | Process of fabricating a high capacitance storage node |
-
1989
- 1989-06-14 JP JP1151792A patent/JPH0316258A/ja active Pending
-
1990
- 1990-11-01 KR KR1019900017698A patent/KR940009609B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100252909B1 (ko) * | 1997-04-25 | 2000-04-15 | 김영환 | 반도체소자의커패시터제조방법 |
| KR100713011B1 (ko) * | 2005-05-31 | 2007-04-30 | 이영희 | 카라기난을 포함하는 액상커피 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0316258A (ja) | 1991-01-24 |
| KR940009609B1 (ko) | 1994-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940009759A (ko) | 반도체 장치의 필드 산화막 형성 방법 | |
| KR910010717A (ko) | 반도체장치의 제조방법 | |
| JPH04275436A (ja) | Ｓｏｉｍｏｓトランジスタ | |
| KR970054033A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0152919B1 (ko) | 반도체 소자 제조방법 | |
| KR970013363A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR100356475B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR0166030B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JP2822795B2 (ja) | 半導体装置の製造方法 | |
| KR0159018B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100256798B1 (ko) | 반도체 소자의 자기정렬콘택 형성방법 | |
| JPH08274066A (ja) | コンタクト窓の形成方法 | |
| JPH01235352A (ja) | 半導体装置の製造方法 | |
| JPH04317357A (ja) | 半導体装置の製造方法 | |
| KR930008584B1 (ko) | 반도체 메모리 셀 제조방법 | |
| KR960026658A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR950030314A (ko) | 반도체소자의 접속장치 및 그 제조방법 | |
| KR930018723A (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| KR19980037660A (ko) | 반도체 소자의 배선 및 그 제조방법 | |
| KR960026221A (ko) | 반도체 소자 제조방법 | |
| KR970052398A (ko) | 반도체 장치의 제조방법 | |
| KR970030817A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970003848A (ko) | 반도체 소자의 콘택 제조방법 | |
| KR970030382A (ko) | 반도체 소자 제조방법 | |
| KR20030002322A (ko) | 반도체소자의 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19981009 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |