KR20030002322A - 반도체소자의 커패시터 제조방법 - Google Patents

Abstract

공정마진(margin) 및 커패시턴스를 향상시키기에 알맞은 반도체소자의 커패시터 제조방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 반도체소자의 커패시터 제조방법은 기판의 일영역에 콘택되도록 콘택플러그를 형성하는 단계와, 상기 콘택플러그를 포함한 상기 기판 전면에 식각스톱층과 층간절연막을 차례로 형성하는 단계와, 상기 층간절연막상에 일정패턴을 갖는 하드마스크를 형성하는 단계와, 상기 하드마스크를 마스크로 상기 식각스톱층이 드러나도록 상기 층간절연막을 식각하는 단계와, 상기 콘택플러그가 드러나도록 상기 하드마스크와 식각스톱층을 동시에 식각하여 콘택홀을 형성하는 단계와, 상기 콘택홀을 포함한 상기 층간절연막 상에 커패시터 하부전극을 형성하는 단계와, 상기 커패시터 하부전극상에 유전체막과 상부전극을 형성하는 단계를 특징으로 한다.

Description

반도체소자의 커패시터 제조방법{method for fabricating capacitor in semiconductor device}

본 발명은 반도체소자에 대한 것으로, 특히 공정 마진 확보 및 커패시턴스 확보를 위한 반도체소자의 커패시터 제조방법에 관한 것이다.

이하, 종래 기술에 따른 반도체소자의 커패시터 제조방법에 대하여설명한다.

실리콘기판상에 소오스/드레인 및 게이트를 구비한 트랜지스터를 형성하고, 트랜지스터의 소오스와 콘택되도록 콘택플러그를 형성하고, 기판 전면에 층간절연막을 증착한다.

이후에 층간절연막상에 하드마스크를 형성한 후 포토공정으로 하드마스크 패턴을 형성하고, 하드마스크 패턴을 마스크로 콘택플러그가 드러나도록 층간절연막을 식각해서 콘택홀을 형성한다.

이후에 콘택홀을 포함한 전면에 커패시터 하부전극 형성용 물질을 증착한 후 하부전극 형성용 물질과 하드마스크를 층간절연막이 드러날때까지 CMP공정을 진행하여 커패시터 하부전극을 형성한다.

이후에 커패시터 하부전극상에 유전체막과 상부전극을 차례로 형성한다.

상기와 같은 종래 반도체소자의 커패시터 제조방법은 다음과 같은 문제가 있다.

첫째, 콘택플러그가 드러나도록 콘택홀을 형성할 때 콘택플러그의 손실이 적으므로 커패시턴스의 향상에도 한계가 따르고, 계면 접촉저항으로 인하여 셀의 Rc가 높아지는 문제가 발생한다.

둘째, 커패시터 하부전극 형성을 위한 CMP공정시 하드마스크도 CMP처리해야하는데 이로인해서 공정시간의 마진이 감소하고 제품의 신뢰성도 떨어진다.

본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 공정마진(margin) 및 커패시턴스를 향상시키기에 알맞은 반도체소자의 커패시터 제조방법을 제공하는데 그 목적이 있다.

도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체소자의 커패시터 제조방법을 나타낸 공정단면도

도 2a와 도 2b는 도 1b와 도1c에 따른 공정 진행 후의 단면 사진

* 도면의 주요 부분에 대한 부호의 설명 *

11 : 실리콘기판 12 : 콘택플러그

13 : 질화막 14 : 층간절연막

15 : 하드마스크 16 : 감광막

17 : 커패시터 하부전극 18 : 커패시터 유전체막

19 : 커패시터 상부전극

상기와 같은 목적을 달성하기 위한 본 발명 반도체소자의 커패시터 제조방법은 기판의 일영역에 콘택되도록 콘택플러그를 형성하는 단계와, 상기 콘택플러그를 포함한 상기 기판 전면에 식각스톱층과 층간절연막을 차례로 형성하는 단계와, 상기 층간절연막상에 일정패턴을 갖는 하드마스크를 형성하는 단계와, 상기 하드마스크를 마스크로 상기 식각스톱층이 드러나도록 상기 층간절연막을 식각하는 단계와, 상기 콘택플러그가 드러나도록 상기 하드마스크와 식각스톱층을 동시에 식각하여 콘택홀을 형성하는 단계와, 상기 콘택홀을 포함한 상기 층간절연막 상에 커패시터 하부전극을 형성하는 단계와, 상기 커패시터 하부전극상에 유전체막과 상부전극을 형성하는 단계를 특징으로 한다.

첨부 도면을 참조하여 본 발명의 바람직한 실시예에 따른 반도체소자의 커패시터 제조방법에 대하여 설명하면 다음과 같다.

도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체소자의 커패시터 제조방법을 나타낸 공정단면도 이고, 도 2a와 도 2b는 도 1b와 도1c에 따른 공정 진행 후의 단면 사진이다.

본 발명에 따른 반도체소자의 커패시터 제조방법은 도 1a에서와 같이, 실리콘기판(11)상에 소오스/드레인 및 게이트를 구비한 트랜지스터를 형성하고, 게이트의 양측면에 측벽스페이서를 형성한다.

이후에 상기 트랜지스터의 소오스와 콘택되도록 실리콘기판(11)에 콘택플러그(12)를 형성한다.

그리고 콘택플러그(12) 및 하부의 트랜지스터를 포함한 전면에 식각 스톱층의 역할을 하는 질화막(13)을 증착하고, 그 상부에 커패시터의 높이를 결정하는 층간절연막(14)을 증착하고, 층간절연막(14)상에 하드마스크(15)를 증착한다.

이때 하드마스크(15)는 폴리실리콘으로 형성하고, 차후에 커패시터 형성용 포토공정시에 높은 두께의 층간절연막(14)의 식각을 위해서 형성한 것이다.

다음에 하드마스크(15)상에 감광막(16)을 도포한 후 노광 및 현상공정을 이용하여 차후에 커패시터 형성영역을 선택적으로 제거한다.

도 1b에서와 같이, 상기 제거되고 남은 감광막(16)을 마스크로 하드마스크(15)를 식각하고, 이후에 감광막(16)과 하드마스크(15)를 마스크로 질화막(13)이 드러날 때까지 층간절연막(14)을 식각한다. 이후에 감광막(16)을 제거한다.

이때 식각스톱층의 역할을 하는 질화막(13)의 상부가 약간 손실될 정도로 식각한다.

이후에 도 1c에서와 같이, 콘택플러그(12)가 드러날 때까지 하드마스크(15)와 질화막(13)을 함께 제거하여 콘택홀을 형성한다.

이때 하드마스크(15)를 구성하는 폴리실리콘은 식각스톱층 역할을 하는 질화막(13)에 비해 식각 선택성이 높기 때문에 하드마스크(15)가 식각되는 동안 얇은 두께의 질화막(13)도 같이 식각되는 것이다.

또한 콘택홀 하부의 콘택플러그(12)도 일정량 손실되고 콘택홀 양측벽의 층간절연막(14)도 일정두께 제거되어 콘택홀의 전체 표면적이 증가하게 된다.

도 1d에서와 같이, 콘택플러그(12)와 콘택되게 각 콘택홀을 포함한 층간절연막(14)상에 커패시터 하부전극(17)을 형성하고, 커패시터 하부전극(17)상에 커패시터 유전체막(18)과 커패시터 상부전극(19)을 차례로 형성한다.

상기의 공정에서 감광막(16)과 하드마스크(15)를 마스크로 층간절연막(14)을 식각한 단면은 도 2a와 같은 단면 사진으로 나타나고, 하드마스크(15)와 질화막(13)을 동시에 제거한 단면은 도 2b와 같은 단면 사진으로 나타난다.

상기의 도 2a와 도 2b에서와 같이 하드마스크(15)와 질화막(13)을 동시에 제거하였을 때가 감광막(16)과 하드마스크(15)를 마스크로 층간절연막(14)을 식각하였을 때보다 그 콘택홀의 폭이 넓어졌음을 알수 있다.

이것은 하드마스크(15)와 질화막(13)을 동시에 제거하였을 때가 콘택홀의 표면적이 증가함을 의미한다.

상기와 같은 본 발명 반도체소자의 커패시터 제조방법은 다음과 같은 효과가 있다.

첫째, 하드마스크와 질화막을 동시에 제거하는 공정을 진행할 때 콘택홀내의 층간절연막 및 콘택플러그도 일정두께 식각되므로 결과적으로 콘택홀의 면적이 증가되어서 차후에 커패시턴스를 증가시킬 수 있다.

또한 콘택플러그의 일정두께의 손실로 인하여 전극간 접촉면적이 증가하여계면 접촉저항이 줄어들어서 셀의 Rc를 감소시킬 수 있다.

둘째, 하드마스크를 제거할 때 질화막을 동시에 제거하기 위해서 종래 기술에 비해서 질화막을 얇게 증착하여도 되므로, 질화막 증착에 따른 시간을 확보 할수 있고, 하드마스크와 질화막을 동시에 제거하므로 공정시간도 단축시킬 수 있다.

Claims (4)

1. 기판의 일영역에 콘택되도록 콘택플러그를 형성하는 단계와,

   상기 콘택플러그를 포함한 상기 기판 전면에 식각스톱층과 층간절연막을 차례로 형성하는 단계와,

   상기 층간절연막상에 일정패턴을 갖는 하드마스크를 형성하는 단계와,

   상기 하드마스크를 마스크로 상기 식각스톱층이 드러나도록 상기 층간절연막을 식각하는 단계와,

   상기 콘택플러그가 드러나도록 상기 하드마스크와 식각스톱층을 동시에 식각하여 콘택홀을 형성하는 단계와,

   상기 콘택홀을 포함한 상기 층간절연막 상에 커패시터 하부전극을 형성하는 단계와,

   상기 커패시터 하부전극상에 유전체막과 상부전극을 형성하는 단계를 특징으로 하는 반도체소자의 커패시터 제조방법.
2. 제1항에 있어서,

   상기 하드마스크는 폴리실리콘으로 형성함을 특징으로 하는 반도체소자의 커패시터 제조방법.
3. 제1항에 있어서,

   상기 식각스톱층은 질화막으로 형성함을 특징으로 하는 반도체소자의 커패시터 제조방법.
4. 제1항에 있어서,

   상기 하드마스크와 식각스톱층을 동시에 식각하는 공정을 진행할 때 상기 콘택플러그의 상부도 일부 제거되도록 하는 것을 특징으로 하는 반도체소자의 커패시터 제조방법.