KR950034526A - 고부하저항 제조방법 - Google Patents
고부하저항 제조방법 Download PDFInfo
- Publication number
- KR950034526A KR950034526A KR1019940011405A KR19940011405A KR950034526A KR 950034526 A KR950034526 A KR 950034526A KR 1019940011405 A KR1019940011405 A KR 1019940011405A KR 19940011405 A KR19940011405 A KR 19940011405A KR 950034526 A KR950034526 A KR 950034526A
- Authority
- KR
- South Korea
- Prior art keywords
- load resistance
- insulating layer
- forming
- layer
- high load
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 고부하저항 제조방법에 관한 것으로, 부하저항의 면적을 증가시켜 고부하저항을 제조하기 위한 것이다.
본 발명은 실리콘기판상에 적어도 2000Å이상의 두께로 제1절연층을 형성하는 단계와, 상기 제1절연층을 선택적으로 식각하여 홈을 형성하는 단계, 상기 홈을 포함한 제1절연층 전면에 폴리실리콘을 증착하는 단계, 상기 폴리실리콘층을 패터닝하여 부하저항을 형성하는 단계, 상기 부하저항이 형성된 제1절연층 전면에 제2절연층을 형성하는 단계, 상기 제2절연층을 선택적으로 식각하여 상기 부하저항의 소정부분을 노출시키는 콘택홀을 형성하는 단계, 상기 제2절연층상에 금속을 증착하는 단계, 상기 금속층을 패터닝하여 상기 콘택홀을 통해 상기 부하저항과, 연결되는 금속배선을 형성하는 단계로 이루어지는 고부하저항 제조방법을 제공한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 고부하저항 제조방법을 도시한 공정순서도.
Claims (1)
- 실리콘기판상에 적어도 2000Å이상의 두께로 제1절연층을 형성하는 단계와, 상기 제1절연층을 선택적으로 식각하여 홈을 형성하는 단계, 상기 홈을 포함한 제1절연층 전면에 폴리실리콘을 증착하는 단계, 상기 폴리실리콘층을 패터닝하여 부하저항을 형성하는 단계, 상기 부하저항이 형성된 제1절연층 전면에 제2절연층을 형성하는 단계, 상기 제2절연층을 선택적으로 식각하여 상기 부하저항의 소정부분을 노출시키는 콘택홀을 형성하는 단계, 상기 제2절연층에 금속을 증착하는 단계, 상기 금속층을 패터닝하여 상기 콘택홀을 통해 상기 부하저항과, 연결되는 금속배선을 형성하는 단계로 이루어지는것을 특징으로 하는 고부하저항 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940011405A KR0135153B1 (ko) | 1994-05-25 | 1994-05-25 | 고부하저항 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940011405A KR0135153B1 (ko) | 1994-05-25 | 1994-05-25 | 고부하저항 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950034526A true KR950034526A (ko) | 1995-12-28 |
| KR0135153B1 KR0135153B1 (ko) | 1998-04-25 |
Family
ID=19383743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940011405A KR0135153B1 (ko) | 1994-05-25 | 1994-05-25 | 고부하저항 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0135153B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100621764B1 (ko) * | 2000-07-05 | 2006-09-07 | 삼성전자주식회사 | 반도체소자의 부하저항 형성방법 |
-
1994
- 1994-05-25 KR KR1019940011405A patent/KR0135153B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0135153B1 (ko) | 1998-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950034678A (ko) | 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재 | |
| KR850008044A (ko) | 반도체 디바이스 제조공정 | |
| KR950001901A (ko) | 콘택홀 제조방법 | |
| KR950012628A (ko) | 스크라이브라인영역을 위한 이중적 금속배선층들을 갖는 반도체장치 | |
| KR950034526A (ko) | 고부하저항 제조방법 | |
| KR970003508A (ko) | 반도체소자의 제조방법 | |
| KR970053475A (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR970003479A (ko) | 반도체 장치의 매복접촉 형성방법 | |
| KR960005797A (ko) | 반도체소자 배선 형성방법 | |
| KR970052836A (ko) | 더미 배선을 갖춘 반도체 장치 및 그 제조 방법 | |
| KR970054194A (ko) | 에스램(sram) 소자의 부하 저항 제조방법 | |
| KR960019511A (ko) | 반도체장치의 제조방법 | |
| KR970052364A (ko) | 반도체 장치의 콘택 형성 방법 | |
| KR970003495A (ko) | 반도체 소자 제조시 비아 콘택 방법 | |
| KR960026649A (ko) | 커플링 노이즈 감소를 위한 반도체장치 및 그 제조방법 | |
| KR960015796A (ko) | 반도체 장치의 금속 배선층 형성 방법 | |
| KR960005957A (ko) | 다층배선 형성방법 | |
| KR970030820A (ko) | 반도체 장치의 배선층 형성방법 | |
| KR960026293A (ko) | 반도체 소자의 스텝커버리지 특성 개선방법 | |
| KR960008702A (ko) | 박막자기헤드 | |
| KR960019527A (ko) | 금속배선의 텅스텐 박막 형성 방법 | |
| KR960035853A (ko) | 미세 패턴의 형성방법 | |
| KR920013629A (ko) | 반도체장치 | |
| KR930006888A (ko) | 금속 배선막 형성방법 | |
| KR960019350A (ko) | 인덕터 코일 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091222 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |