JPH03101134A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03101134A JPH03101134A JP23808289A JP23808289A JPH03101134A JP H03101134 A JPH03101134 A JP H03101134A JP 23808289 A JP23808289 A JP 23808289A JP 23808289 A JP23808289 A JP 23808289A JP H03101134 A JPH03101134 A JP H03101134A
- Authority
- JP
- Japan
- Prior art keywords
- tungsten silicide
- silicide
- resist
- amorphous silicon
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 22
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000001312 dry etching Methods 0.000 claims abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 7
- 229920005591 polysilicon Polymers 0.000 claims abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 7
- 238000000206 photolithography Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 239000011248 coating agent Substances 0.000 abstract description 3
- 238000000576 coating method Methods 0.000 abstract description 3
- 229910021332 silicide Inorganic materials 0.000 abstract 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract 1
- 229910052721 tungsten Inorganic materials 0.000 abstract 1
- 239000010937 tungsten Substances 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、タングステンシリサイド配線を用いた半導体
装置の製造方法に関する。
装置の製造方法に関する。
本発明は、タングステンシリサイド配線において、配線
上層膜の被覆性悪化の問題点を、タングステンシリサイ
ド上に薄いアモルファスシリコン又は薄いポリシリコン
を形成し、フォトリングラフィ技術およびタングステン
シリサイドよりシリコンのエツチング速度の速い弱異方
性ドライエッチングを用いて配線パターンを形成するこ
とにより、配線上層膜の被覆性を良化するようにしたも
のである。
上層膜の被覆性悪化の問題点を、タングステンシリサイ
ド上に薄いアモルファスシリコン又は薄いポリシリコン
を形成し、フォトリングラフィ技術およびタングステン
シリサイドよりシリコンのエツチング速度の速い弱異方
性ドライエッチングを用いて配線パターンを形成するこ
とにより、配線上層膜の被覆性を良化するようにしたも
のである。
従来の技術ム二ついて、図面を参照して説明する。
第２図ｆａ）〜ｆｄ）は従来の半導体装置の工程順断面
図であって、第２図ｆａ）において、絶、縁膜１上にタ
ングステンシリサイド２を形成する。第２図０］）にお
いて、タングステンシリサイド２上に直接レジスト４を
塗布し、フォトリソグラフィ技術を用いてレジスト４を
加工する。第２図（Ｃ）において、異方性ドライエツチ
ング技術を用いて配線パターンを形成する。第２図＋ｄ
）は、タングステンシリサイド２の配線上に絶縁膜５を
形成した場合の断面図である。
図であって、第２図ｆａ）において、絶、縁膜１上にタ
ングステンシリサイド２を形成する。第２図０］）にお
いて、タングステンシリサイド２上に直接レジスト４を
塗布し、フォトリソグラフィ技術を用いてレジスト４を
加工する。第２図（Ｃ）において、異方性ドライエツチ
ング技術を用いて配線パターンを形成する。第２図＋ｄ
）は、タングステンシリサイド２の配線上に絶縁膜５を
形成した場合の断面図である。
しかし、従来の製造方法では、タングステンシリサイド
２の配線の側面と上面が直角に形成されるため、配線上
に形成される膜は、下地の形状の影響を受けて被覆性が
悪化するという欠点を有していた。
２の配線の側面と上面が直角に形成されるため、配線上
に形成される膜は、下地の形状の影響を受けて被覆性が
悪化するという欠点を有していた。
上記問題点を解決するためにこの発明は、タングステン
シリサイド上に薄いアモルファスシリコンまたは薄いポ
リシリコンを形成し、レジスト塗布およびフォトリソグ
ラフィ技術によるレジスト加工をした後、タングステン
シリサイドよりシコンのエツチング速度の速い弱異方性
ドライエツチングを行い、配線パターンを形成する様に
した。
シリサイド上に薄いアモルファスシリコンまたは薄いポ
リシリコンを形成し、レジスト塗布およびフォトリソグ
ラフィ技術によるレジスト加工をした後、タングステン
シリサイドよりシコンのエツチング速度の速い弱異方性
ドライエツチングを行い、配線パターンを形成する様に
した。
一ヒ記のような方法で形成した配線上に、絶縁膜等の膜
を形成すると、配線の側面と上面の間に形成された傾斜
面の影響により、配線上層膜の被覆性を良化させること
ができるのである。
を形成すると、配線の側面と上面の間に形成された傾斜
面の影響により、配線上層膜の被覆性を良化させること
ができるのである。
以下に、この発明の実施例を図面に基づいて説明する。
第１図ｔａｌ〜（ｄ＋は本発明の実施例を示す半導体装
置の工程順断面図である。第１図ｆａ）において、絶縁
膜１上にタングステンシリサイド２を形成し、タングス
テンシリサイド２上に薄いアモルファスシリコン３を形
成する。第１図（ｂｌにおいて、アモルファスシリコン
３上にレジスト４を塗布し、フォトリソグラフィ技術を
用いてレジスト４を加工する。第１図ｆｃｌにおいて、
タングステンシリサイドよりシリコンのエツチング速度
の速い弱異方性ドライエツチングを行い、配線パターン
を形成する。第１図＋ｄ）は、タングステンシリサイド
２の配線上に絶縁膜５を形成した場合の断面図である。
置の工程順断面図である。第１図ｆａ）において、絶縁
膜１上にタングステンシリサイド２を形成し、タングス
テンシリサイド２上に薄いアモルファスシリコン３を形
成する。第１図（ｂｌにおいて、アモルファスシリコン
３上にレジスト４を塗布し、フォトリソグラフィ技術を
用いてレジスト４を加工する。第１図ｆｃｌにおいて、
タングステンシリサイドよりシリコンのエツチング速度
の速い弱異方性ドライエツチングを行い、配線パターン
を形成する。第１図＋ｄ）は、タングステンシリサイド
２の配線上に絶縁膜５を形成した場合の断面図である。
以上のような実施例において、絶縁１ＩＩ５の被覆性は
、タングステンシリサイド２の配線の側面と上面の間に
形成された傾斜面の影響により良化する。
、タングステンシリサイド２の配線の側面と上面の間に
形成された傾斜面の影響により良化する。
この発明は、以上説明したようにタングステンシリサイ
ド上に薄いアモルファスシリコンまたは薄いポリシリコ
ンを形成し、配線パターンのエツチングで、タングステ
ンシリサイドよりシリコンのエツチング速度の速い弱異
方性エツチングを用いることで、配線上Ｎ膜の被覆性を
良化させる効果がある。
ド上に薄いアモルファスシリコンまたは薄いポリシリコ
ンを形成し、配線パターンのエツチングで、タングステ
ンシリサイドよりシリコンのエツチング速度の速い弱異
方性エツチングを用いることで、配線上Ｎ膜の被覆性を
良化させる効果がある。
第１図＋ａｌ〜ｆｄｌはこの発明にかかる半導体装置の
製造方法の工程順断面図、第２図（８１〜ｆｄ＋は従来
の半導体装置の製造方法の工程順断面図である。 ・・・絶縁膜 ・タングステンシリサイド ・アモルファスシリコン ・レジスト 以上
製造方法の工程順断面図、第２図（８１〜ｆｄ＋は従来
の半導体装置の製造方法の工程順断面図である。 ・・・絶縁膜 ・タングステンシリサイド ・アモルファスシリコン ・レジスト 以上
Claims (1)
- 絶縁膜上にタングステンシリサイドを形成する工程と、
前記タングステンシリサイド上に薄いアモルファスシリ
コン又は薄いポリシリコンを形成する工程と、前記アモ
ルファスシリコン又は前記ポリシリコン上にレジストを
塗布しフォトリソグラフィ技術を用いて前記レジストを
加工する工程と、前記アモルファスシリコン又は前記ポ
リシリコンおよび前記タングステンシリサイドをタング
ステンシリサイドよりシリコンのエッチング速度の速い
弱異方性ドライエッチングの条件でエッチングする工程
とからなる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23808289A JPH03101134A (ja) | 1989-09-13 | 1989-09-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23808289A JPH03101134A (ja) | 1989-09-13 | 1989-09-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03101134A true JPH03101134A (ja) | 1991-04-25 |
Family
ID=17024892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23808289A Pending JPH03101134A (ja) | 1989-09-13 | 1989-09-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03101134A (ja) |
-
1989
- 1989-09-13 JP JP23808289A patent/JPH03101134A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6348414B1 (en) | Method for forming fine metal patterns by using damascene technique | |
| JPH03101134A (ja) | 半導体装置の製造方法 | |
| JPH11121457A (ja) | 半導体装置の製造方法 | |
| JPH05267290A (ja) | 半導体集積回路およびその製造方法 | |
| US20230145732A1 (en) | Trench Fabrication Method | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JPH01208831A (ja) | 半導体装置の製造方法 | |
| JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
| JP2597424B2 (ja) | 半導体装置の製造方法 | |
| KR0155787B1 (ko) | 반도체 메모리장치의 매몰접촉창 형성방법 | |
| KR100338091B1 (ko) | 반도체소자제조방법 | |
| JPS63213930A (ja) | 半導体装置の製造方法 | |
| KR980006092A (ko) | 반도체 소자의 소자분리막 제조방법 | |
| JPS61296722A (ja) | 半導体装置の製造方法 | |
| JPS5815249A (ja) | コンタクトホ−ル形成法 | |
| KR930022475A (ko) | 반도체 장치의 콘텍 형성방법 및 그 구조 | |
| JPS5893330A (ja) | 半導体装置の製造方法 | |
| JPH084078B2 (ja) | 半導体装置の製造方法 | |
| JPS63226931A (ja) | 半導体装置の製造方法 | |
| JPS6340367A (ja) | 半導体装置の製造方法 | |
| JPH02105519A (ja) | 半導体集積回路の製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPH0148652B2 (ja) | ||
| JPS63307744A (ja) | 半導体装置の製造方法 | |
| JPS61259545A (ja) | 半導体装置の製造方法 |