JPS63107020A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63107020A JPS63107020A JP25300586A JP25300586A JPS63107020A JP S63107020 A JPS63107020 A JP S63107020A JP 25300586 A JP25300586 A JP 25300586A JP 25300586 A JP25300586 A JP 25300586A JP S63107020 A JPS63107020 A JP S63107020A
- Authority
- JP
- Japan
- Prior art keywords
- window
- layer
- polycrystalline silicon
- insulating film
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 23
- 238000009792 diffusion process Methods 0.000 abstract description 19
- 229910052785 arsenic Inorganic materials 0.000 abstract description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 5
- 238000000059 patterning Methods 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 230000005856 abnormality Effects 0.000 abstract 1
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 4
- 239000007790 solid phase Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 102100025698 Cytosolic carboxypeptidase 4 Human genes 0.000 description 1
- 101000932590 Homo sapiens Cytosolic carboxypeptidase 4 Proteins 0.000 description 1
- 101001033003 Mus musculus Granzyme F Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に固相拡散に
よって形成した浅い接合を有する半導体装置の製造方法
に関する。
よって形成した浅い接合を有する半導体装置の製造方法
に関する。
従来、高速動作を必要とする半導体装置には、不純物を
含む多結晶シリコン層からの固相拡散法によってエミッ
タの拡散層を浅く形成したものがある。
含む多結晶シリコン層からの固相拡散法によってエミッ
タの拡散層を浅く形成したものがある。
第２図は従来の半導体装置の一例の断面図である。
この従来例は、シリコン基板１表面にベースの拡散層２
を設け、ベースの拡散層２の表面に形成した酸化膜３の
一方に開孔した窓上の砒素を不純物として含む多結晶シ
リコン層４′の固相拡散によって自己整合的に形成した
エミッタの拡散層７を設け、多結晶シリコン層り′上に
エミッタの電極８を設け、更にベースの拡散層２上の酸
化膜３の他方に開孔した窓にベースの電極９を設けた構
造をしている。
を設け、ベースの拡散層２の表面に形成した酸化膜３の
一方に開孔した窓上の砒素を不純物として含む多結晶シ
リコン層４′の固相拡散によって自己整合的に形成した
エミッタの拡散層７を設け、多結晶シリコン層り′上に
エミッタの電極８を設け、更にベースの拡散層２上の酸
化膜３の他方に開孔した窓にベースの電極９を設けた構
造をしている。
上述した従来の半導体装置は、エミッタの拡散層を形成
するための固相拡散用の多結晶シリコン層が、拡散用窓
を覆って形成しているので、素子の高密度化や高速化が
進むにつれて素子が小形化し電極同士が接近して設けら
れるようになり、エミッタの多結晶シリコン層とベース
の電極とが接触して短絡したり、多結晶シリコン層によ
る段差によりその上に形成するエミッタやベース等の電
極のパターニングが正常に行われないという欠点がある
。
するための固相拡散用の多結晶シリコン層が、拡散用窓
を覆って形成しているので、素子の高密度化や高速化が
進むにつれて素子が小形化し電極同士が接近して設けら
れるようになり、エミッタの多結晶シリコン層とベース
の電極とが接触して短絡したり、多結晶シリコン層によ
る段差によりその上に形成するエミッタやベース等の電
極のパターニングが正常に行われないという欠点がある
。
従って、従来の半導体装置では、１μｍ以下のバターニ
ングを必要とする超小形の素子を構成するのは難しい。
ングを必要とする超小形の素子を構成するのは難しい。
本発明の半導体装置の製造方法は、半導体層上に接続用
の窓を開孔した第１の絶縁膜を形成する工程、前記窓を
覆う多結晶半導体層及び第２の絶縁膜を順次形成する工
程、該第２の絶縁股上に表面が平坦になるようにホトレ
ジスト膜を形成する工程、該ホトレジスト膜を前記窓上
の部分を残して選択的に除去する工程、前記ホトレジス
ト膜をマスク、とじて前記第２の絶縁膜を除去する工程
並びに前記ホトレジスト膜及び前記第２の絶縁膜をマス
クとして前記多結晶半導体層を除去する工程を含み前記
窓を埋込む姿態に前記多結晶半導体層を形成して成る。
の窓を開孔した第１の絶縁膜を形成する工程、前記窓を
覆う多結晶半導体層及び第２の絶縁膜を順次形成する工
程、該第２の絶縁股上に表面が平坦になるようにホトレ
ジスト膜を形成する工程、該ホトレジスト膜を前記窓上
の部分を残して選択的に除去する工程、前記ホトレジス
ト膜をマスク、とじて前記第２の絶縁膜を除去する工程
並びに前記ホトレジスト膜及び前記第２の絶縁膜をマス
クとして前記多結晶半導体層を除去する工程を含み前記
窓を埋込む姿態に前記多結晶半導体層を形成して成る。
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図（ａ）〜（ｉ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
この実施例は、まず、第１図（ａ）に示すように、シリ
コン基板１表面のベースの拡散層２の上にエミッタ形成
用の窓Ａを有する酸化膜３を形成する。
コン基板１表面のベースの拡散層２の上にエミッタ形成
用の窓Ａを有する酸化膜３を形成する。
次に、第１図（ｂ）に示すように、窓Ａを覆う砒素を含
有した約３０００人の多結晶シリコン層４を形成する。
有した約３０００人の多結晶シリコン層４を形成する。
次に、第１図（ｃ ’）に示すように、多結晶シリコン
層４上に約１０００人の酸化膜５を形成する。
層４上に約１０００人の酸化膜５を形成する。
次に、第１図（ｄ）に示すように、酸化膜５上に表面が
平坦になるようにホトレジスト膜６を形成する。
平坦になるようにホトレジスト膜６を形成する。
次に、第１図（ｅ）に示すように、酸素を含む反応性ガ
スを使用した反応性イオンエツチングによってホトレジ
スト１１５Ｉ６を窓Ａの上の部分のみ残してエツチング
除去する。
スを使用した反応性イオンエツチングによってホトレジ
スト１１５Ｉ６を窓Ａの上の部分のみ残してエツチング
除去する。
次に、第１図（ｆ）に示すように、ホトレジスト膜６を
マスクとして、ＣＦ４＋ｌ＋２の反応性ガスによる反応
性イオンエツチングによって酸化膜５を除去する。
マスクとして、ＣＦ４＋ｌ＋２の反応性ガスによる反応
性イオンエツチングによって酸化膜５を除去する。
次に、第１図（ｇ）に示すように、ホトレジスト膜６及
び酸化膜５をマスクとして、ｃｃｐ４＋ｏ２の反応性ガ
スによる反応性イオンエツチングによって、多結晶シリ
コン層４を除去する。
び酸化膜５をマスクとして、ｃｃｐ４＋ｏ２の反応性ガ
スによる反応性イオンエツチングによって、多結晶シリ
コン層４を除去する。
次に、第１図（ｈ）に示すように、ホトレジスト膜６を
除去した後、９００〜１１００’Ｃの熱処理を行って多
結晶シリコン層４中の不純物の砒素を拡散層２の表面に
拡散して、多結晶シリコン層４の下に自己整合的にエミ
ッタの拡散層７を形成する。
除去した後、９００〜１１００’Ｃの熱処理を行って多
結晶シリコン層４中の不純物の砒素を拡散層２の表面に
拡散して、多結晶シリコン層４の下に自己整合的にエミ
ッタの拡散層７を形成する。
次に、第１図（ｉ）に示すように、酸化膜５を除去した
後、酸化膜３にベースのコンタクト用の窓Ｂを形成する
。
後、酸化膜３にベースのコンタクト用の窓Ｂを形成する
。
最後に、窓Ｂ及び多結晶シリコン層４上にそれぞれベー
ス及びエミッタの電極を形成すれば、本発明の一実施例
による半導体装置ができる。
ス及びエミッタの電極を形成すれば、本発明の一実施例
による半導体装置ができる。
なお、本実施例では、エミッタ形成用の多結晶シリコン
層について説明しているが、本発明はこれに限るもので
はなく、ベース形成用の多結晶シリコン層等エミッタ以
外のものにも適用できることは自明である。
層について説明しているが、本発明はこれに限るもので
はなく、ベース形成用の多結晶シリコン層等エミッタ以
外のものにも適用できることは自明である。
以上説明したように本発明は、エミッタ等の拡散層を自
己整合的に形成するための不純物を３有する多結晶シリ
コン層を、エミッタ等形成用の窓の内側に埋込むことに
よって、多結晶シリコン層と隣りのベースの電極との接
触による短絡や多結晶シリコン層の段差によるエミッタ
やベース等の電極のバターニング異常を防止して、より
高密度でより高速な半導体装置を実現することができる
という効果がある。
己整合的に形成するための不純物を３有する多結晶シリ
コン層を、エミッタ等形成用の窓の内側に埋込むことに
よって、多結晶シリコン層と隣りのベースの電極との接
触による短絡や多結晶シリコン層の段差によるエミッタ
やベース等の電極のバターニング異常を防止して、より
高密度でより高速な半導体装置を実現することができる
という効果がある。
第１図（ａ）〜（ｉ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図は従
来の半導体装置の一例の断面図である。 １・・・シリコン基板、２・・・拡散層、３・・・酸化
膜、４．４′・・・多結晶シリコン層、５・・・酸化膜
、６・−・ホトレジスト膜、７・・・拡散層、８，９・
・・電極、Ａ、Ｂ・・・窓。 箔２図
めの工程順に示した半導体チップの断面図、第２図は従
来の半導体装置の一例の断面図である。 １・・・シリコン基板、２・・・拡散層、３・・・酸化
膜、４．４′・・・多結晶シリコン層、５・・・酸化膜
、６・−・ホトレジスト膜、７・・・拡散層、８，９・
・・電極、Ａ、Ｂ・・・窓。 箔２図
Claims (1)
- 半導体層上に接続用の窓を開孔した第１の絶縁膜を形成
する工程、前記窓を覆う多結晶半導体層及び第２の絶縁
膜を順次形成する工程、該第２の絶縁膜上に表面が平坦
になるようにホトレジスト膜を形成する工程、該ホトレ
ジスト膜を前記窓上の部分を残して選択的に除去する工
程、前記ホトレジスト膜をマスクとして前記第２の絶縁
膜を除去する工程並びに前記ホトレジスト膜及び前記第
２の絶縁膜をマスクとして前記多結晶半導体層を除去す
る工程を含み前記窓を埋込む姿態に前記多結晶半導体層
を形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25300586A JPS63107020A (ja) | 1986-10-23 | 1986-10-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25300586A JPS63107020A (ja) | 1986-10-23 | 1986-10-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63107020A true JPS63107020A (ja) | 1988-05-12 |
Family
ID=17245163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25300586A Pending JPS63107020A (ja) | 1986-10-23 | 1986-10-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63107020A (ja) |
-
1986
- 1986-10-23 JP JP25300586A patent/JPS63107020A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6134972A (ja) | バイポ−ラトランジスタ構造体 | |
| JPS63107020A (ja) | 半導体装置の製造方法 | |
| JPH0126184B2 (ja) | ||
| JPS6123665B2 (ja) | ||
| JPH0475346A (ja) | 半導体装置の製造方法 | |
| JP2943855B2 (ja) | 半導体装置の製造方法 | |
| JPH1032264A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS61196533A (ja) | 半導体装置の製造方法 | |
| JPS6294985A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS6041243A (ja) | 半導体装置の製造方法 | |
| JPS59134868A (ja) | 半導体装置の製造方法 | |
| JPS62156868A (ja) | 半導体装置の製造方法 | |
| JPS584462B2 (ja) | シユウセキカイロソウチ ノ セイゾウホウホウ | |
| JPS6358963A (ja) | シヨツトキバリヤダイオ−ドの製造方法 | |
| JPS6279665A (ja) | バイポ−ラ型半導体集積回路装置の製造方法 | |
| JPH0444250A (ja) | 半導体装置の製造方法 | |
| JPS62108570A (ja) | 半導体装置の製造方法 | |
| JPS58103170A (ja) | 半導体装置の製造方法 | |
| JPH0265135A (ja) | 半導体装置の製造方法 | |
| JPS6161546B2 (ja) | ||
| JPH01283854A (ja) | 半導体装置の製造方法 | |
| JPH09232245A (ja) | 半導体装置の製造方法 | |
| JPH01204414A (ja) | 半導体装置の製造方法 | |
| JPS6120367A (ja) | 半導体装置の製造方法 | |
| JPS6317556A (ja) | 半導体装置の製造方法 |