JPS61196533A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61196533A JPS61196533A JP60036880A JP3688085A JPS61196533A JP S61196533 A JPS61196533 A JP S61196533A JP 60036880 A JP60036880 A JP 60036880A JP 3688085 A JP3688085 A JP 3688085A JP S61196533 A JPS61196533 A JP S61196533A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- high concentration
- concentration diffusion
- mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000009792 diffusion process Methods 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000001514 detection method Methods 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims 1
- 238000001259 photo etching Methods 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 230000003647 oxidation Effects 0.000 abstract description 7
- 238000007254 oxidation reaction Methods 0.000 abstract description 7
- 239000000463 material Substances 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 3
- 230000003190 augmentative effect Effects 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高濃度拡散領域を表面に儂えた半導体基板上に
エピタキシャル層を形成する工程を要する半導装置、特
に低抵抗埋込層を使用するバイポーラ型集積回路装置に
おいて、埋込層の層抵抗の増大を招くことのない、位置
検出用のマークパターンの形成方法に関する。
エピタキシャル層を形成する工程を要する半導装置、特
に低抵抗埋込層を使用するバイポーラ型集積回路装置に
おいて、埋込層の層抵抗の増大を招くことのない、位置
検出用のマークパターンの形成方法に関する。
従来、バイポーラ型集積回路装置では写真食刻工程で自
動位置合わせに必要な位置検出用マークの形成には、低
抵抗埋込層の形成の為の写真食刻工程を兼用して用いて
おシ、マーク領域の段付けの方法としては続いて行なう
高濃度拡散時の雰囲気ガスに醸化性雰囲気を用いること
で拡散と同時に酸化段付けを行なう方法や、拡散層形成
後に新たに段付けの為の酸化工程を行なう方法があった
。
動位置合わせに必要な位置検出用マークの形成には、低
抵抗埋込層の形成の為の写真食刻工程を兼用して用いて
おシ、マーク領域の段付けの方法としては続いて行なう
高濃度拡散時の雰囲気ガスに醸化性雰囲気を用いること
で拡散と同時に酸化段付けを行なう方法や、拡散層形成
後に新たに段付けの為の酸化工程を行なう方法があった
。
上述した従来の位置検出用マークの形成方法によれば、
−回の写真食刻工程で、マーク領域と埋込層として使用
する高濃度拡散領域を同時に形成できるという利点があ
る反面、高濃度拡散領域にはマーク領域と同一の段付酸
化処理がなされる為、拡散層の表面が酸化され、失われ
る事による層抵抗の増大が起こるという欠点がある。埋
込層はパイポーラトランジスタにおいてコレクタの直列
抵抗を低減させる為に用いるので、この層抵抗の増大は
望ましくなく、できる限シ避けねばならない。
−回の写真食刻工程で、マーク領域と埋込層として使用
する高濃度拡散領域を同時に形成できるという利点があ
る反面、高濃度拡散領域にはマーク領域と同一の段付酸
化処理がなされる為、拡散層の表面が酸化され、失われ
る事による層抵抗の増大が起こるという欠点がある。埋
込層はパイポーラトランジスタにおいてコレクタの直列
抵抗を低減させる為に用いるので、この層抵抗の増大は
望ましくなく、できる限シ避けねばならない。
一方位置合わせ用のマークについては、通常マーク形成
以後の複数の写真食刻工程で位置合わせに使用するので
、エピタキシャル層の成長後ヲはじめ、その上部に多層
膜を形成した後にも検出が可能でなければならず、マー
ク領域には充分な量の段差を形成しておく必要がある。
以後の複数の写真食刻工程で位置合わせに使用するので
、エピタキシャル層の成長後ヲはじめ、その上部に多層
膜を形成した後にも検出が可能でなければならず、マー
ク領域には充分な量の段差を形成しておく必要がある。
このようにマーク領域と高濃度拡散領域を同時に形成す
る従来の方法では、埋込層の層抵抗の低減化と、充分な
段差を有するマーク溝の形成とは相反する要求となって
おシ、同時に双方を満足する事は困難であった。
る従来の方法では、埋込層の層抵抗の低減化と、充分な
段差を有するマーク溝の形成とは相反する要求となって
おシ、同時に双方を満足する事は困難であった。
従来法における埋込層の層抵抗の増大を起こ１′ことな
く、充分な段差を持つマーク領域を形成する為の本発明
の構成は、マーク領域のパターンを、高濃度拡散領域の
パターン形成の為の写真食刻工程とは独立に、専用の写
真食刻工程を用いて形成することにある。すなわち本発
明ではマーク領域の形成を全く独立の工程として行なう
ので、所望の深さの凹部をエツチングによシマーク領域
に形成する事が可能である。また高濃度拡散領域に対す
る不必要な酸化工程が省略されるのでその層抵抗の増大
を生ずる事がない。
く、充分な段差を持つマーク領域を形成する為の本発明
の構成は、マーク領域のパターンを、高濃度拡散領域の
パターン形成の為の写真食刻工程とは独立に、専用の写
真食刻工程を用いて形成することにある。すなわち本発
明ではマーク領域の形成を全く独立の工程として行なう
ので、所望の深さの凹部をエツチングによシマーク領域
に形成する事が可能である。また高濃度拡散領域に対す
る不必要な酸化工程が省略されるのでその層抵抗の増大
を生ずる事がない。
次に本発明について図面を参照して説明する。
第１図り本発明の一実施例の製造工程を示す縦断面図で
ある。第１図ａにおいてＰ型のシリコン基板１の主面に
対して通常の写真食刻工程を用いホトレジスト材２をマ
スクとしてシリコン基板１をエツチングし、マーク溝３
を形成する。次にシリコン基板１上に７００ ＯＡの熱
酸化膜４を形成した後、埋込層を形成すべき領域に窓を
開口し、Ｎ型の高濃度拡散を行なう（第１図ｂ）。次に
酸化膜４を除去した状態を示しておシ、この後拡散領域
５に対して不必要な酸化を行なうことなく、エピタキシ
ャル層が形成可能である。
ある。第１図ａにおいてＰ型のシリコン基板１の主面に
対して通常の写真食刻工程を用いホトレジスト材２をマ
スクとしてシリコン基板１をエツチングし、マーク溝３
を形成する。次にシリコン基板１上に７００ ＯＡの熱
酸化膜４を形成した後、埋込層を形成すべき領域に窓を
開口し、Ｎ型の高濃度拡散を行なう（第１図ｂ）。次に
酸化膜４を除去した状態を示しておシ、この後拡散領域
５に対して不必要な酸化を行なうことなく、エピタキシ
ャル層が形成可能である。
第２図は従来の形成方法の製造工程を示す縦断面図であ
る。第２図ａでは７０００Ａの燈酸化膜４をマスクとし
て、マーク領域と埋込層を形成すべき領域の双方にＮ型
の高濃度拡散を行なった。
る。第２図ａでは７０００Ａの燈酸化膜４をマスクとし
て、マーク領域と埋込層を形成すべき領域の双方にＮ型
の高濃度拡散を行なった。
この時拡散の雰囲気ガスとして酸化性雰囲気を用いる事
によシ拡散層の表面の酸化を同時に行なっているので、
シリコン基板１の表面の酸化膜４゜７を除去すれば、拡
散層の表面に段差８が得られる（第２図ｂ）。この場合
段差８はマーク領域６だけで々く埋込拡散領域５にも形
成されておシ、層抵抗を増大させる。
によシ拡散層の表面の酸化を同時に行なっているので、
シリコン基板１の表面の酸化膜４゜７を除去すれば、拡
散層の表面に段差８が得られる（第２図ｂ）。この場合
段差８はマーク領域６だけで々く埋込拡散領域５にも形
成されておシ、層抵抗を増大させる。
以上に説明したように本発明は、マーク領域のパターン
を高濃度拡散領域のパターン形成の為の写真食刻工程と
は独立に専用の写真食刻工程を用いて形成する事により
、高濃度拡散領域の層抵抗の増大を招くことなく、位置
合わせに必要な段差を備えたマーク溝か形成可能である
。本発明においては高濃度拡散領域の層抵抗の制御とマ
ーク領域の段差形成とが互いに制限を与える墨が無いの
でそれぞれの条件設定にｈ−ける自由就が太きい。
を高濃度拡散領域のパターン形成の為の写真食刻工程と
は独立に専用の写真食刻工程を用いて形成する事により
、高濃度拡散領域の層抵抗の増大を招くことなく、位置
合わせに必要な段差を備えたマーク溝か形成可能である
。本発明においては高濃度拡散領域の層抵抗の制御とマ
ーク領域の段差形成とが互いに制限を与える墨が無いの
でそれぞれの条件設定にｈ−ける自由就が太きい。
このような本発明の効果は、特にバイポーラ型集積回路
の高集積化が進み素子間の相互距離を縮める為に浅い拡
散深さの埋込層が必要とされるにしたがい、拡散層の表
面を酸化した場合の層抵抗の増大が顕著となるので、よ
シ重要となりてくる。
の高集積化が進み素子間の相互距離を縮める為に浅い拡
散深さの埋込層が必要とされるにしたがい、拡散層の表
面を酸化した場合の層抵抗の増大が顕著となるので、よ
シ重要となりてくる。
第１図は本発明の一実施例の製造工程を示す断面図で、
第２図は従来の形成方法の製造工程を示す断面図である
。 図において、１・・・・・・シリコン基板、２・・・・
・・ホトレジスト材、３・・・・・・マーク溝、４・・
・・・・拡散のマスクとして使用する熱酸化膜、５・・
・・・・埋込拡散領域、６・・・・・・マーク形成領域
、７・・・・・・拡散層表面に形成された酸化膜、であ
る。 代理人 弁理士 内 原 晋ヒｌソ？、。 ″−一
第２図は従来の形成方法の製造工程を示す断面図である
。 図において、１・・・・・・シリコン基板、２・・・・
・・ホトレジスト材、３・・・・・・マーク溝、４・・
・・・・拡散のマスクとして使用する熱酸化膜、５・・
・・・・埋込拡散領域、６・・・・・・マーク形成領域
、７・・・・・・拡散層表面に形成された酸化膜、であ
る。 代理人 弁理士 内 原 晋ヒｌソ？、。 ″−一
Claims (1)
- 半導体基板上に局所的に位置検出用のマーク領域と高
濃度拡散領域を形成する工程と、前記基板上にエピタキ
シャル層を形成する工程とを有する半導体装置の製造方
法において、上記マーク領域のパターンを、高濃度拡散
領域のパターン形成の為の写真食刻工程とは独立に専用
の写真食刻工程を用いて形成する事を特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60036880A JPS61196533A (ja) | 1985-02-26 | 1985-02-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60036880A JPS61196533A (ja) | 1985-02-26 | 1985-02-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61196533A true JPS61196533A (ja) | 1986-08-30 |
Family
ID=12482090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60036880A Pending JPS61196533A (ja) | 1985-02-26 | 1985-02-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61196533A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5002902A (en) * | 1989-04-18 | 1991-03-26 | Fujitsu Limited | Method for fabricating a semiconductor device including the step of forming an alignment mark |
| CN115084097A (zh) * | 2022-07-19 | 2022-09-20 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制作方法 |
-
1985
- 1985-02-26 JP JP60036880A patent/JPS61196533A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5002902A (en) * | 1989-04-18 | 1991-03-26 | Fujitsu Limited | Method for fabricating a semiconductor device including the step of forming an alignment mark |
| CN115084097A (zh) * | 2022-07-19 | 2022-09-20 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4577397A (en) | Method for manufacturing a semiconductor device having vertical and lateral transistors | |
| JPS61196533A (ja) | 半導体装置の製造方法 | |
| JPH0126184B2 (ja) | ||
| JPS63107020A (ja) | 半導体装置の製造方法 | |
| KR100268902B1 (ko) | 반도체소자의소자격리층형성방법 | |
| JPH02224268A (ja) | 半導体装置 | |
| JPS63102340A (ja) | 半導体装置の製造方法 | |
| JPH04324922A (ja) | 半導体装置とその製造方法 | |
| JPS6126259A (ja) | 半導体装置の製造方法 | |
| JPS63164355A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0475346A (ja) | 半導体装置の製造方法 | |
| JPS6317556A (ja) | 半導体装置の製造方法 | |
| JPS60258965A (ja) | 半導体装置の製造方法 | |
| JPS6214466A (ja) | 半導体装置の製造方法 | |
| JPH0466101B2 (ja) | ||
| JPS6120367A (ja) | 半導体装置の製造方法 | |
| JPH0576767B2 (ja) | ||
| JPH061785B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JPS62235766A (ja) | 半導体装置の製造方法 | |
| JPS6267867A (ja) | 半導体装置の製造方法 | |
| JPS6310572A (ja) | 半導体装置の製造方法 | |
| JPS6049664A (ja) | 半導体装置の製造方法 | |
| JPS6038871A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JPS6279665A (ja) | バイポ−ラ型半導体集積回路装置の製造方法 | |
| JPH05152316A (ja) | トランジスタの製造方法 |